JPH02241210A

JPH02241210A - 電源異常検出システム

Info

Publication number: JPH02241210A
Application number: JP1062990A
Authority: JP
Inventors: Toshiyuki Morishige; 利行森重
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-03-15
Filing date: 1989-03-15
Publication date: 1990-09-25
Also published as: KR900015461A; US5166854A; EP0387837A3; EP0387837A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、バッテリを電源とするカーステレオなどに適
用する電源異常検出システムに関する。

（従来の技術）低周波電力増幅器には、電源ライン（Ｉ、１ｎｓ）のサ
ージまたは過電圧による低周波増幅器の破壊及び特性劣
化から保護するために、過電圧保護回路を内蔵している
。

特に、車載機器に使用する場合には、電源ラインに過電
圧や種々のサージが印加される可能性が高いために、最
近の低周波電力増幅器には必ず内蔵されている。

第５図を参照して従来の過電圧保護回路を説明するが、
この回路は、車載用集積回路素子にモノリシック（Ｍｏ
ｎｏｌｙｔｈｉｃ）に形成されているものの一例である
。即ち、電源Ｖｃｃには、抵抗Ｒ２Ｌ、Ｒ２３及びＲ２
４を各々接続し、このＲ２］には、直列にツェナーダイ
オードＺｌｌ−Ｚ１４を連結し、更に、Ｚ１４＆：ｋｉ
、抵抗Ｒ２２を接続する。

抵抗Ｒ２３及びＲ２４には、ＰＮＰ　トランジスタＱ１
２、Ｑ１３のエミッタを結び、このＰＮＰ　）ランジス
タＱ１２、Ｑ１３のベースを相互接続し、ＰＮＰ　ｌ−
ランジスタ０１２のベースとコレクタを接続し、このコ
レクタの出力をＮＰＮ　ｌ−ランジスタＱｌｌのコレク
タに接続するが、ＰＮＰ　トランジスタＱ］、２は、上
記接続がされているのでダイオードとして機能する。Ｐ
ＮＰ　トランジスタＱ１３のコレクタ端子は、抵抗Ｒ２
５を介してバイアス回路２６に接続され、また、抵抗Ｒ
２２及びＮＰＮ＋−ランジスタ０１１　のエミッタ端子
を接地線に連結して過電圧保護回路を構成する。

この回路の電源ライン電圧は、ツェナーダイオードＺ１
１．２１２、Ｚ１３及びｚ１４ノツェナー電圧Ｖｊｌ、
■７１２、ＶＪ３、Ｖ、１４（７）スタｙ’）電圧（Ｖ
ｊｌ＋Ｖ２１２＋Ｖｊ３＋Ｖ７．１４）により常に監視
する。ここで電源ラインに電源電圧：　Ｖｃｃ＞　（Ｖ
ｊｌ　＋　ＶＪ２　＋　Ｖｊ３　＋　Ｖ、、１４）の条
件を満たす過電圧もしくはサージが印加されると、定電
流ミラー回路を構成するＰＮＰ　トランジスタＱＬ３が
オン（Ｏｎ）　シ、抵抗Ｒ２５を介して電流が流れて、
バイアス回路を遮断する。このバイアス回路の遮断によ
り過電圧もしくはサージによる低周波電力増幅器例えば
オーディオパワー（Ａｕｄｉ。

Ｐｏｔｉｅｒ）ＩＣの破壊や特性劣化を防御する。

（発明が解決しようとする課題）このような過電圧保護回路は、電源ラインに加えられる
全てのサージから低周波増幅器を保護できるものでなく
、過電圧保護回路の保有する実力値を越えるサージが印
加された場合あるいは、繰返しサージが印加された場合
には、低周波増幅器が破壊もしくは特性劣化を引起こす
。

従って、過電圧保護回路の保有する実力値を増すには、
オーディオ　パワーＩＣでは、素子耐圧を上げる必要が
あるのでチップサイズ（Ｃｈｉｐ　５ｊｚｅ）が大きく
なり、当然価格上昇を招く。市販されたパワーＩＣの中
で、破壊または特性が劣化したものの原因や発生状況が
はっきりしないので、どのような対策を採れば解決され
るか明確でなく、その上発見が非常に困難であった。

本発明はこのような事情により成されたもので、特に、
本システムを使用する機器の信頼性を向」ニすることを
目的とするものである。

〔発明の構成〕

（課題を解決するための手段）電源に連結する過電圧検出回路と、この回路に形成する
出力端子と、この出力端子に接続し電源異常検出時間ま
たは検出回数の一方もしくは双方をｉｔ　？１１！Ｉす
る計測回路と、この計測結果を判別する回路に本発明に
係わる電源異常検出システムの特徴がある。

（作　用）既存の過電圧保護回路は、電源ラインにサージまたは過
電圧（以後異常電圧と記載する）が印加された場合、信
号段及び出力段のバイアス部を遮断して低周波増幅器の
破壊及び特性劣化から保護している。これに対して、本
発明に関する電源異常検出システムをモノリシックに形
成する集積回路素子などのバイアス部を遮断する信号の
出力端子を異常電圧検出回路に形成する。この出力端子
にはマイコンなどで構成する計測回路を接続して、電源
異常の検出時間や検出回数を計測すると共に、異常の絶
対値及び回数がある規定値を越えるか否かを判別する方
式を採った。

即ち、低周波増幅器外に信号を送る方式を採ってデイス
プレィ（Ｄｉｓｐｌａｙ）可能な警報装置も設置できる
ものである。

（実施例）第１図及び第４図を参照して本発明に係わる実施例を説
明するが、第１図及び第２図には、異常電圧検出回路を
、第３図と第４図に計測路と判別回路を示し、この異常
電圧検出回路として示す第１図では、カレントミラーを
利用し、第２図は、抵抗分割による例である。

即ち、カレントミラーを適用する第１図に示す異常電圧
検出回路の電源Ｖｃｃには、抵抗Ｒ１、Ｒ３、Ｒ４及び
Ｒ６を各々接続し、抵抗旧には、定電圧ダイオード即ち
ツェナーダイオードＺ１〜Ｚ４を直列に接続し、更に、
ツェナーダイオードｚ４の出力は接地線と結んだ抵抗Ｒ
２に連結する。抵抗］＜３は、ＰＮＰトランジスタＱ２
のエミッタに接続し、そのコレクタｔ［抗Ｒ２とベース
に接続したＮＰＮ　）−ランシスタ０１のコレクタに連
結し、このＮＰＮ　トランジスタＱ１のエミッタ端子は
抵抗Ｒ２と同様にＧＮＤ即ち接地線に接続する。

抵抗Ｒ４にし、ＰＮＰ　トランジスタＱ３のエミッタを
接続し、このコレクタ端子は抵抗Ｒ５を介してバイアス
回路７即ちこの異常電圧検出回路に連結し、ＰＮＰトラ
ンジスタＱ３のベース端子はＰＮＰ　トランジスタ０２
のベースと相互接続する。またＰＮＰ　トランジスタＱ
２のベースとコレクタ端子を結んでダイオードとして動
作させる。

一方、抵抗Ｒ６は、ＰＮＰ　ｈランジスタＱ４のエミッ
タ端子に連結し、そのベース端子をＰＮＰトランジスタ
Ｑ３のベースと相互接続し、コレクタ端子はツェナーダ
イオードｚ５に結び、このツェナーダイオＦＺ５即ち定
゛市圧ダイオードＺ５の出方を接地線に接続する。更に
、ＰＮＰ　トランジスタＱ４とツェナーダイオード２５
間の電位を異常電圧検出端子Ａがら出力させる。

このような回路接続にあっては、電源ラインＶｃｃの電
圧が、ツェナーダイオードＺ１〜Ｚ４のツェナー電圧Ｖ
２１〜Ｖ、４によるスタック電圧即ち（Ｖ２１＋Ｖ、、
２＋Ｖ２３＋Ｖ２４）により常に監視されており、電源
電圧Ｖｃｃ＞　（Ｖ７１　＋　Ｖ、２　＋Ｖ７．３　＋
　Ｖ、４）なる条件を満たす過電圧もしくはサージが印
加されるとＮＰＮ　ｌ−ランジスタＱ１がオンする。

本発明では、定電流ミラー回路を構成するＰＮＰトラン
ジスタＱ２によりＮＰＮ　＋−・ランジスタＱ３がオン
すると同時に、ＰＮＰ　ｌ−ランジスタＱ４がオンして
、第１図の異常電圧検出出力端子Ａにツェナーダイオー
ドＺ４のツェナー電圧ｖ２４が現わるので、異常電圧検
出端子Ａには、通常時にロー（Ｌｏｗ）、　異常時にハ
イ（Ｈｉｇｈ）の信号が発生する。

即ち、バイアス部を遮断する信号を利用してサージもし
くは過電圧印加時低周波増幅器外に信号を導出するとこ
ろが、従来回路と相違する点となる。

この異常電圧検出端子Ａには、計測回路を接続するが、
その説明前に第２図に明らかにした抵抗分割方式を利用
した異常電圧検出回路について説明する。

即ち、電源Ｖｃｃには、抵抗Ｒ１１と旧２を直列接続後
接地し、また抵抗Ｒ１４とツェナーダイオードｚ６をこ
の順に電源Ｖｃｃに連結すると共に接地する。

抵抗Ｒ１４は、ＰＮＰ　トランジスタ０５のベースに結
び、このエミッタを抵抗旧２に、また、コレクタは抵抗
Ｒ１３に接続後、接地する。更に、ＰＮＰ　）−ランジ
スタＱ５のコレクタ端子はＮ１）Ｆトランジスタ０６の
ベースに接続し、そのコレクタ端子を異常電圧検出端子
Ａとして機能させ、そのベースに他のＮＰＮ　Ｉ−ラン
ジスタＱ７のベースを相互接続し、また、このＮＰＮ　
トランジスタＱ６、Ｑ７のエミッタを接地して、異常電
圧検出回路の第２例を構成する。

ＮＰＮ　ｌ〜ランジスタ０７は、異常電圧検出回路に接
続されるバイアス回路７を遮断する役割を果たすもので
あるが、ＮＰＮ　）ランジスタＱ７としてマルチ（Ｍｕ
ｌｔｉ）コレクタ素子を適用して、一方のコレクタ端子
を異常電圧端子Ａとし、他方を上記のように集積回路素
子を遮断するのに利用する例も採用できる。

この回路では、電源電圧Ｖｃｃ＞　［Ｖ７．＋　ＶＢ　
（Ｑ５）　）　Ｘ（Ｒ１１＋Ｒ１２）／Ｒ１１なる数式
を漬たす異常電圧が印加されるとＰＮＰ　トランジスタ
Ｑ５がオンして、第２の異常電圧検出回路も動作してＮ
ＰＮｈランジスタ０６もしくはＱ７のコレクタ端子がサ
ージまたは異常電圧検出端子Ａとして機能させることに
なる。

異常電圧検出端子Ａに異常電圧印加時の保護回路及び判
別回路を接続して異常状態を検出する例について第３図
と第４図により説明する。

第３図にこの応用システム例の概念を、第４図にその具
体的システムを示した。即ち、スピーカ−　（Ｓρｅａ
ｋｅｒ）　２を設置した低周波電力増幅器１には、電源
ライン異常警報装置３、電源ラインリレー４及び異常電
圧印加回数針？１ｌ１１回路（マイコン）５などを接続
するシステムを構成することにより車載機器などが自動
的に保護される。

このような本システムでは、電源ライン異常警報装置３
、電源ラインリレー４及び異常電圧印加回数計測回路（
マイコン）５の内どれか一つが設置されていれば動作可
能である。例えば第４図に示すように低周波電力増幅器
１に形成した異常電圧検出端子Ａには、マイコンなどか
らなる異常電圧印加回数計測回路５、メモリなどにより
構成する判定回路６を接続し、異常電圧が電源に印加さ
れた場合異常電圧印加回数針８１１回路５及び判定回路
６からの信号により、電源リレー４を駆動し、電源ライ
ンを遮断もしくはＬＥＤ／ＬＣＤのフラッシング（Ｆｌ
ａｓｈｉｎｇ）　８などにより警報に使用できる。異常
電圧検出端子Ａには、ＶＤＤに接続した抵抗Ｒ１，５を
設置してマイコンなどの動作電圧例えば５ｖを確保する
が、動作電圧の変更により当然変更する。

メモリなどにより構成する判定回路６では、パルスの種
類例えばジャイアントパルスか否か、パルスの絶対値更
にその印加回数などを予め記録された基準値と比較して
異常電圧を検出するものである。

電源に異常電圧が発生したと判定された場合には、異常
警報装置３に設置したアラーム機構が動作して自動的に
知らせ、更に液晶、ＦＬや蛍光表示管ＬＥＤなどを利用
するデイスプレィ（Ｄｉｓｐｌａｙ）装置を付設するこ
ともできる。なお、第４図点線で囲んだ部分は、ＡＶ機
器に搭載した低周波増幅器をまた、異常電圧印加回数計
測回路５と判定回路６は、便宜上−つの枠内に示してい
る。

〔発明の効果〕従来技術にあっては、電源ラインの過電圧及び異常電圧
印加により起こる異常状態が外部から判断できなかった
ので、異常状態が継続されて低周波増幅器例えばオーデ
ィオパワーＩＣの破壊及び特性劣化を引起こす場合があ
る。

しかし、本システムでは、例えば異常電圧印加回数を数
え、一定数を越えた場合に表示する警報装置として、ま
た、ある時間内の異常電圧印加回数を数え、ある回数以
上になると低周波電力増幅器ばかりでなく、低周波電力
増幅器を搭載した機器を自動的に保護することができる
。と言うのは、既存の低周波電力増幅器に内蔵される過
電圧保護回路を利用して、異常状態の継続を遮断するこ
とができるので、機器全体のサージに対する保護が達成
できるので、信頼性が向上できるためである。

【図面の簡単な説明】

第１図及び第２図は、本発明に関する実施例を説明する
回路図、第３．４図は、この回路を利用した過電圧保護
システムの概念図、第５図は、従来の低周波電力増幅器
に内蔵される過電圧保護回路図である。１：低周波電力増幅器　　２：スピー力３：異常警報装
置　　　　４：電源ラインリレー動作部５：異常電圧印
加回数計測回路６：判定回路　　　　　　７：バイアス回路代理人　弁
理士　大　胡　典　夫

Claims

【特許請求の範囲】

過電圧検出回路の出力端子と、この出力端子に接続し電
源異常検出時間または検出回数の一方もしくは双方を計
測する回路と、この計測結果を判別する回路を具備する
ことを特徴とする電源異常検出システム