JPH02219238A - 薄膜トランジスタの作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｒ産業上の利用分野」 本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ
（以下にＴＦＴともいう）及びその製造方法に関するも
のであり、特に液晶デイスプレー。

イメージセンサ−等に適用可能な高速応答性を持つ薄膜
トランジスタに関する。

ｒ従来の技術ｊ 最近、化学的気相法等によって、作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目されている
。

この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で４５０　’Ｃ程度と低温で形成でき、安価
なソーダガラス、ホウケイ酸ガラス等を基板として用い
ることができる。

この薄膜トランジスタは電界効果型であり、いわゆるＭ
ＯＳＦＥＴと同様の機能を有しているが、前述の如く安
価な絶縁性基板上に低温で形成でき、さらにその作製す
る最大面積は薄膜半導体を形成する装置の寸法にのみ限
定されるもので、容易に大面積基板上にトランジスタを
作製できるという利点を持っていた。このため多量の画
素を持つマトリクス構造の液晶デイスプレーのスイッチ
ング素子や一次元又は二次元のイメージセンサ等のスイ
ッチング素子として極めて有望である。

また、この薄膜トランジスタを作製するにはすでに確立
された技術であるフォトリソグラフィーが応用可能で、
いわゆる微細加工が可能であり、ＩＣ等と同様に集積化
を図ることも可能であった。

この従来より知られたＴＰＴの代表的な構造を第２図に
概略的に示す。

１２＠はガラスよりなる絶縁性基板であり、（２１）は
非単結晶半導体よりなる薄膜半導体、（２２）　、　（
２３）はソースドレイン領域で、（２４）　、　（２５
）はソースドレイン電極、（２６）はゲイト絶縁膜で（
２７）はゲイト電極であります。

このように構成された薄膜トランジスタはゲイト電極（
２７）に電圧を加えることにより、ソースドレイン（２
２）　、　（２３）間に流れる電流を調整するものであ
ります。

この時、この薄膜トランジスタの応答速度は次式で与え
られる。

Ｓ−μ・Ｖ／Ｌ” ここでＬはチャネル長、μはキャリアの移動度。

■はゲイト電圧。

この薄膜トランジスタに用いられる非単結晶半導体層は
半導体層中に多量の結晶粒界等を含んでおり、これらが
原因で単結晶の半導体に比べてキャリアの移動度が非常
に小さく上式より判るようにトランジスタの応答速度が
非常に遅いという問題が発生していた。特にアモルファ
スシリコン半導体を用いた時その移動度はだいたい０．
１〜１　（ｃｌＩ１２／ｖ−８ｅｃ）程度で、はとんど
ＴＰＴとして動作しない程度のものであった。

このような問題を解決するには上式より明らかなように
チャネル長を短くすることと、キャリア移動度を大きく
することが知られ、種々の改良が行われている。

特にチャネル長りを短くすると、その２乗で応答速度に
影響するので非常に有効な手段である。

しかしながらＴＰＴの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を１０μｍ以下にすることは、その加工精度９歩留
まり、生産コスト等の面から明らかに困難であり、ＴＰ
Ｔのチャネル長を短くする手段として、フォトリソグラ
フィー技術を使用しない手段が求められている。

その一つの答えとして、第３図に示すように縦チヤネル
構造のＴＰＴが提案されている。これは基板上にソース
（３０）活性領域（３１）ドレイン（３２）よりなる非
単結晶半導体層を積層したのち、ディト絶縁膜（３３）
を形成しその上にゲイト電極（３４）を有するものであ
る。

この構造の場合、そのチャネル長はほぼ活性領域（３１
）の厚みに対応し、活性領域の厚みを調節することによ
り容易にチャネル長を可変できるものであった。

しかしながら、この構造のＴＰＴは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なＴＰ
Ｔ特性が得られない。また、電流の流れる方向の断面積
が大きいのでオフ電流が増大するという問題発生し、縦
型ＴＰＴは本質的な問題解決とはなっていない。

「発明の目的Ｊ 本発明は前述の如き問題解決するものであり、従来より
知られたＴＰＴに比べて、高速で動作するＴＰＴを複雑
な工程がなく、再現性よく作製する方法を提供すること
をその目的とするものであります。

ｒ発明の構成ｊ 本発明はスタガード型の薄膜トランジスタを作製するに
際し、低抵抗の非単結晶半導体又は低抵抗の非単結晶半
導体と金属よりなるソースドレイン領域を構成する部分
に対し、集光されたレーザ光を照射して、前記非単結晶
半導体又は非単結晶半導体と金属を切断することを特徴
とするものであります。

すなわち、この切断された部分に対応する巾がほぼこの
薄膜トランジスタのチャネル長に対応し、レーザ光の加
工中とほぼ同じ短チャネルの薄膜トランジスタを再現性
よく複雑な工程を得ることなく、作製できるものであり
ます。

以下に実施例により本発明の詳細な説明する。

ｒ実施例ＩＪ この実施例１に対応する薄膜トランジスタの概略的な作
製工程を第１図に示す。

まず、ガラス基板（１）としてソーダガラスを用い、こ
のソーダガラス（１）上に公知のプラズマＣＶＤ法によ
り低抵抗非単結晶半導体としてＮ型の導電型を有する非
単結晶珪素膜（２）を形成する。この時の作製条件は以
下のとおりであった。

基板温度　　　　　　　２５０°Ｃ 反応圧力　　　　　　　０．Ｑ５ＴｏｒｒＲｆパワー（
１３，５６ＭＨｚ）　　　１５０　Ｗ使用ガスＳｉＨ４
＋ＰＨ３ 膜厚　　　　　　　　　２０００人 このＮ型の非単結晶珪素膜（２）は、その形成時にＨ２
ガスを多量に導入しＲｆパワーを高くして、微結晶化さ
せて電気抵抗を下げたものを使用してもよい。

次に公知のフォトリソグラフィー技術を用いて、この非
単結晶珪素膜（２）をソースドレイン領域及びその取り
出し電極の所定の外形パターンにマスキングを行いＣＦ
４ガスを用いてドライエツチングを行い、第１図（ａ）
の状態を得た。

次にこの非単結晶珪素膜（２）に対し、被照射面上で巾
２μｍ長さ１０ｍｍの長方形の照射断面となるように光
学系によって集光された波長２４Ｂ、７ｎｍのエキシマ
レーザ光（１１）を照射し、被珪素膜（２）をソース領
域（３）とドレイン領域（４）に切断し、第１図（ｂ）
の状態を得た。

この時のレーザ光の照射条件はパワー密度ＩＪ／Ｃ１１
ｌ”ｌハルス中１５μＳｅｃである。このレーザ光を本
実施例の場合、３パルス照射して非単結晶珪素膜（２）
を切断した。この照射回数及びレーザの条件は被加工物
によって異なり、本実施例の場合は予備実験を行って前
述の条件を出してその条件を用いた。　また本実施例は
スタガード型の薄膜トランジスタの作製方法であるので
非単結晶珪素膜（２）の下はガラス基板（１）であるの
で、本実施例より大出力のレーザ光を照射してもガラス
基板（１）に傷がつくだけであり、ＴＰＴの特性には何
ら関係がなく、切断ができる程度以上の出力のレーザ光
を照射すればよいので、工程上の自由度が増す特徴があ
る。

次にソース領域（３）、ドレイン領域（４）及び切断部
（５）上に前述と同様のプラズマＣＶＤ法にて高抵抗半
導体層としてＩ型の非単結晶珪素膜（６）を形成する作
製条件はＮ型の非単結晶珪素膜（２）の時とほぼ同じで
あるが、使用ガスが５ｉＨａのみで膜厚は６０００人と
した。

次にこの■型の非単結晶珪素膜（６）の表面上にプラズ
マＣＶＤ法で窒化珪素膜（７）を１００人形成し、ゲイ
ト絶縁膜とした。

これらを所定のパターンにパターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着しゲイト電極（
８）及びソース電極（９）とドレイン電極００）（図示
せず）を形成し、第１図（ｃ）に示す薄膜トランジスタ
を完成させた。

このようにして、ソースドレイン間を従来の如くエツチ
ングして加工しないので１０１ＩＩ１１以下、本実施例
の場合、約２．４μｍのソースドレイン間隔を容易に形
成することができ、短いチャネル長のＴＰＴを再現性よ
く作製することができた。

ｒ実施例２Ｊ 第４図に本実施例の作製方法の概略図を示す。

まず、ソーダガラス基板（１）上に公知のスパッタリン
グ法によりモリブデン膜（１１）を約３０００人の厚さ
で形成し、その上に実施例１と同様にＮ型の導電型を有
する非単結晶珪素膜（２）を形成する。この場合実施例
１とは異なり膜厚は２００人とし後工程で作製するＩ型
半導体とのオーミックコンタクトをとる目的だけとした
。

次に公知のフォトリソグラフィー技術を用いて、このモ
リブデン膜θり及び低抵抗の非単結晶珪素膜（２）をソ
ースドレイン領域及びその取り出し電極の所定の外形パ
ターンにマスキングを行いＣＦ４ガスを用いてドライエ
ツチングを行い、第４図（ａ）の状態を得た。

次にこのモリブデン膜０２）と非単結晶珪素膜（２）に
対し、被照射面上で直径３μｍの円の照射断面となるよ
うに光学系によって集光された波長１．０６ｎｍのＹＡ
Ｇレーザ光０■を照射し、これら被膜をソース領域（３
）　（９）とドレイン領域（４）　００）に切断し、第
４図（ｂ）の状態を得た。

この時本実施例においてＹＡＧレーザ光はガラス基板（
１）側より照射し、ソースドレインの巾の分だけレーザ
光を走査して、ソースドレイン間を切断した。

レーザ光の条件は５０ｍＷ／ｍｍ２でＱスイッチによる
操返し周波数５ＫＨｚ、走査スピードは５０ｍｍ／Ｓｅ
ｃで１度走査することでソースドレイン間の切断を行う
ことができた。このソースドレイン間の切断中は約４．
２μｍであった。

本実施例の場合スタガードＴＰＴ構造なので切断するモ
リブデン膜０りとＮ型の非単結晶珪素膜（２）以外は未
だ形成されておらず、レーザ光出力が強すぎるため、そ
の他の半導体層に傷をつけるということがなく、工程上
の自由度が高いという特徴を持っている。

次にソース領域（３）、ドレイン領域（４）及び切断部
（５）上に前述と同様のプラズマＣＶＤ法にて１型の非
単結晶珪素膜（６）を形成する作製条件はＮ型の非単結
晶珪素膜（２）の時とほぼ同じであるが、使用ガスを５
ｉＨａのみとし膜厚は６０００人とした。

次にこの非単結晶珪素膜（６）の表面上にプラズマＣＶ
Ｄ法で窒化珪素膜（７）を１００人形成し、ゲイト絶縁
膜とした。

これらを所定のパターンにパターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着しゲイト電極（
８）を形成し、第４図（ｃ）に示す薄膜トランジスタを
完成させた。

このようにして、ソースドレイン間を従来の如くエツチ
ングして加工しないので１０μｍ以下、本実施例の場合
、約４．２μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のＴＰＴを再現性よく作製
することができた。

上記の実施例においてレーザ光としてはエキシマレーザ
とＹＡＧレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を切断し得る程度にエネルギーを有することが重要
である。

また、エキシマレーザ光は単位面積当たりのエネルギー
量が高いので巾がせまく、かつ長さの長い長方形照射断
面に光学系を用いて、集光することができる。この場合
、液晶デイスプレー、イメージセンサ−等、大面積の基
板上に規則正しくＴＦじ Ｔが配列された装置の作製に応用する場合、単時間でこ
の大面積の基板上に形成される多数のＴＰＴを加工でき
るという特徴を有し、これら装置の低コスト化に果たす
役割は大きい。

前述の実施例においてはいずれも珪素半導体を用いた。

しかしながら本発明のＴＰＴ作製方法において、使用可
能な半導体は、珪素のみに限定されることはなく、チャ
ネル長の短いＴＰＴが必要なもので、レーザによって加
工可能なものであれば他の材料でも適用可能である。

ｒ効果」 本発明の構成により、ソースドレイン間隔を従来技術に
比較して容易に、短くすることができ、よって容易にチ
ャネル長の短いＴＰＴを作製することが可能となった。

これによって従来ではキャリアの移動度が小さいために
実現されてもデイスプレー装置、イメージセンサ−等の
スイッチング素子として使用できなかった非単結晶半導
体を用いたＴＰＴを使用することが可能となった。

また、チャネル長を短（するためにレーザ加工技術を用
いたので、大面積化されても加工精度上の問題はなく、
良好な特性を有するＴＰＴを大面積基板上に多数形成す
ることが非常に容易になった。

また、フォトリソグラフィ技術を適用する部分において
はマスク合わせの厳密な加工精度が不要であり、ＴＰＴ
回路の微細化、高集積化を容易に図ることができた。

【図面の簡単な説明】

第１図（ａ）　〜（ｃ）及び第４図（ａ）〜（Ｃ）は本
発明の一実施例のＴＰＴの製造工程を示す概略図である
。 第２図及び第３図は従来のＴＰＴの断面構造を示す。 基板 低抵抗非単結晶半導体層 ソース領域 ドレイン領域 ソース・ドレイン間切断部 高抵抗非単結晶半導体層 ゲイト絶縁膜 ゲイト電極 ソース電極 ドレイン電極 ・・・レーザ光

Claims (1)

1. 【特許請求の範囲】 １、スタガード型の薄膜トランジスタを作製する際に絶
   縁性表面を有する基板上にソース又はドレイン領域とな
   るＮ又はＰ型の導電型を有する低抵抗の非単結晶半導体
   を形成する工程と、前記Ｎ又はＰ型の導電型を有する低
   抵抗の非単結晶半導体を、所望のパターンにパターニン
   グする工程と、前記Ｎ又はＰ型の導電型を有する低抵抗
   の非単結晶半導体に対し、集光されたレーザ光を照射し
   、前記Ｎ又はＰ型の導電型を有する低抵抗の非単結晶半
   導体を切断して、ソース領域とドレイン領域とを形成す
   る工程と、前記Ｎ又はＰ型の導電型を有する非単結晶半
   導体の少なくとも１部と、前記レーザ光により切断され
   た部分とを覆って高抵抗の非単結晶半導体を形成する工
   程と、前記高抵抗の非単結晶半導体をはさんで前記レー
   ザ光により切断された部分に対応する位置付近にゲイト
   絶縁膜を形成する工程と、前記ゲイト絶縁膜上にゲイト
   電極を形成する工程を含むことを特徴とした薄膜トラン
   ジスタの作製方法。 ２、特許請求の範囲第１項に記載の薄膜トランジスタを
   作製する方法において、前記ソース又はドレイン領域を
   構成するＮ又はＰ型の導電型を有する低抵抗の非単結晶
   半導体下には、金属電極が形成されており、ソース又は
   ドレイン領域を形成するために照射されるレーザ光は前
   記非単結晶半導体下の金属電極も同時に切断しているこ
   とを特徴とする薄膜トランジスタの作製方法。 ３、特許請求の範囲第１項又は第２項に記載の薄膜トラ
   ンジスタを作製する方法において、ソース又はドレイン
   領域を形成するために照射されるレーザ光は、基板側よ
   り照射することを特徴とする薄膜トランジスタの作製方
   法。