JPH0217821A - Digital type protective relaying device - Google Patents
Digital type protective relaying deviceInfo
- Publication number
- JPH0217821A JPH0217821A JP63165110A JP16511088A JPH0217821A JP H0217821 A JPH0217821 A JP H0217821A JP 63165110 A JP63165110 A JP 63165110A JP 16511088 A JP16511088 A JP 16511088A JP H0217821 A JPH0217821 A JP H0217821A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- cpu
- calculation
- time
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title claims description 12
- 238000005070 sampling Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 9
- 230000015654 memory Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は電力系統の事故を検出し、電力系統を保護する
ためのディジタル形保護継電装匣に間する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention is directed to a digital protective relay system for detecting power system faults and protecting the power system.
(従来の技術)
電力系統を保護するディジタル形保護継電装置において
は、電力系統の電気量をサンプリングしてディジタル化
し、このディジタル化されたデータ基づき、所定の演算
を行なうことにより事故を検出している。第5図は従来
のディジタル形保護継電装置の構成を示す図である。(Prior art) A digital protective relay device that protects a power system samples and digitizes the amount of electricity in the power system, and detects an accident by performing predetermined calculations based on this digitized data. ing. FIG. 5 is a diagram showing the configuration of a conventional digital protective relay device.
第5図において、系統の電気量は一定時間(以下1サン
プリング時間と称す)毎にサンプリングされる。このた
め所定の演算は1サンプリング内に完了させる必要があ
る。このため、所定の演算の実行時聞く以下演算時間と
称す)を測定する方法として、従来より次の方法が用い
られている。In FIG. 5, the amount of electricity in the system is sampled at fixed time intervals (hereinafter referred to as one sampling time). Therefore, it is necessary to complete a predetermined calculation within one sampling. For this reason, the following method has conventionally been used to measure the time taken when a predetermined calculation is executed (hereinafter referred to as calculation time).
所定の演算が終了し、次の演算を開始するまでの間、ソ
フトウェアによるカウンタのカウントアツプを行ない、
演算終了から次の演算開始までの余り時間を測定する。From the end of a given calculation until the start of the next calculation, the software counts up the counter,
Measure the remaining time from the end of the calculation to the start of the next calculation.
第6図は余り時間を示した図であり、1サンプリング時
間61内において、演算部の時間62を図のように選択
した場合、余り時間は63で示される期間となる。FIG. 6 is a diagram showing the remaining time, and when the time 62 of the calculation section is selected as shown in the figure within one sampling time 61, the remaining time becomes a period indicated by 63.
第7図は余り時間を測定するためのソフトウェア処理を
示した図である。図に示されるようにステップ71にて
所定の演算を行ない、演算終了後ステップ72にて余り
時間測定用のカウンタをクリアし、ステップ73.74
にて1サンプリング時間が終了するまでカウントし、終
了した後ステップ75にてその値を記憶する。この場合
の余り時間はカウンタ値に適当な定数を掛けることによ
り、求めることができる。なお演算時間は1サンプリン
グ時間から余り時間を引いた値である。FIG. 7 is a diagram showing software processing for measuring remaining time. As shown in the figure, a predetermined calculation is performed in step 71, and after the calculation is completed, a counter for measuring the remaining time is cleared in step 72, and in steps 73 and 74.
The count is counted until one sampling time ends at step 75, and after the end, the value is stored at step 75. The remaining time in this case can be determined by multiplying the counter value by an appropriate constant. Note that the calculation time is the value obtained by subtracting the remainder time from one sampling time.
(発明が解決しようとする課題)
上記した従来装置の場合、余り時間中にCPuはカウン
タのカウントアツプ処理を行なっている。(Problems to be Solved by the Invention) In the case of the conventional device described above, the CPU performs a count-up process on the counter during the remaining time.
したがって別の処理、例えばサンプリングデータとは無
間係な処理を行なうことができない欠点を有している。Therefore, it has the disadvantage that it cannot be processed without any need for other processing, such as sampling data.
本発明は上記問題点を解決するためになされたものであ
り、演算時間の測定が可能で、かつCPUの効率的な稼
動もなし得るディジタル形保護継電装置を従供すること
を目的としている。The present invention has been made to solve the above problems, and an object of the present invention is to provide a digital protective relay device that can measure calculation time and efficiently operate a CPU.
[発明の構成]
(課題を解決するための手段)
上記目的を達成するための構成を説明すると、本発明は
電力系統の正弦波交流を入力とし、この正弦波交流を所
定の時間間隔でサンプリングし、このサンブリング値を
ディジタルデータに変換した後、中央演算装置にて所定
の保護演算を行なうディジタル形保護継電装置において
、前記中央演算装置が演算を開始するときに外部に起動
のための信号を出力する起動信号出力手段と、前記演算
の終了のときに外部に停止のための信号を出力する停止
信号出力手段と、前記起動信号の受信を契機に所定周期
でカウントするタイマを起動し、前記停止信号の受信に
よりタイマを停止して、その間のカウント数を計数する
カウンタと、前記計数されたカウント数を外部へ表示す
る表示手段とから構成した。[Structure of the Invention] (Means for Solving the Problems) To explain the structure for achieving the above object, the present invention takes a sine wave alternating current from a power system as input, and samples this sine wave alternating current at predetermined time intervals. In a digital protective relay device that converts this sampling value into digital data and then performs a predetermined protection calculation in a central processing unit, when the central processing unit starts calculation, an external activation signal is sent. A start signal output means for outputting a signal, a stop signal output means for outputting a stop signal to the outside when the calculation ends, and a timer that starts counting at a predetermined period upon reception of the start signal. , a counter that stops the timer upon reception of the stop signal and counts the number of counts during that time, and a display means that displays the counted number to the outside.
(作 用)
先ず、中央演算装置が演算開始するときに出力される起
動信号によってタイマのカウントが開始される。このカ
ウントは中央演算装置が演算を終了して停止信号が出力
されるまで行なわれる。したがって前記タイマのカウン
ト数によって演算時間が求まる。この求められたカウン
ト数は外部の表示装置に表示される。(Function) First, the timer starts counting by a start signal output when the central processing unit starts calculation. This counting continues until the central processing unit finishes the calculation and outputs a stop signal. Therefore, the calculation time is determined by the count number of the timer. This determined count number is displayed on an external display device.
(実施例) 以下図面を参照して実施例を説明する。(Example) Examples will be described below with reference to the drawings.
第1図は本発明によるディジタル形保護m電装置に適用
するCPu基板の一実施例の構成図である。FIG. 1 is a block diagram of an embodiment of a CPU board applied to a digital protection electronic device according to the present invention.
第1図において、11はCPu基板であり、バス15を
介して CPU12.タイマ13及びメモリ14が接続
される。タイマ13は一定時間毎にカウントアツプする
ハードウェアによるタイマであり、CPU12からの制
御信号16によって、カウンタのクリアとカウントアツ
プの開始及び停止とを行なう。そしてタイマ13は一度
カウントアップ開始の指令信号を受けると、次に停止の
指令信号を受けるまで、カウントアツプを継続する。し
たがってタイマ13の作動中、CPU12はタイマ処理
以外の別の処理を行なうことができる。なお、タイマ1
3の起動、停止処理により、所定の演算に要した時間を
測定することができる。In FIG. 1, 11 is a CPU board, which connects CPU 12 . A timer 13 and memory 14 are connected. The timer 13 is a hardware timer that counts up at regular intervals, and clears the counter and starts and stops counting up in response to a control signal 16 from the CPU 12. Once the timer 13 receives a command signal to start counting up, it continues counting up until it receives the next command signal to stop. Therefore, while the timer 13 is operating, the CPU 12 can perform processing other than timer processing. Note that timer 1
Through the start and stop processing in step 3, it is possible to measure the time required for a predetermined calculation.
第2図は演算測定手順を示すフローチャートである。先
ず、系統の電気量のディジタルデータへの変換が完了す
ると、CPuは所定のリレー演算を開始する。この演算
処理の始まりで前記タイマのカウンタをクリアしくステ
ップ21)、続いてタイマへカウントアツプ信号を送る
(ステップ22)。FIG. 2 is a flowchart showing the calculation and measurement procedure. First, when the conversion of the amount of electricity in the system into digital data is completed, the CPU starts a predetermined relay calculation. At the beginning of this calculation process, the counter of the timer is cleared (step 21), and then a count-up signal is sent to the timer (step 22).
この信号を受けたタイマ13はCPU12の動きとは無
関係に、一定時間毎にカウントアツプを続ける。Upon receiving this signal, the timer 13 continues to count up at fixed time intervals, regardless of the operation of the CPU 12.
その後、CPuが所定の演算処理を完了した時点で(ス
テップ23)、前記タイマ13へのカウントアツプ停止
信号を送る。この信号を受けてタイマ13はカウントア
ツプを停止する(ステップ24)。この後、CPU12
かタイマ13のカウント値を読込み(ステップ25)、
メモリ14へ格納する。Thereafter, when the CPU completes the predetermined arithmetic processing (step 23), it sends a count-up stop signal to the timer 13. Upon receiving this signal, the timer 13 stops counting up (step 24). After this, CPU12
or read the count value of timer 13 (step 25),
Store it in the memory 14.
第3図は演算処理とタイマのカウント値の関係を示した
図である9図のA時点がリレー演算処理の開始時点、B
時点がリレー演算処理の終了時点である。カウンタはA
時点からカウントアツプを開始し、B時点でカウントア
ツプを停止する。このときのカウント値が演算時間に比
例した値となる。したがってメモリに格納されたカウン
ト値を必要に応じて外部表示装置(例えばし[0表示器
)に表示させることにより、外部の特別な計測装置を使
わずに演算時間を得ることができる。実際の演算時間は
前記カウンタ値に対してタイマのカウントアツプに要す
る時間を掛けたものとなる。例えば、前記カウンタが0
.54+s毎にカウントアツプする場合、前記のカウン
タ値が2500であれば、演算時間は2500x0.5
μs=1250gsと計算できる。Fig. 3 is a diagram showing the relationship between arithmetic processing and timer count values. In Fig. 9, point A is the start time of relay arithmetic processing, and B
This point is the end point of the relay calculation process. The counter is A
Start counting up from point B and stop counting up at point B. The count value at this time becomes a value proportional to the calculation time. Therefore, by displaying the count value stored in the memory on an external display device (for example, a 0 display) as necessary, the calculation time can be obtained without using a special external measuring device. The actual calculation time is the counter value multiplied by the time required for the timer to count up. For example, if the counter is 0
.. When counting up every 54+s, if the above counter value is 2500, the calculation time is 2500x0.5
It can be calculated that μs=1250gs.
本実施例によれば、所定の演算が終ってから次の演算を
開始するまでの余り時間に、CPUは別な処理、例えば
、監視に関する処理を行なうことがてき、効率の良いプ
ログラムを作成することかできる。According to this embodiment, the CPU can perform other processing, such as processing related to monitoring, during the remaining time between the end of a predetermined calculation and the start of the next calculation, thereby creating an efficient program. I can do it.
第4図は本発明の他の実施例の構成図である。FIG. 4 is a block diagram of another embodiment of the present invention.
本実施例ではCPU基板が3つの場合である。各CPU
基板41,42.43は前記実施例と同様に演算時間測
定機能を有し、演算時間のカウント値をメモリに格納す
るようになっている。そして各CPuは他のCPu基板
上のメモリの内容を読込めるものとする。In this embodiment, there are three CPU boards. Each CPU
The substrates 41, 42, and 43 have a computation time measurement function as in the previous embodiment, and store the count value of the computation time in the memory. It is assumed that each CPU can read the contents of memory on other CPU boards.
したがって、CPU基板41のCPuが他のCPu基板
42、43のメモリに格納された演算時間測定結果を読
込み、所定の処理、例えば各CPUの演算時間の最大値
を求める処理を行ない、必要に応じて外部表示装置(例
えばLED表示器)に表示させる。これにより、複数の
CPuが同時に稼動するマルチグロセッサシステムでは
、一つのCPUにより、他のCPuの演算時間を常時監
視することができる。なお、CPU基板の枚数が3枚以
外であっても同様であることは明らかでである。また、
演算時間測定用のタイマはCPu外部に設けたタイマの
みならず、CPuチップ内に内蔵され、CPuと同一の
クロックでカウントするタイマを使用しても前記実施例
と同様の機能を得ることができる。Therefore, the CPU of the CPU board 41 reads the calculation time measurement results stored in the memories of the other CPU boards 42 and 43, performs a predetermined process, for example, the process of determining the maximum value of the calculation time of each CPU, and performs processing as necessary. and display it on an external display device (for example, an LED display). As a result, in a multigrossing system in which a plurality of CPUs operate simultaneously, one CPU can constantly monitor the calculation time of other CPUs. Note that it is clear that the same applies even if the number of CPU boards is other than three. Also,
The timer for measuring calculation time is not limited to a timer provided outside the CPU, but also a timer that is built into the CPU chip and counts with the same clock as the CPU can be used to obtain the same function as in the above embodiment. .
[発明の効果]
以上説明した如く、本発明によればCPu基板上にCP
uとは別体のタイマを設け、CPuからの信号にてカウ
ンタのクリアとカウントアツプの開始停止を行なうよう
に構成したので、保護継電装置の機能を停止させること
なく、演算時間を測定して外部の計測機器を用いること
なく表示装置に表示させることにより、常時、演算時間
の監視ができ、ス、余り時間内ではCPuが別な処理を
行なうことにより、演算時間オーバーを監視することが
でき、より多くの機能を持たせることができ、効率的な
保護継電装置を提供できる。[Effects of the Invention] As explained above, according to the present invention, a CP is formed on a CPU substrate.
A timer separate from the CPU is provided, and the counter is cleared and the count-up is started and stopped using signals from the CPU, so the calculation time can be measured without stopping the protective relay function. By displaying the data on the display device without using external measuring equipment, the calculation time can be constantly monitored, and during the remaining time, the CPU performs other processing, making it possible to monitor if the calculation time is over. It is possible to provide an efficient protective relay device with more functions.
第1図は本発明によるディジタル形保護継電装置に適用
するCPu基板の一実施例の構成図、第2図は演算時間
を測定するためのソフトウェア処理を示した図、第3図
は演算時間とカウント値の関係を示した図、第4図は他
の実施例の構成図、第5図は従来のディジタル保護継電
装置の構成開国、第6図は1サンプリング時間と余り時
間の関係を示した図、第7図は従来技術による演算時間
測定のためのソフトウェア処理を示した図であるっ1l
−CPU基板 12・CPU13・・・タイマ
14・・・メモリ15・・・バスFig. 1 is a configuration diagram of an embodiment of a CPU board applied to a digital protective relay device according to the present invention, Fig. 2 is a diagram showing software processing for measuring calculation time, and Fig. 3 is a diagram showing calculation time. Figure 4 shows the configuration of another embodiment, Figure 5 shows the configuration of a conventional digital protective relay device, and Figure 6 shows the relationship between one sampling time and the remaining time. The diagram shown in FIG. 7 is a diagram showing software processing for measuring calculation time according to the conventional technology.
-CPU board 12・CPU13...Timer 14...Memory 15...Bus
Claims (1)
の時間間隔でサンプリングし、このサンプリング値をデ
ィジタルデータに変換した後、中央演算装置にて所定の
保護演算を行なうディジタル形保護継電装置において、
前記中央演算装置が演算を開始するときに外部に起動の
ための信号を出力する起動信号出力手段と、前記演算の
終了のときに外部に停止のための信号を出力する停止信
号出力手段と、前記起動信号の受信を契機に所定周期で
カウントするタイマを起動し、前記停止信号の受信によ
りタイマを停止して、その間のカウント数を計数するカ
ウンタと、前記計数されたカウント数を外部へ表示する
表示手段とを備えたことを特徴とするディジタル形保護
継電装置。A digital protective relay that inputs the sine wave alternating current from the power system, samples this sine wave alternating current at predetermined time intervals, converts this sampling value into digital data, and then performs a predetermined protection calculation in the central processing unit. In the device,
a start signal output means for outputting a start signal to the outside when the central processing unit starts a calculation; a stop signal output means for outputting a stop signal to the outside when the calculation ends; A counter that starts a timer that counts at a predetermined period upon reception of the start signal, stops the timer upon reception of the stop signal, and counts the number of counts during that time, and displays the counted number externally. What is claimed is: 1. A digital protective relay device, characterized in that it is equipped with a display means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63165110A JP2667449B2 (en) | 1988-07-04 | 1988-07-04 | Digital protection relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63165110A JP2667449B2 (en) | 1988-07-04 | 1988-07-04 | Digital protection relay |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0217821A true JPH0217821A (en) | 1990-01-22 |
JP2667449B2 JP2667449B2 (en) | 1997-10-27 |
Family
ID=15806093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63165110A Expired - Fee Related JP2667449B2 (en) | 1988-07-04 | 1988-07-04 | Digital protection relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2667449B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58108724U (en) * | 1982-01-18 | 1983-07-25 | 株式会社明電舎 | Digital protective relay device |
JPS63133820A (en) * | 1986-11-21 | 1988-06-06 | 株式会社日立製作所 | Digital protective relay |
JPH01321812A (en) * | 1988-06-23 | 1989-12-27 | Toshiba Corp | Digital protective relay |
JPH01321811A (en) * | 1988-06-23 | 1989-12-27 | Toshiba Corp | Digital protective relay |
-
1988
- 1988-07-04 JP JP63165110A patent/JP2667449B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58108724U (en) * | 1982-01-18 | 1983-07-25 | 株式会社明電舎 | Digital protective relay device |
JPS63133820A (en) * | 1986-11-21 | 1988-06-06 | 株式会社日立製作所 | Digital protective relay |
JPH01321812A (en) * | 1988-06-23 | 1989-12-27 | Toshiba Corp | Digital protective relay |
JPH01321811A (en) * | 1988-06-23 | 1989-12-27 | Toshiba Corp | Digital protective relay |
Also Published As
Publication number | Publication date |
---|---|
JP2667449B2 (en) | 1997-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003057354A (en) | Radiation monitor | |
JP2656303B2 (en) | Digital protection relay | |
JPH0217821A (en) | Digital type protective relaying device | |
JP2656304B2 (en) | Digital protection relay | |
JP3102486B2 (en) | Digital protection relay analyzer | |
JP2858754B2 (en) | Digital protection relay | |
JPH0271190A (en) | Method for time calibration of computer system | |
JPS62239247A (en) | Electronic computer | |
JPH0961487A (en) | Fault point location system | |
JP2636684B2 (en) | Bus monitoring equipment | |
JPS6031062A (en) | Pulse cycle measuring circuit | |
JPH0311916A (en) | Digital protective relay device | |
JPH06195245A (en) | Monitor timer device | |
JP3068317B2 (en) | Microcomputer | |
JPH02267642A (en) | Measuring device for time exclusive for cpu | |
JP2002238187A (en) | Digital protector-controller | |
JPH01303011A (en) | Digital protective relay | |
JPH0447855B2 (en) | ||
JPS60210772A (en) | Apparatus for detection and processing of various electric quantities | |
JPS6186809A (en) | Detection system for watchdog timer signal of sequence control | |
JPS63133820A (en) | Digital protective relay | |
JPH0879960A (en) | Incorrect sampling detector for digital protective relay | |
JPS6154534A (en) | Data input interface circuit | |
JPH01260318A (en) | Process data input apparatus | |
JPS6412347B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |