JPH02154232A - 液晶表示基板とその製造方法 - Google Patents
液晶表示基板とその製造方法Info
- Publication number
- JPH02154232A JPH02154232A JP63309304A JP30930488A JPH02154232A JP H02154232 A JPH02154232 A JP H02154232A JP 63309304 A JP63309304 A JP 63309304A JP 30930488 A JP30930488 A JP 30930488A JP H02154232 A JPH02154232 A JP H02154232A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- liquid crystal
- substrate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 159
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010409 thin film Substances 0.000 claims abstract description 133
- 239000010408 film Substances 0.000 claims abstract description 103
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims description 59
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000005498 polishing Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000011810 insulating material Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 40
- 239000012790 adhesive layer Substances 0.000 description 40
- 229910052814 silicon oxide Inorganic materials 0.000 description 40
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 239000012808 vapor phase Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- -1 Phosphorous ions Chemical class 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 210000004907 gland Anatomy 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 241000384512 Trachichthyidae Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000001467 acupuncture Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野〕
本発明は液晶表示装置に関するものである。
近年、簿膜トランジスタにより画素の駆動を行う液晶表
示装置が開発されている。この液晶表示装置は、液晶表
示基板間に液晶を挾持している。
示装置が開発されている。この液晶表示装置は、液晶表
示基板間に液晶を挾持している。
液晶表示基板は、基板上に水平配線と垂直配線を設け、
その交点に画素駆動用薄)臭トランンスタを設けている
。画素駆動用薄膜トランジスタのゲート電極は水平配線
に、ドレイン電極は垂直配線に、ソース電極は液晶相と
電気容量をなす表示電極に結線される。このような液晶
表示装置は例えばジャパンデイスプレィ(1986年)
、196ページに兄ることかできる。
その交点に画素駆動用薄)臭トランンスタを設けている
。画素駆動用薄膜トランジスタのゲート電極は水平配線
に、ドレイン電極は垂直配線に、ソース電極は液晶相と
電気容量をなす表示電極に結線される。このような液晶
表示装置は例えばジャパンデイスプレィ(1986年)
、196ページに兄ることかできる。
上記の例から分かるように、画素駆動用薄膜トランジス
タを設けた液晶表示基板は最も簡単なもので水平配線と
垂直配線の2つの配線が必要であシ、さらに2つの配線
を電気的に絶縁するための絶縁膜が必要である。しかし
なから、良好な表示特性を実現するためには、さらにい
くつかの絶縁膜と導電薄膜が必要である、1第1に、薄
膜トランジスタ材料は通常ある程度の光感度を有するた
めに光から覆うことが必要である。このため、水平配線
・垂直配線に加えもうxNの絶縁膜と遮光膜が必要であ
る。さらに、液晶の電気容i−<液晶容量)が十分な大
きさでなかったり液、t?1容量と部列につながる実効
的抵抗値が俳い場合には、液晶容量と並列に蓄積容tを
設けなければならない、1このため、さらに1層の絶縁
膜と導電薄膜を設けなければならない。
タを設けた液晶表示基板は最も簡単なもので水平配線と
垂直配線の2つの配線が必要であシ、さらに2つの配線
を電気的に絶縁するための絶縁膜が必要である。しかし
なから、良好な表示特性を実現するためには、さらにい
くつかの絶縁膜と導電薄膜が必要である、1第1に、薄
膜トランジスタ材料は通常ある程度の光感度を有するた
めに光から覆うことが必要である。このため、水平配線
・垂直配線に加えもうxNの絶縁膜と遮光膜が必要であ
る。さらに、液晶の電気容i−<液晶容量)が十分な大
きさでなかったり液、t?1容量と部列につながる実効
的抵抗値が俳い場合には、液晶容量と並列に蓄積容tを
設けなければならない、1このため、さらに1層の絶縁
膜と導電薄膜を設けなければならない。
以上述べたように高画質の液晶表示装置を得るためには
結果として、画素駆動用のトランジスタを基板上に形成
し、さらに該トランジスタ上部に多層の絶縁膜と多層の
導電薄膜を形成しなけれはならない。しかしながら、通
常用いる絶縁膜は画素駆動用薄膜トランジスタ保諌のた
め低い温度で作成される。このため、該絶縁膜は絶縁耐
圧が低くピンホールを有しており、多層の多数の配線の
なかには電気的絶縁が完全ではないものが生じ表示上の
欠陥となる。
結果として、画素駆動用のトランジスタを基板上に形成
し、さらに該トランジスタ上部に多層の絶縁膜と多層の
導電薄膜を形成しなけれはならない。しかしながら、通
常用いる絶縁膜は画素駆動用薄膜トランジスタ保諌のた
め低い温度で作成される。このため、該絶縁膜は絶縁耐
圧が低くピンホールを有しており、多層の多数の配線の
なかには電気的絶縁が完全ではないものが生じ表示上の
欠陥となる。
また、液晶分子を基板上に配向させるためには通常ラビ
ング処理が行われている。これは基板表面を機械的に擦
ることにより行わ扛る。しかし、大きな段差の配線を有
する基板に対してはこのラビング処理を均一に行うこと
は困難である。このため、均一に液晶分子を配向させる
ことができず、表示上不良となる。
ング処理が行われている。これは基板表面を機械的に擦
ることにより行わ扛る。しかし、大きな段差の配線を有
する基板に対してはこのラビング処理を均一に行うこと
は困難である。このため、均一に液晶分子を配向させる
ことができず、表示上不良となる。
本発明の目的は上記問題点を解決し、画質のよい液晶表
示装置が得らnる液晶表示基板を提供することにある。
示装置が得らnる液晶表示基板を提供することにある。
本発明の第1の液晶表示基板は、少くとも絶縁膜の一方
の面上に画素駆動用薄膜トランジスタを有し、前記絶縁
膜のもう一方の面の罰記画素駆動用薄膜トランジスタに
対向する位置に遮光膜を有する構成になっている。
の面上に画素駆動用薄膜トランジスタを有し、前記絶縁
膜のもう一方の面の罰記画素駆動用薄膜トランジスタに
対向する位置に遮光膜を有する構成になっている。
本発明の第2の液晶表示基板は、少くとも絶縁膜の一方
の面上に画素、駆動用薄膜トランジスタ及び表示電極を
有し、8i+記絶縁膜のもう一方の面の811記表示電
極に対向する位置に液晶層を挾んで対抗する電極と同電
位に保たれた蓄積容量電極を有する構成である。
の面上に画素、駆動用薄膜トランジスタ及び表示電極を
有し、8i+記絶縁膜のもう一方の面の811記表示電
極に対向する位置に液晶層を挾んで対抗する電極と同電
位に保たれた蓄積容量電極を有する構成である。
本発明の第3の液晶表示基板は、少くとも絶縁膜の一方
の面上に画素駆動用薄膜トランジスタを有し、前記絶鍼
挨本う一方の面に前記画素駆動用薄膜トランジスタのソ
ース領域とつながる表示電極を設けた構成である。
の面上に画素駆動用薄膜トランジスタを有し、前記絶鍼
挨本う一方の面に前記画素駆動用薄膜トランジスタのソ
ース領域とつながる表示電極を設けた構成である。
本発明の第4の液晶表示基板は、少くとも絶縁膜の一方
の面上に画素駆動用薄膜トランジスタと該画素駆動用薄
膜トランジスタのドレイン電極となる垂直配線を有し、
前記絶縁膜もう一方の面に前記画素駆動用薄膜トランジ
スタのゲート電極となる水平配線を有する構成である。
の面上に画素駆動用薄膜トランジスタと該画素駆動用薄
膜トランジスタのドレイン電極となる垂直配線を有し、
前記絶縁膜もう一方の面に前記画素駆動用薄膜トランジ
スタのゲート電極となる水平配線を有する構成である。
本発明の第5の液晶表示基板は、少くとも絶縁膜の一方
の面上に画素駆動用薄膜トランジスタと該画素駆動用薄
膜トランジスタのケート電極となる垂直配線を有し、前
記絶縁膜もう一方の面に前記画素駆動用薄膜トランジス
タのドレイン電極となる垂直配線を有する構成である。
の面上に画素駆動用薄膜トランジスタと該画素駆動用薄
膜トランジスタのケート電極となる垂直配線を有し、前
記絶縁膜もう一方の面に前記画素駆動用薄膜トランジス
タのドレイン電極となる垂直配線を有する構成である。
本発明の、g6の液晶表示基板は、少くとも絶縁膜の一
方の面上に画素駆動用薄膜トランジスタと該画素駆動用
薄膜トランジスタのソース電極となる表示電極を有し、
前記絶縁膜のもう一方の面に前記画素駆動用薄膜トラン
ジスタのドレイン電極となる垂直配線とゲート電極とな
る水平配)労を有する構成である。
方の面上に画素駆動用薄膜トランジスタと該画素駆動用
薄膜トランジスタのソース電極となる表示電極を有し、
前記絶縁膜のもう一方の面に前記画素駆動用薄膜トラン
ジスタのドレイン電極となる垂直配線とゲート電極とな
る水平配)労を有する構成である。
本発明の液晶表示基板の製造方法は、シリコン基板上に
絶縁膜を形成し、該絶縁膜上に画素駆動用薄膜トランジ
スタを形成する工程と、前記工程の後肢シリコン基板裏
面を該絶縁膜まで研磨し、該絶縁膜層面に遮光膜、蓄積
容!に電極2表示電極。
絶縁膜を形成し、該絶縁膜上に画素駆動用薄膜トランジ
スタを形成する工程と、前記工程の後肢シリコン基板裏
面を該絶縁膜まで研磨し、該絶縁膜層面に遮光膜、蓄積
容!に電極2表示電極。
垂直配線、水平配線のすくなくとも1つを形成する工程
とを少くとも有する構成である。
とを少くとも有する構成である。
本発明のgtの液晶表示基板とその製造方法について@
1図を用いて説明する。本発明の液晶表示基板は、第1
図(a)に示すように、シリコン基板100上の絶縁膜
101上に画素駆動用薄膜トランジスタ102を設ける
。この後、第1図(b)に示すようにシリコン基板10
0上部に接着層103を介してシリコン基板104を接
着させ7’c後、シリコン基板100裏面を研磨し絶縁
膜101を露出させる。この工程の後、第1図(c)に
示すように絶縁膜101に遮光膜105を設ける。この
後、接着層106を介して透明絶縁物基板107を接着
し、シリコン基板104を研磨により除去し2、第1図
(diに示すように透明基板上にkli’a トランジ
スタを有する液晶表示基板f、得ることができる1、遮
光膜を介して形成される寄生容量の大きさははじめに形
成する絶縁A1101の厚さにより制御することができ
る。このため、低い誘電率の厚い絶縁膜101t−設け
ることにより、画素駆動用薄膜トランジスタ200上部
に第2図(a)のように遮光膜201を設ける従来構造
よりも小さな寄生容量で済ますことかでさる。さらに第
2図(b)に示すように液晶層203を介した対向基板
204にa光膜205を設ける従来の構造に比較して、
画素駆動用薄膜トランジスタ位置と遮光膜の間の位置合
わせが容易である。また、絶縁膜101は画素駆動用薄
膜トランジスタ102の形成前に作製するため、高い温
度で作製することができる。このため、本発明Vこよる
絶縁1[101W′iピンホールが少なく信頼性が高く
、遮光膜と配線間の短絡が少ない。
1図を用いて説明する。本発明の液晶表示基板は、第1
図(a)に示すように、シリコン基板100上の絶縁膜
101上に画素駆動用薄膜トランジスタ102を設ける
。この後、第1図(b)に示すようにシリコン基板10
0上部に接着層103を介してシリコン基板104を接
着させ7’c後、シリコン基板100裏面を研磨し絶縁
膜101を露出させる。この工程の後、第1図(c)に
示すように絶縁膜101に遮光膜105を設ける。この
後、接着層106を介して透明絶縁物基板107を接着
し、シリコン基板104を研磨により除去し2、第1図
(diに示すように透明基板上にkli’a トランジ
スタを有する液晶表示基板f、得ることができる1、遮
光膜を介して形成される寄生容量の大きさははじめに形
成する絶縁A1101の厚さにより制御することができ
る。このため、低い誘電率の厚い絶縁膜101t−設け
ることにより、画素駆動用薄膜トランジスタ200上部
に第2図(a)のように遮光膜201を設ける従来構造
よりも小さな寄生容量で済ますことかでさる。さらに第
2図(b)に示すように液晶層203を介した対向基板
204にa光膜205を設ける従来の構造に比較して、
画素駆動用薄膜トランジスタ位置と遮光膜の間の位置合
わせが容易である。また、絶縁膜101は画素駆動用薄
膜トランジスタ102の形成前に作製するため、高い温
度で作製することができる。このため、本発明Vこよる
絶縁1[101W′iピンホールが少なく信頼性が高く
、遮光膜と配線間の短絡が少ない。
次に本発明の第2の液晶表示基板とその製造方法につい
て第3図を用いて説明する。本発明の液晶表示基板は、
f!、3図<a)に示すように、シリコン基板300上
の絶縁膜301上に画素駆動用薄膜トランジスタ302
を設ける。さらに配線303を設け、表示電極304を
設ける。この後、第3図(b)に示すようにシリコン基
板300上部に接着t@305を介してシリコン逼板3
06を接着させ、シリコン基板300裏面を研磨し絶縁
膜301を絽出させる。この工程の後、第3図(C)に
示すように表示電極に対向(、て絶N;膜上に蓄積容量
電極307を設ける。この後、接着層308t−介して
透明絶縁基板307を絶縁膜に接着し、シリコン基&3
06、接着層305を研磨により除去し、第3図(d)
に示すように透明絶縁基板上に画素駆動用薄膜トランジ
スタを有する液晶表示基板を得ることができる。蓄積容
量電極307は絶縁膜、301を誘電体として表示電極
304と電気的容′Mを形成する。蓄積容量電極307
を液晶層を介した対向電極と同電位におくことにより、
液晶容量と並列に接続された蓄積′8量を得ることがで
きる。蓄積容量の大きさは、絶縁膜301の厚さと誘電
率により決定することができる。、第=S図に示す従来
のように、基板400上部に蓄積容量を設ける際、蓄積
容量電極401と表示電極402とで松んだ蓄積各音の
誘電体となる絶縁膜403のピンホールが問題となる。
て第3図を用いて説明する。本発明の液晶表示基板は、
f!、3図<a)に示すように、シリコン基板300上
の絶縁膜301上に画素駆動用薄膜トランジスタ302
を設ける。さらに配線303を設け、表示電極304を
設ける。この後、第3図(b)に示すようにシリコン基
板300上部に接着t@305を介してシリコン逼板3
06を接着させ、シリコン基板300裏面を研磨し絶縁
膜301を絽出させる。この工程の後、第3図(C)に
示すように表示電極に対向(、て絶N;膜上に蓄積容量
電極307を設ける。この後、接着層308t−介して
透明絶縁基板307を絶縁膜に接着し、シリコン基&3
06、接着層305を研磨により除去し、第3図(d)
に示すように透明絶縁基板上に画素駆動用薄膜トランジ
スタを有する液晶表示基板を得ることができる。蓄積容
量電極307は絶縁膜、301を誘電体として表示電極
304と電気的容′Mを形成する。蓄積容量電極307
を液晶層を介した対向電極と同電位におくことにより、
液晶容量と並列に接続された蓄積′8量を得ることがで
きる。蓄積容量の大きさは、絶縁膜301の厚さと誘電
率により決定することができる。、第=S図に示す従来
のように、基板400上部に蓄積容量を設ける際、蓄積
容量電極401と表示電極402とで松んだ蓄積各音の
誘電体となる絶縁膜403のピンホールが問題となる。
しかしながら1本発明においては高温で作製する絶R腺
301を誘電体として用いるため、ピンホールによる表
示上の欠陥は生じない。
301を誘電体として用いるため、ピンホールによる表
示上の欠陥は生じない。
矢に本発明の8t43の成品表示基板とその製造方法V
Cついて第5図を用いて説明する。本発明の液晶表示基
板は、第5図(a)に示すように、シリコン基板500
上の絶縁膜501上に画素駆動用薄膜トランジスタ50
2を設ける。この後、第5図(b)に示すようにシリコ
ン基板500上部に接着層503を介して透明絶縁基板
504を接着させ、シリコン基板500裏面を研磨し絶
縁膜、)Olを露出させる。この工程の後、第5図(C
)に示すようにコンタクトホールを画素駆動用薄膜トラ
ンジスタ502のソース領域に対して開口し、表示電極
504を設ける。従来、第6図に示すように配線o00
と表示電極001は基板と同一面上に存在したため、配
線段差のため液晶表示基板に凹凸が多く、ラビング処理
が困難であった。しかし、本発明によれば第5図(C)
のように液晶表示基板表面は平坦になっているので配、
腺の厚さに関係なくラビングによる配向処理を行うこと
ができる。
Cついて第5図を用いて説明する。本発明の液晶表示基
板は、第5図(a)に示すように、シリコン基板500
上の絶縁膜501上に画素駆動用薄膜トランジスタ50
2を設ける。この後、第5図(b)に示すようにシリコ
ン基板500上部に接着層503を介して透明絶縁基板
504を接着させ、シリコン基板500裏面を研磨し絶
縁膜、)Olを露出させる。この工程の後、第5図(C
)に示すようにコンタクトホールを画素駆動用薄膜トラ
ンジスタ502のソース領域に対して開口し、表示電極
504を設ける。従来、第6図に示すように配線o00
と表示電極001は基板と同一面上に存在したため、配
線段差のため液晶表示基板に凹凸が多く、ラビング処理
が困難であった。しかし、本発明によれば第5図(C)
のように液晶表示基板表面は平坦になっているので配、
腺の厚さに関係なくラビングによる配向処理を行うこと
ができる。
次に本発明の第4の液晶表示基板とその製造方法につい
て第7図を用いて説明する。本発明の液晶表示基板は、
第7図(a)に示すように、シリコン基板700上の絶
縁膜701上に画素駆動用薄狭トランジスタ702を設
ける。さらに画素駆動用薄膜トランジスタ702のドレ
イン電極となる垂直配線703を設ける。この後、第7
図(b)に示すようにシリコン基板700上部に接着層
704に一介してシリコン基板705を接着きせた後、
シリコン基板700裏面を研磨し絶縁膜701を露出さ
せる。この工程の後、第7図(C)に示すように画素駆
動用薄膜トランジスタ702のゲート電極として水平配
線706を絶縁膜701上に設ける。
て第7図を用いて説明する。本発明の液晶表示基板は、
第7図(a)に示すように、シリコン基板700上の絶
縁膜701上に画素駆動用薄狭トランジスタ702を設
ける。さらに画素駆動用薄膜トランジスタ702のドレ
イン電極となる垂直配線703を設ける。この後、第7
図(b)に示すようにシリコン基板700上部に接着層
704に一介してシリコン基板705を接着きせた後、
シリコン基板700裏面を研磨し絶縁膜701を露出さ
せる。この工程の後、第7図(C)に示すように画素駆
動用薄膜トランジスタ702のゲート電極として水平配
線706を絶縁膜701上に設ける。
この後、接着m707を介して透明絶縁基板708を絶
縁膜701に接着し、シリコン基板705と接着層70
4を研磨により除去して第7図(d)に示す液晶表示基
板ができる。従来、第6図に示すように配#600と表
示電極601は基板と同一面上に存在したため、配線段
差のため液晶表示基板に凹凸が多く、ラビング処理が困
難であっ九。しかし、本発明によnに配線の厚さに関係
なく水平配憚方向にラビングによる配向処理を行うこと
かできる3、さらに本発明を用いることにより、水平配
線と垂直配線を信頼性の高い高温で作製した絶縁膜70
1を介して分離することができるためピンホールが少な
く、容易に多層の配線を行うことかでさる。
縁膜701に接着し、シリコン基板705と接着層70
4を研磨により除去して第7図(d)に示す液晶表示基
板ができる。従来、第6図に示すように配#600と表
示電極601は基板と同一面上に存在したため、配線段
差のため液晶表示基板に凹凸が多く、ラビング処理が困
難であっ九。しかし、本発明によnに配線の厚さに関係
なく水平配憚方向にラビングによる配向処理を行うこと
かできる3、さらに本発明を用いることにより、水平配
線と垂直配線を信頼性の高い高温で作製した絶縁膜70
1を介して分離することができるためピンホールが少な
く、容易に多層の配線を行うことかでさる。
次に本発明の第5の液晶表示基板とその製造方法Vこつ
いて第8図を用いて説明する。本発明の液晶表示基板は
、第8図(a)に示すように、シリコン基板800上の
絶縁膜801上に画素駆動用薄膜トランジスタ802を
設ける。さらに水平配線803を設ける。この後、第8
図(b)に示すようにシリコン基板800上部rC接看
層804を介してシリコン基板805を接着させ、シリ
コン基板800裏面を研磨し絶縁膜801を露出させる
。
いて第8図を用いて説明する。本発明の液晶表示基板は
、第8図(a)に示すように、シリコン基板800上の
絶縁膜801上に画素駆動用薄膜トランジスタ802を
設ける。さらに水平配線803を設ける。この後、第8
図(b)に示すようにシリコン基板800上部rC接看
層804を介してシリコン基板805を接着させ、シリ
コン基板800裏面を研磨し絶縁膜801を露出させる
。
この工程の後、第8図(C)に示すように画素駆動用薄
膜トランジスタ802のドレイン領域に対して開口し、
垂直配線806を設ける。この後、シリコン基板805
を研磨により除去すし次いで接着層804も除去する(
第8図(d))。本発明によれば配硼の厚さに関係なく
垂直配線方向にラビングによる配向処理ト1fうことが
できる。さらに本発明を用いることにより、垂直配線と
水平配線を信頼性の高い高温で作成した絶縁膜を介して
分離することができるため、ピンホール少なく多層の配
線を行うことができる。1 次に本発明の第6の液晶表示基板とその製造方法につい
て第9図を用いて説明する。本発明の液晶表示基板は、
第9図(a)に示すように、シリコン基板900上の絶
縁膜901上に画素駆動用薄膜トランジスタ902を設
ける。さらに表示電極903を設ける。この後、第9図
(b)に示すようにシリコン基板900上部に接着層9
04を介してシリコン基板905を接着させ、シリコン
基板900裏面を研磨し絶縁膜901を露出させる。
膜トランジスタ802のドレイン領域に対して開口し、
垂直配線806を設ける。この後、シリコン基板805
を研磨により除去すし次いで接着層804も除去する(
第8図(d))。本発明によれば配硼の厚さに関係なく
垂直配線方向にラビングによる配向処理ト1fうことが
できる。さらに本発明を用いることにより、垂直配線と
水平配線を信頼性の高い高温で作成した絶縁膜を介して
分離することができるため、ピンホール少なく多層の配
線を行うことができる。1 次に本発明の第6の液晶表示基板とその製造方法につい
て第9図を用いて説明する。本発明の液晶表示基板は、
第9図(a)に示すように、シリコン基板900上の絶
縁膜901上に画素駆動用薄膜トランジスタ902を設
ける。さらに表示電極903を設ける。この後、第9図
(b)に示すようにシリコン基板900上部に接着層9
04を介してシリコン基板905を接着させ、シリコン
基板900裏面を研磨し絶縁膜901を露出させる。
この工程の後、第9図(C)に示すように画素駆動用薄
膜トランジスタ902のゲート電極となる水平配線90
6を設ける。この後、絶縁11U 907を設け、画素
駆動用薄膜トランジスタ902のドレイン領域に対して
開口し、画素駆動用薄膜トランジスタ902のドレイン
電極となる垂直配線908を設ける。この後、接着層9
09を介して透明絶線基板910を接着させる。さらに
、シリコン基板905を研磨により除去し、次いで接着
J@904を取り去り、第9図(d)に示す液晶表示基
板となる。
膜トランジスタ902のゲート電極となる水平配線90
6を設ける。この後、絶縁11U 907を設け、画素
駆動用薄膜トランジスタ902のドレイン領域に対して
開口し、画素駆動用薄膜トランジスタ902のドレイン
電極となる垂直配線908を設ける。この後、接着層9
09を介して透明絶線基板910を接着させる。さらに
、シリコン基板905を研磨により除去し、次いで接着
J@904を取り去り、第9図(d)に示す液晶表示基
板となる。
本発明によれは配線の厚さに関係なく任意の方向にラビ
ングによる配向処理を行うことができる。
ングによる配向処理を行うことができる。
第7の本発明の液晶表示基板の製造方法は、上記の液晶
表示基板の製造方法によってすでに述べた。
表示基板の製造方法によってすでに述べた。
本発明の第1の実施例について第10図を用いて説明す
る。シリコンウェハーtooo′ft1ioo℃。
る。シリコンウェハーtooo′ft1ioo℃。
水素・酸素雰囲気中において、シリコン基板ノ・−10
00上に酸化シリコン薄膜1001を厚さ1000n
rn te影形成た3、この後、気相化学反応法によジ
、多結晶シリコン薄膜を15Qnm形成し、フォトリン
グラフイー工程の後、第1O図(u)に示すようにトラ
ンジスタ領域1002’i作Kした。この工程の後、酸
素雰囲気中950℃の環境に置き、トランジスタ領域1
002の表面にlQQnmの酸化シリコン薄膜を形成し
た。この後、気相化学反応法により多結晶シリコン薄膜
を厚さ400 nm形成し、フォトリングラフィーエh
i経て、第10図(b)に示すように成形し、ケート電
極でもある水平配線1003を形成した。トランジスタ
領域にはリンイオンをイオン注入しドレイン領域100
4とソース領域1005を形成した後、酸化シリコン薄
膜を5 Q Q nm形成し、第10図(C)に示すよ
うに、フォトリングラフイー工程を経て、コンタクトホ
ールをドレイン領域1004とソース領域1005の各
上部に形成した。この後、スバ、り法によりアルミニウ
ム薄膜を11000n成換し、フォトリングラフイー工
程を経て、ドレイン成極である垂直配線1006とソー
ス電極1007を第10図(d)のように形成した。さ
らに、透明導電薄膜を5 Q nm形成し、フォトリン
グラフイー工程を経て、第10図(e)に示すように形
成し、表示電極1008を作製した。この後、接着層1
009を介してシリコン基板1010を前記シリコン基
板1000上部に接着し、I’ll Heシリコン基板
1000裏面を研磨し、酸化シリコン薄1良toolを
絽出した。この後、酸化シリコン4膜1001上にクロ
ム薄膜を3 Q Q nm形成し、フォトリングラフイ
ー工程の後、遮光膜1011を第10図(f)のように
作製した。1前記工程の後、第1、0図[有])に示す
ように、接着#1012を介してガラス基板1013を
前記酸化シリコン薄膜tool拠面に接着させ、シリコ
ン基板1010を研磨により除去し、接着層1009も
除去した。以上のようにして、1100℃の高温におい
て作成した厚さ11000nの酸化シリコンの叡化シリ
コン薄膜1001裏面に遮光膜1011を作成すること
ができた。また。
00上に酸化シリコン薄膜1001を厚さ1000n
rn te影形成た3、この後、気相化学反応法によジ
、多結晶シリコン薄膜を15Qnm形成し、フォトリン
グラフイー工程の後、第1O図(u)に示すようにトラ
ンジスタ領域1002’i作Kした。この工程の後、酸
素雰囲気中950℃の環境に置き、トランジスタ領域1
002の表面にlQQnmの酸化シリコン薄膜を形成し
た。この後、気相化学反応法により多結晶シリコン薄膜
を厚さ400 nm形成し、フォトリングラフィーエh
i経て、第10図(b)に示すように成形し、ケート電
極でもある水平配線1003を形成した。トランジスタ
領域にはリンイオンをイオン注入しドレイン領域100
4とソース領域1005を形成した後、酸化シリコン薄
膜を5 Q Q nm形成し、第10図(C)に示すよ
うに、フォトリングラフイー工程を経て、コンタクトホ
ールをドレイン領域1004とソース領域1005の各
上部に形成した。この後、スバ、り法によりアルミニウ
ム薄膜を11000n成換し、フォトリングラフイー工
程を経て、ドレイン成極である垂直配線1006とソー
ス電極1007を第10図(d)のように形成した。さ
らに、透明導電薄膜を5 Q nm形成し、フォトリン
グラフイー工程を経て、第10図(e)に示すように形
成し、表示電極1008を作製した。この後、接着層1
009を介してシリコン基板1010を前記シリコン基
板1000上部に接着し、I’ll Heシリコン基板
1000裏面を研磨し、酸化シリコン薄1良toolを
絽出した。この後、酸化シリコン4膜1001上にクロ
ム薄膜を3 Q Q nm形成し、フォトリングラフイ
ー工程の後、遮光膜1011を第10図(f)のように
作製した。1前記工程の後、第1、0図[有])に示す
ように、接着#1012を介してガラス基板1013を
前記酸化シリコン薄膜tool拠面に接着させ、シリコ
ン基板1010を研磨により除去し、接着層1009も
除去した。以上のようにして、1100℃の高温におい
て作成した厚さ11000nの酸化シリコンの叡化シリ
コン薄膜1001裏面に遮光膜1011を作成すること
ができた。また。
遮光膜1011の位置精度として、lo00nm以内の
値を得ることができ、高精度表示装置に十分対応できる
ことが示された。
値を得ることができ、高精度表示装置に十分対応できる
ことが示された。
本発明の第2の実施例について第11図を用いて説明す
る。シリコンウエノS−1100上に気相化学反応法に
より、窒化シリコン薄膜ttotを厚さ10100nを
形成した。この場合、十分大きな蓄積容量を得るために
、絶縁層として酸化シリコン薄膜より高い誘電54.全
示す窒化シリコン薄膜を選択し、さらに1100nの厚
さに選んだ。この工程の後、気相化学反応法により、多
結晶シリコン薄膜を150nm作製し、フォトリングラ
フ4−1程の後、第11図(a)に示すようにトランジ
スタ領域1102を形成した。この後、酸素雰囲気中9
50℃の環境に置き、トランジスタ領域1102の表面
にl 00 nmの酸化シリコン薄膜を形成した後、気
相化学反応法により多結晶シリコン薄膜を厚さ400
nm形成し、フォトリングラフイー工程を経て、第11
図(b)に示すようにノ(ターン化し、ゲート電極でも
ある水平配線i i 03を形成した。トランジスタ領
域にはリンイオンをイオン注入しドレイン領域1104
とソース領域1105を形成した後、酸化シリコン薄膜
を5 Q Q nm形成し、第11図(C)に示すよう
に、フすトリングラフィー工程を経て、コンタクトホー
ルをドレイン領域1104とソース領域1105の各上
部に形成した。
る。シリコンウエノS−1100上に気相化学反応法に
より、窒化シリコン薄膜ttotを厚さ10100nを
形成した。この場合、十分大きな蓄積容量を得るために
、絶縁層として酸化シリコン薄膜より高い誘電54.全
示す窒化シリコン薄膜を選択し、さらに1100nの厚
さに選んだ。この工程の後、気相化学反応法により、多
結晶シリコン薄膜を150nm作製し、フォトリングラ
フ4−1程の後、第11図(a)に示すようにトランジ
スタ領域1102を形成した。この後、酸素雰囲気中9
50℃の環境に置き、トランジスタ領域1102の表面
にl 00 nmの酸化シリコン薄膜を形成した後、気
相化学反応法により多結晶シリコン薄膜を厚さ400
nm形成し、フォトリングラフイー工程を経て、第11
図(b)に示すようにノ(ターン化し、ゲート電極でも
ある水平配線i i 03を形成した。トランジスタ領
域にはリンイオンをイオン注入しドレイン領域1104
とソース領域1105を形成した後、酸化シリコン薄膜
を5 Q Q nm形成し、第11図(C)に示すよう
に、フすトリングラフィー工程を経て、コンタクトホー
ルをドレイン領域1104とソース領域1105の各上
部に形成した。
この後、スパッタ法によりアルミニウム薄膜を1100
0n成膜し、フォトリングラフイー工程を経て、ドレイ
ン電極である垂直配線1106とソース電極1107を
第11図(d)のように形成した。さらに、透明導電薄
膜を53 nm形成し、フォトリングラフイー工程を経
て、第11図(e)に示すようにパターン化し、表示電
極1108を作製した。この後、接着層1109を介し
てシリコン基81110を前記シリコン基板1100上
部に接着し、前記シリコン基板110046H1iiを
研磨し、窒化シリコン薄膜1101を露出した。この後
、窒化シリコン薄膜1101上に透明導電薄膜を5Qn
m作製し、フォトリングラフイー工程の後、蓄積容量電
極1111を第11図(f)のように形成した。前記工
程の後、第11図(g)に示すように、接着層1112
を介してカラス基板1113を前記窒化シリコン110
1裏面に接着させ、シリコン基板1110を研磨により
除去し、接着層1109を除去した。以上のようにして
、110(1℃の高温において作製した厚さlO100
n屋化シリコン薄膜1101裏面に蓄積容量電極til
lを形成することができた。1この結果、リーク電流の
少ない¥!ifk容詔を持った液晶表示装置を得ること
が出来る。
0n成膜し、フォトリングラフイー工程を経て、ドレイ
ン電極である垂直配線1106とソース電極1107を
第11図(d)のように形成した。さらに、透明導電薄
膜を53 nm形成し、フォトリングラフイー工程を経
て、第11図(e)に示すようにパターン化し、表示電
極1108を作製した。この後、接着層1109を介し
てシリコン基81110を前記シリコン基板1100上
部に接着し、前記シリコン基板110046H1iiを
研磨し、窒化シリコン薄膜1101を露出した。この後
、窒化シリコン薄膜1101上に透明導電薄膜を5Qn
m作製し、フォトリングラフイー工程の後、蓄積容量電
極1111を第11図(f)のように形成した。前記工
程の後、第11図(g)に示すように、接着層1112
を介してカラス基板1113を前記窒化シリコン110
1裏面に接着させ、シリコン基板1110を研磨により
除去し、接着層1109を除去した。以上のようにして
、110(1℃の高温において作製した厚さlO100
n屋化シリコン薄膜1101裏面に蓄積容量電極til
lを形成することができた。1この結果、リーク電流の
少ない¥!ifk容詔を持った液晶表示装置を得ること
が出来る。
本発明の第3の実施例について第12図を用いて説明す
る。シリコン基板ノ・−1200を1100℃水素・酸
素雰囲気中において、酸化シリコン聞膜1201を厚さ
lQQnmを形成した。前記工程の後、気相化学反応法
によシ前記酸化シリコン薄膜1201上に多結晶シリコ
ン薄膜を150nm作製し、フォトリングラフイー工程
の後、第12図(a)に示すようにトランジスタ領域1
202を形成した。
る。シリコン基板ノ・−1200を1100℃水素・酸
素雰囲気中において、酸化シリコン聞膜1201を厚さ
lQQnmを形成した。前記工程の後、気相化学反応法
によシ前記酸化シリコン薄膜1201上に多結晶シリコ
ン薄膜を150nm作製し、フォトリングラフイー工程
の後、第12図(a)に示すようにトランジスタ領域1
202を形成した。
この工程の後、酸素雰囲気中950℃の環境に置き、ト
ランジスタ領域1202の表面にl Q Q nmの酸
化シリコン薄膜を形成した。この後、気相化学反応法に
より多結晶シリコン薄膜を厚さ400nm形成し、フォ
トリングラフイー工程を経て、112(b)に示すよう
にパターン化し、ゲート電極でもある水平配線1203
を形成した。トランジスタ領域にリンイオンをイオン注
入しドレイン領域1204とソース領域1205を形成
し念後、酸化シリコン薄膜を5 Q Q nm形成し、
第12図(C)に示すように、フォトリングラフイー工
程を経て、コンタクトホールをドレイン領域1204の
上部に形成した。この後、スパッタ法によりアルミニウ
ム薄膜を11000n成良し、フォトリングラフイー工
程を経て、ドレイン電極である垂直配線1206を第1
1図(d)のようにコンタクトホールの部分に形成した
。この後、接着111207を介して透明絶縁基&12
08を^り記シリコン基板1200上部に接着し、前記
シリコン基板12008面を研磨し、酸化シリコン薄膜
1201を第12図(e)に示すように露出した。前記
工程の後、フォトリングラフイー工程を経てソース領域
1205に対して、コンタクトホールを開口した後、透
明導IIC薄膜を厚さ5Qnmを形成し、フォトリソグ
ラフィー工程を経て、表示電極1209を第12図(f
)に示すように形成した。以上のようにして、表示電極
1209が垂直配線1206と水平配備1203の同一
平面上になく、液晶配向処理の容易な液晶表示基板を得
ることができた。
ランジスタ領域1202の表面にl Q Q nmの酸
化シリコン薄膜を形成した。この後、気相化学反応法に
より多結晶シリコン薄膜を厚さ400nm形成し、フォ
トリングラフイー工程を経て、112(b)に示すよう
にパターン化し、ゲート電極でもある水平配線1203
を形成した。トランジスタ領域にリンイオンをイオン注
入しドレイン領域1204とソース領域1205を形成
し念後、酸化シリコン薄膜を5 Q Q nm形成し、
第12図(C)に示すように、フォトリングラフイー工
程を経て、コンタクトホールをドレイン領域1204の
上部に形成した。この後、スパッタ法によりアルミニウ
ム薄膜を11000n成良し、フォトリングラフイー工
程を経て、ドレイン電極である垂直配線1206を第1
1図(d)のようにコンタクトホールの部分に形成した
。この後、接着111207を介して透明絶縁基&12
08を^り記シリコン基板1200上部に接着し、前記
シリコン基板12008面を研磨し、酸化シリコン薄膜
1201を第12図(e)に示すように露出した。前記
工程の後、フォトリングラフイー工程を経てソース領域
1205に対して、コンタクトホールを開口した後、透
明導IIC薄膜を厚さ5Qnmを形成し、フォトリソグ
ラフィー工程を経て、表示電極1209を第12図(f
)に示すように形成した。以上のようにして、表示電極
1209が垂直配線1206と水平配備1203の同一
平面上になく、液晶配向処理の容易な液晶表示基板を得
ることができた。
本発明の第4の実施側圧ついて第13図を用いて説明す
る。シリコンウェハー1300上に熱酸化シリコン薄膜
1301を厚さlQQnmを作製した。
る。シリコンウェハー1300上に熱酸化シリコン薄膜
1301を厚さlQQnmを作製した。
前記工程の後、気相化学反応法により、多結晶シリコン
薄膜を15Qnm作製し、フォトリソグラフィー工程の
後、第13図(a)に示すようにトランジスタ領域13
02を形成した。前記工程の後、酸素雰囲気中950℃
の環境に置き、トランジスタ領域1302の表面にl
Q Q nmの酸化シリコン薄膜を形成した後、気相化
学反応法により多結晶シリコン薄膜を厚さ4 Q Q
nm形成し、フォトリングラフイー工程を経て、第13
図(b)に示すようにパターン化し、ケート電極130
3を形成した。トランジスタ領域にリンイオンをイオン
注入しドレイン領域1304とソース領域1305を形
成した後、酸化シリコン薄膜を500nm形成し、第1
3図(C1に示すように、)tトリングラフィー工程を
経て、コンタクトホールをドレイン領域1304とノー
ス領域1305の各上部に形成した。この後、スパッタ
法によりアルミニウム薄膜を1000 nm 成膜し、
フォトリングラフイー工程を経て、ドレイン電極である
垂直配線1306とノース電極1307金第13図(d
)のようにコンタクトホールの部分に形成した。さらに
、透明導電薄膜を5Qnm形成し、フォトリングラフイ
ー工程を経て、2413図(e)に示すようにパターン
化し、表示1に極1308を形成した。この後、接着層
1309を介してシリコン基板1310を前記シリコン
基板1300上部に接着し、前記シリコン基板1300
裏面を研磨し、酸化シリコン薄膜1301を露出した。
薄膜を15Qnm作製し、フォトリソグラフィー工程の
後、第13図(a)に示すようにトランジスタ領域13
02を形成した。前記工程の後、酸素雰囲気中950℃
の環境に置き、トランジスタ領域1302の表面にl
Q Q nmの酸化シリコン薄膜を形成した後、気相化
学反応法により多結晶シリコン薄膜を厚さ4 Q Q
nm形成し、フォトリングラフイー工程を経て、第13
図(b)に示すようにパターン化し、ケート電極130
3を形成した。トランジスタ領域にリンイオンをイオン
注入しドレイン領域1304とソース領域1305を形
成した後、酸化シリコン薄膜を500nm形成し、第1
3図(C1に示すように、)tトリングラフィー工程を
経て、コンタクトホールをドレイン領域1304とノー
ス領域1305の各上部に形成した。この後、スパッタ
法によりアルミニウム薄膜を1000 nm 成膜し、
フォトリングラフイー工程を経て、ドレイン電極である
垂直配線1306とノース電極1307金第13図(d
)のようにコンタクトホールの部分に形成した。さらに
、透明導電薄膜を5Qnm形成し、フォトリングラフイ
ー工程を経て、2413図(e)に示すようにパターン
化し、表示1に極1308を形成した。この後、接着層
1309を介してシリコン基板1310を前記シリコン
基板1300上部に接着し、前記シリコン基板1300
裏面を研磨し、酸化シリコン薄膜1301を露出した。
前記工程の後、#J13図(f)に示すように、フォト
リングラフイー工程を経て、ゲート電極1303に対向
した開口部を酸化シリコン薄膜工301に形成した。さ
らに、アルミニウム薄膜を厚さ10001m作製し、フ
ォトリングラフイー工程の後、水平配線1311を第1
3図(f)のように形成した。、前記工程後、第13図
(−に示すように接着層1312を介して透明絶縁基板
1313を接着し、研磨工程によりシリコン基板131
0′f:、除去し、接着層1309を除去した。以上の
ようにして、表示電極1308が水平配線1311と同
一基板上にない液晶表示基板を得ることが出来た。この
ため、垂直配線方向に液晶配向処理が容易となった。さ
らに、水平配線1311と垂直配線1306が1100
℃で作製された酸化シリコン薄膜で分離されているため
、配線間の知絡が少々い。
リングラフイー工程を経て、ゲート電極1303に対向
した開口部を酸化シリコン薄膜工301に形成した。さ
らに、アルミニウム薄膜を厚さ10001m作製し、フ
ォトリングラフイー工程の後、水平配線1311を第1
3図(f)のように形成した。、前記工程後、第13図
(−に示すように接着層1312を介して透明絶縁基板
1313を接着し、研磨工程によりシリコン基板131
0′f:、除去し、接着層1309を除去した。以上の
ようにして、表示電極1308が水平配線1311と同
一基板上にない液晶表示基板を得ることが出来た。この
ため、垂直配線方向に液晶配向処理が容易となった。さ
らに、水平配線1311と垂直配線1306が1100
℃で作製された酸化シリコン薄膜で分離されているため
、配線間の知絡が少々い。
本発明の第5の実施例について第14図を用いて説明す
る。シリコンウェハー1400上に熱酸化シリコン薄膜
1401を浮さl Q Q nmを形成した。
る。シリコンウェハー1400上に熱酸化シリコン薄膜
1401を浮さl Q Q nmを形成した。
前記工程の後、気相化学反応法により、多結晶シリコン
薄膜を150nrn作製し、フォトリングラフイー工程
の後、第14図(aJ K示すように酸化シリコン薄膜
上にトランジスタ領域1402を形成した。この後、酸
素雰囲気中950℃の燦境に置き、トランジスタ領域1
402の表面にlQQnmの酸化シリコン薄膜を形成し
た。前記工程の後、気相化学反応法により多結晶シリコ
ン薄膜を厚さ400nm形成し、フォトリングラフイー
工程を経て、第14図(b)に示すようにパターン化し
、ゲート電極でもある水平配@1403を形成した。前
記工程の後、トランジスタ領域1402にリンイオンを
イオン注入しドレイン領域1404とノース領域140
5を形成した後、酸化シリコン薄膜を500 nm形成
し、第14図(C)に示すように、フォトリンクラフイ
ー工程を経て、コンタクトホールをノース領域1405
の各上部に形成した。この後、透明4電kmを50nm
形成し、フォトリングラフイー工程を経て、第14図(
d)に示すようにパターン化し、表示電極1406を形
成した。この後、接着層1407を介してシリコン基板
140gを前記シリコンμ板1400上部に接着し、前
記シリコン基板140(1面を研磨し、酸化シリコン薄
膜1401を第14図(e)に示すように露出した。前
記工程の後、フォトリングラフイー工程を経て、ドレイ
ン領域1404に対向した開口部を酸化シリコン薄膜1
401に形成した。さらに、アルばニウム薄膜をhさi
oo。
薄膜を150nrn作製し、フォトリングラフイー工程
の後、第14図(aJ K示すように酸化シリコン薄膜
上にトランジスタ領域1402を形成した。この後、酸
素雰囲気中950℃の燦境に置き、トランジスタ領域1
402の表面にlQQnmの酸化シリコン薄膜を形成し
た。前記工程の後、気相化学反応法により多結晶シリコ
ン薄膜を厚さ400nm形成し、フォトリングラフイー
工程を経て、第14図(b)に示すようにパターン化し
、ゲート電極でもある水平配@1403を形成した。前
記工程の後、トランジスタ領域1402にリンイオンを
イオン注入しドレイン領域1404とノース領域140
5を形成した後、酸化シリコン薄膜を500 nm形成
し、第14図(C)に示すように、フォトリンクラフイ
ー工程を経て、コンタクトホールをノース領域1405
の各上部に形成した。この後、透明4電kmを50nm
形成し、フォトリングラフイー工程を経て、第14図(
d)に示すようにパターン化し、表示電極1406を形
成した。この後、接着層1407を介してシリコン基板
140gを前記シリコンμ板1400上部に接着し、前
記シリコン基板140(1面を研磨し、酸化シリコン薄
膜1401を第14図(e)に示すように露出した。前
記工程の後、フォトリングラフイー工程を経て、ドレイ
ン領域1404に対向した開口部を酸化シリコン薄膜1
401に形成した。さらに、アルばニウム薄膜をhさi
oo。
nm酸化シリコン薄膜1401に作製し、フォトリング
ラフイー工程の後、垂直配線1409を第14図(f)
のように開口部を介してドレイン領域1404に形成し
た。この後、第14図(2)に示すように酸化シリコン
薄膜1401に接着層1410を介して透明絶縁基板1
411を接着し、研磨工程によりシリコン基板1410
を除去し、接着M1409を除去した。以上のようにし
て、垂直配線1409が表示電極1406と同一基板上
にない液晶表示基数を得ることが出来、垂直配a14o
9方向への液晶配向処理が容易となった。さらに、水平
配線1403と垂直配線1409が、1100℃で作賀
さnた酸化シリコン薄膜1401で分離されているため
、配線間の短絡が少ない。
ラフイー工程の後、垂直配線1409を第14図(f)
のように開口部を介してドレイン領域1404に形成し
た。この後、第14図(2)に示すように酸化シリコン
薄膜1401に接着層1410を介して透明絶縁基板1
411を接着し、研磨工程によりシリコン基板1410
を除去し、接着M1409を除去した。以上のようにし
て、垂直配線1409が表示電極1406と同一基板上
にない液晶表示基数を得ることが出来、垂直配a14o
9方向への液晶配向処理が容易となった。さらに、水平
配線1403と垂直配線1409が、1100℃で作賀
さnた酸化シリコン薄膜1401で分離されているため
、配線間の短絡が少ない。
本発明の第6の実施例について第15図を用いて説明す
る。シリコンウェハー15oO上に熱酸化シリコン薄膜
1501を厚さlQQnmを形成した。
る。シリコンウェハー15oO上に熱酸化シリコン薄膜
1501を厚さlQQnmを形成した。
この工程の後、気相化学反応法により、酸化シリコン薄
膜1501上に多結晶シリコン薄膜を150nm作裂し
、フォトリンクラフイー工程の後、第15図(a)に示
すようにトランジスタ領域1502を形成した。この後
、酸素雰囲気中950℃の環境に置き、トランジスタ領
域1502の表面IQQnmの酸化シリコン薄Mを形成
した後、気相化学反応法により多結晶シリコン薄膜を厚
さ4 Q Q nm形成し、フォトリングラフイー工程
を経て、第15図(b)に示すようにパターン化し、ゲ
ート電極1503を形成した。前記工程の後、トランジ
スタ領域にリンイオンをイオン注入しドレイン鎖酸15
04とソース領域1505を形成した後、酸化シリコン
薄膜をs o o nm形成し、第15図(C)に示す
ように、フォトリングラフイー工程を経て、コンタクト
ホールをソース領域1505の上部に形成した。この後
、透明導電薄膜を5Qnm形成し、フォトリングラフイ
ー工程を経て、第15図(d)に示すようにパターン化
し、表示電極1506を形成した。この後、接着層15
07を介してシリコン基板1508を前記シリコン基板
1500上部に接着し、前記シリコン基&1500裏面
を研磨し、酸化シリコン薄膜1501を第15図(e)
に示すように露出した1、前記工程の後、フォトリング
ラフイー工程を経て、ケート電極1503に対向した開
口部を酸化シリコン薄膜1501に形成した。さらに、
アルハニウム薄膜をlさ3 Q Q nm作賀し、フォ
トリングラフイー工程の後水平配線1509を第15図
Cf))のように形成した。この後、有機絶縁膜を酸化
シリコン薄11Q 1501%面に形成し、ドレイン領
域1504に対向した開口部を有機絶縁膜及び酸化シリ
コン薄膜1501に形成した。前記工程の後、クロム薄
膜を厚さ11000nスパツタ法により作製した後、フ
ォトリングラフイー工程を経て、第15図(f)に示す
ように、前記クロム薄膜を垂直配線1510としてパタ
ーン化した。前記工程後、肩機絶鍼膜に接着Nl111
511を介して透明絶縁基板1512を接着させ、第1
5図(g)に示すように、シリコン基&1508と接着
層1507を除去した。以上の工程により、表示電極1
506が、垂直配線1510と水平配線1509の同一
平面上ない液晶表示基板が得らnた3゜以上の工程によ
り作成した9晶表示基板は、任意の方向に配向処理する
ことが容易であった。
膜1501上に多結晶シリコン薄膜を150nm作裂し
、フォトリンクラフイー工程の後、第15図(a)に示
すようにトランジスタ領域1502を形成した。この後
、酸素雰囲気中950℃の環境に置き、トランジスタ領
域1502の表面IQQnmの酸化シリコン薄Mを形成
した後、気相化学反応法により多結晶シリコン薄膜を厚
さ4 Q Q nm形成し、フォトリングラフイー工程
を経て、第15図(b)に示すようにパターン化し、ゲ
ート電極1503を形成した。前記工程の後、トランジ
スタ領域にリンイオンをイオン注入しドレイン鎖酸15
04とソース領域1505を形成した後、酸化シリコン
薄膜をs o o nm形成し、第15図(C)に示す
ように、フォトリングラフイー工程を経て、コンタクト
ホールをソース領域1505の上部に形成した。この後
、透明導電薄膜を5Qnm形成し、フォトリングラフイ
ー工程を経て、第15図(d)に示すようにパターン化
し、表示電極1506を形成した。この後、接着層15
07を介してシリコン基板1508を前記シリコン基板
1500上部に接着し、前記シリコン基&1500裏面
を研磨し、酸化シリコン薄膜1501を第15図(e)
に示すように露出した1、前記工程の後、フォトリング
ラフイー工程を経て、ケート電極1503に対向した開
口部を酸化シリコン薄膜1501に形成した。さらに、
アルハニウム薄膜をlさ3 Q Q nm作賀し、フォ
トリングラフイー工程の後水平配線1509を第15図
Cf))のように形成した。この後、有機絶縁膜を酸化
シリコン薄11Q 1501%面に形成し、ドレイン領
域1504に対向した開口部を有機絶縁膜及び酸化シリ
コン薄膜1501に形成した。前記工程の後、クロム薄
膜を厚さ11000nスパツタ法により作製した後、フ
ォトリングラフイー工程を経て、第15図(f)に示す
ように、前記クロム薄膜を垂直配線1510としてパタ
ーン化した。前記工程後、肩機絶鍼膜に接着Nl111
511を介して透明絶縁基板1512を接着させ、第1
5図(g)に示すように、シリコン基&1508と接着
層1507を除去した。以上の工程により、表示電極1
506が、垂直配線1510と水平配線1509の同一
平面上ない液晶表示基板が得らnた3゜以上の工程によ
り作成した9晶表示基板は、任意の方向に配向処理する
ことが容易であった。
以上説明したように本発明により、配線間の短絡が少な
くなおかつ液晶配向処理の容易な液晶表示基板が得るこ
とが出来る。この結果画質の良い液晶表示装置が得られ
る。
くなおかつ液晶配向処理の容易な液晶表示基板が得るこ
とが出来る。この結果画質の良い液晶表示装置が得られ
る。
第1図は本発明の第1の液晶表示基板とその製造方法を
説明するための図、第2図は従来の遮光膜を有する液晶
表示基板の構造図、第3図は本発明の第2の液晶表示基
板とその製造方法を説明するための図、第4図は従来の
蓄積容量を有する液晶表示基板の構造図、第5図は本発
明の第3の液晶表示基板とその製造方法1を説明するた
めの図、第6図は従来の液晶表示基板の配線と表示電極
の構造を説明するための図、第7図は本発明の第4の液
晶表示基板とその製造方法を説明するための図、第8図
は本発明の第5の液晶表示基板とその製造方法を説明す
るための図、第9図は本発明の第6の液晶表示基板とそ
の製造方法を説明するための図、第10図は≠中中本発
明の第1の液晶表示基板とその製造方法の実施例を説明
するための図、第11図は本発明の第2の液晶表示基板
とその製造方法の実施例を説明するための図、第12図
は本発明の第3の液晶表示基板とその製造方法の実施例
を説明するための図、第13図は本発明の第4の液晶表
示用基板とその製造方法の実施例を説明するための図、
第14図は本発明の第5の液晶表示基板とその製造方法
の実施例を説明するための図、第15図は本発明の第6
の液晶表示基板とその製造方法の実施例を説明するため
の図。 100・・°・・・シリコン基板、101・・・・・−
絶縁膜、102・・・・画素駆動用i専膜トランジスタ
、1.03・・・・・・接着層、104・・・・・シリ
コン基板、lo5・・パ°°遮光膜、106°゛・・・
接着層、107・・・・・透明絶縁基板、200・・・
・・・画素駆動用N換トランジスタ、201・・・・・
・遮光族、2o2・・・・・・画素駆動用トランジスタ
、203・・・・・・液晶層、204・・・・・・対向
基板、205・・・・・・遮光族、300・・・・・・
シリコン基板、301・・・・・・絶縁膜、3o2・・
・・−・画素駆動用薄膜トランジスタ、3o3・・・・
・・配線、304・・・・・・表示電極、305・・・
パ°接着層、306・山°°シリコン基叛、307・・
・・・・蓄積容量電極、308・・・・・・接着層、3
09・・・・・・透明絶縁基板、400・・°・・°基
板、401・・・・・・蓄積容量電極、402・・・・
・・表示電極、403・・・・・・絶縁体、500・・
・・・・シリコン基板、501・・・・・・絶縁膜、5
02・・・・・・画素駆動用薄膜トランジスタ、503
・・・・・・接着l−1504・・・・・・透明絶縁基
板、505・・・・・表示電極、6oO・・・・・・配
線、601・・・・・・表示電極、700・・・・・・
シリコン基板、701・・・・・・絶縁膜、702・・
・・・・画素駆動用薄膜トラン/メタ、703・・・・
・・垂直配線%704・・・・・・接着層、705・°
゛・・・シリコン基板、706・・・・・・水平配、顧
、707・・・・・・接着層、708・・・・・・透明
絶縁基板、800・・・・・・シリコン基板、801・
・・・パ絶縁膜、802・・・・・・画素駆動用薄膜ト
ランジスタ、803・・・・・・水平配線、804・・
・・・・接着J−1805・・・・・・シリコン基板、
806・・・・・・垂直配線、807・・・・・・接着
層、808・・・・・透明絶縁基板、900・・・・・
・シリコン基板、901・・・・・・絶縁膜、902・
・・・・・画素駆動用薄膜トランジスタ、903・・・
・・・表示電極、ソ04・・・・・・接着層、905・
・・・・・シリコン基板、906・・・・・・水平配線
、907・・・・・・絶縁膜、908・・・・・・垂直
配線、909・・・・・・接着層、910・・・・・・
透明絶縁基板、tooo・・・・・・シリコンウェハー
、 1001・・・・・・酸化シリコン薄膜、1002
・・・・・・トランジスタ領域、1003・・・・・・
水平配線、1004・・・・・・ドレイン領域、100
5“°°°°゛ソース領ソー1006・・・・・・垂直
配線、1007・・°・・°ソース電極、1008・・
・・・・表示電極、1009・・・・・・接着層、10
10・・・・・・シリコン基板、1011・・・・・・
遮光膜、1012・・・・・・接着層、1013・・・
・・・ガラス基&、 1100・・・・・・シリコン
ウェハー1101−・°・・°窒化シリコン薄膜、11
02・・・・・・トランジスタ領域、1103・・・・
・・水平配線、1104・・・・・・ドレイン領域、1
105・−・・・・ソース領域、1106・・・・・・
水平配線、1107・・・・・・ソース電極、1108
・旧・・表示電極、1109・・・・・・接着層、11
10・・・・・・シリコン基&%1111°゛・・°・
蓄積容量電極、1112・・・・・・蓄積容量電極、1
113・・・・・・ガラス基板、1200・・・・・・
シリコンウェハー 1201・” ”’ 酸化シリコン
薄膜、1202・・・・・・トランジスタ領域、120
3・・・・・・水平配線、1204・・・・・・ドレイ
ン領域、1205・・・・・・ソース領域、1206・
・・・・・垂直配線、1207・・・・・接着層、12
08・・・・・・透明絶縁基板%1209・0・・・表
示電極、1300−’−7リコン9エバー 13ol・
・・・・・酸化シリコン薄膜、1302・・・・・・ト
ランジスタ領域、1303・・・・・・ゲート電極、1
304・・・・・・ドレイン領域、1305・・・・・
・ソース領域、1306・旧・・垂直配線、1307・
・・°゛°°ソース電極308・・パ°゛表示電極、1
309・・・・・・接着層、1310・パ・・・シリコ
ン基数、1311・・・・・・水平配】腺、1312・
・・・・・接着層、1313・・・・・・透明絶縁基板
、1400・・・・・・シリコンウェハー 1401・
・・・・・酸化シリコン薄膜、1402叫−1ランジス
タ領域、1403・・・・・・水平配線、14o4・・
・・・・ドレイン領域、1405°” ’−’ y−ス
領域、l 406−−−−−−表示電極、1407”°
°°°°接着層、1408・・・・・・シリコンJ[,
1409・・・・・・垂直配線、 1410・・・・
・・接着層、1411′“°°透明絶縁基板、1500
・・す・・シリコンウェハー1501−°゛・・・酸化
シリコン薄膜、1502・・・・・・トランジスタ領域
、1503・・・・・・ケート電極、1504・・・・
・・ドレイン領域、1505・・・・・・ソース領域、
1506・・・°°゛表示電極、l 507・・・・・
・接着層、1508・・・・・・シリコン基板、150
9・・・・・・水平配線、1510・・・・・・垂直配
線、1511・・・・・・接着層、1512・・・・・
・透明絶縁基板。
説明するための図、第2図は従来の遮光膜を有する液晶
表示基板の構造図、第3図は本発明の第2の液晶表示基
板とその製造方法を説明するための図、第4図は従来の
蓄積容量を有する液晶表示基板の構造図、第5図は本発
明の第3の液晶表示基板とその製造方法1を説明するた
めの図、第6図は従来の液晶表示基板の配線と表示電極
の構造を説明するための図、第7図は本発明の第4の液
晶表示基板とその製造方法を説明するための図、第8図
は本発明の第5の液晶表示基板とその製造方法を説明す
るための図、第9図は本発明の第6の液晶表示基板とそ
の製造方法を説明するための図、第10図は≠中中本発
明の第1の液晶表示基板とその製造方法の実施例を説明
するための図、第11図は本発明の第2の液晶表示基板
とその製造方法の実施例を説明するための図、第12図
は本発明の第3の液晶表示基板とその製造方法の実施例
を説明するための図、第13図は本発明の第4の液晶表
示用基板とその製造方法の実施例を説明するための図、
第14図は本発明の第5の液晶表示基板とその製造方法
の実施例を説明するための図、第15図は本発明の第6
の液晶表示基板とその製造方法の実施例を説明するため
の図。 100・・°・・・シリコン基板、101・・・・・−
絶縁膜、102・・・・画素駆動用i専膜トランジスタ
、1.03・・・・・・接着層、104・・・・・シリ
コン基板、lo5・・パ°°遮光膜、106°゛・・・
接着層、107・・・・・透明絶縁基板、200・・・
・・・画素駆動用N換トランジスタ、201・・・・・
・遮光族、2o2・・・・・・画素駆動用トランジスタ
、203・・・・・・液晶層、204・・・・・・対向
基板、205・・・・・・遮光族、300・・・・・・
シリコン基板、301・・・・・・絶縁膜、3o2・・
・・−・画素駆動用薄膜トランジスタ、3o3・・・・
・・配線、304・・・・・・表示電極、305・・・
パ°接着層、306・山°°シリコン基叛、307・・
・・・・蓄積容量電極、308・・・・・・接着層、3
09・・・・・・透明絶縁基板、400・・°・・°基
板、401・・・・・・蓄積容量電極、402・・・・
・・表示電極、403・・・・・・絶縁体、500・・
・・・・シリコン基板、501・・・・・・絶縁膜、5
02・・・・・・画素駆動用薄膜トランジスタ、503
・・・・・・接着l−1504・・・・・・透明絶縁基
板、505・・・・・表示電極、6oO・・・・・・配
線、601・・・・・・表示電極、700・・・・・・
シリコン基板、701・・・・・・絶縁膜、702・・
・・・・画素駆動用薄膜トラン/メタ、703・・・・
・・垂直配線%704・・・・・・接着層、705・°
゛・・・シリコン基板、706・・・・・・水平配、顧
、707・・・・・・接着層、708・・・・・・透明
絶縁基板、800・・・・・・シリコン基板、801・
・・・パ絶縁膜、802・・・・・・画素駆動用薄膜ト
ランジスタ、803・・・・・・水平配線、804・・
・・・・接着J−1805・・・・・・シリコン基板、
806・・・・・・垂直配線、807・・・・・・接着
層、808・・・・・透明絶縁基板、900・・・・・
・シリコン基板、901・・・・・・絶縁膜、902・
・・・・・画素駆動用薄膜トランジスタ、903・・・
・・・表示電極、ソ04・・・・・・接着層、905・
・・・・・シリコン基板、906・・・・・・水平配線
、907・・・・・・絶縁膜、908・・・・・・垂直
配線、909・・・・・・接着層、910・・・・・・
透明絶縁基板、tooo・・・・・・シリコンウェハー
、 1001・・・・・・酸化シリコン薄膜、1002
・・・・・・トランジスタ領域、1003・・・・・・
水平配線、1004・・・・・・ドレイン領域、100
5“°°°°゛ソース領ソー1006・・・・・・垂直
配線、1007・・°・・°ソース電極、1008・・
・・・・表示電極、1009・・・・・・接着層、10
10・・・・・・シリコン基板、1011・・・・・・
遮光膜、1012・・・・・・接着層、1013・・・
・・・ガラス基&、 1100・・・・・・シリコン
ウェハー1101−・°・・°窒化シリコン薄膜、11
02・・・・・・トランジスタ領域、1103・・・・
・・水平配線、1104・・・・・・ドレイン領域、1
105・−・・・・ソース領域、1106・・・・・・
水平配線、1107・・・・・・ソース電極、1108
・旧・・表示電極、1109・・・・・・接着層、11
10・・・・・・シリコン基&%1111°゛・・°・
蓄積容量電極、1112・・・・・・蓄積容量電極、1
113・・・・・・ガラス基板、1200・・・・・・
シリコンウェハー 1201・” ”’ 酸化シリコン
薄膜、1202・・・・・・トランジスタ領域、120
3・・・・・・水平配線、1204・・・・・・ドレイ
ン領域、1205・・・・・・ソース領域、1206・
・・・・・垂直配線、1207・・・・・接着層、12
08・・・・・・透明絶縁基板%1209・0・・・表
示電極、1300−’−7リコン9エバー 13ol・
・・・・・酸化シリコン薄膜、1302・・・・・・ト
ランジスタ領域、1303・・・・・・ゲート電極、1
304・・・・・・ドレイン領域、1305・・・・・
・ソース領域、1306・旧・・垂直配線、1307・
・・°゛°°ソース電極308・・パ°゛表示電極、1
309・・・・・・接着層、1310・パ・・・シリコ
ン基数、1311・・・・・・水平配】腺、1312・
・・・・・接着層、1313・・・・・・透明絶縁基板
、1400・・・・・・シリコンウェハー 1401・
・・・・・酸化シリコン薄膜、1402叫−1ランジス
タ領域、1403・・・・・・水平配線、14o4・・
・・・・ドレイン領域、1405°” ’−’ y−ス
領域、l 406−−−−−−表示電極、1407”°
°°°°接着層、1408・・・・・・シリコンJ[,
1409・・・・・・垂直配線、 1410・・・・
・・接着層、1411′“°°透明絶縁基板、1500
・・す・・シリコンウェハー1501−°゛・・・酸化
シリコン薄膜、1502・・・・・・トランジスタ領域
、1503・・・・・・ケート電極、1504・・・・
・・ドレイン領域、1505・・・・・・ソース領域、
1506・・・°°゛表示電極、l 507・・・・・
・接着層、1508・・・・・・シリコン基板、150
9・・・・・・水平配線、1510・・・・・・垂直配
線、1511・・・・・・接着層、1512・・・・・
・透明絶縁基板。
Claims (7)
- (1)少くとも絶縁膜の一方の面上に画素駆動用薄膜ト
ランジスタを有し、前記絶縁膜のもう一方の面の前記画
素駆動用薄膜トランジスタに対向する位置に遮光膜を有
することを特徴とした液晶表示基板。 - (2)少くとも絶縁膜の一方の面上に画素駆動用薄膜ト
ランジスタ及び表示電極を有し、前記絶縁膜のもう一方
の面の前記表示電極に対向する位置に液晶層を挾んで対
抗する電極と同電位に保たれた蓄積容量電極を有するこ
とを特徴とした液晶表示基板。 - (3)少くとも絶縁膜の一方の面上に画素駆動用薄膜ト
ランジスタを有し、前記絶縁膜のもう一方の面に前記面
素駆動用薄膜トランジスタのソース領域とつながる表示
電極を設けたことを特徴とした液晶表示基板。 - (4)少くとも絶縁膜の一方の面上に画素駆動用薄膜ト
ランジスタと該画素駆動用薄膜トランジスタのドレイン
電極となる垂直配線を有し、前記絶縁膜のもう一方の面
に前記画素駆動用薄膜トランジスタのゲート電極となる
水平配線を有することを特徴とした液晶表示基板。 - (5)少くとも絶縁膜の一方の面上に画素駆動用薄膜ト
ランジスタと該画素駆動用薄膜トランジスタのゲート電
極となる垂直配線を有し、前記絶縁膜もう一方の面に前
記画素駆動用薄膜トランジスタのドレイン電極となる垂
直配線を有することを特徴とした液晶表示基板。 - (6)少くとも絶縁膜の一方の面上に画素駆動用薄膜ト
ランジスタと該画素駆動用薄膜トランジスタのソース電
極となる表示電極を有し、前記絶縁膜のもう一方の面に
前記画素駆動用薄膜トランジスタのドレイン電極となる
垂直配線とゲート電極となる水平配線を有することを特
徴とした液晶表示基板。 - (7)シリコン基板上に絶縁膜を形成し、該絶縁膜上に
画素駆動用薄膜トランジスタを形成する工程と、前記工
程の後、前記シリコン基板裏面を該絶縁膜まで研磨し、
該絶縁膜裏面に遮光膜、蓄積容量電極、表示電極、垂直
配線、水平配線のすくなくとも1つを形成する工程とを
少くとも有することを特徴とした液晶表示基板の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63309304A JPH02154232A (ja) | 1988-12-06 | 1988-12-06 | 液晶表示基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63309304A JPH02154232A (ja) | 1988-12-06 | 1988-12-06 | 液晶表示基板とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02154232A true JPH02154232A (ja) | 1990-06-13 |
Family
ID=17991394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63309304A Pending JPH02154232A (ja) | 1988-12-06 | 1988-12-06 | 液晶表示基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02154232A (ja) |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0480724A (ja) * | 1990-07-24 | 1992-03-13 | Asahi Glass Co Ltd | アクティブマトリックス基板及び表示装置 |
JPH05134270A (ja) * | 1991-11-12 | 1993-05-28 | Seiko Instr Inc | 光弁装置とその製造方法 |
EP0545694A2 (en) * | 1991-12-02 | 1993-06-09 | Canon Kabushiki Kaisha | Image display device with reduced cell gap variation and method of manufacturing the same |
US5233211A (en) * | 1990-10-16 | 1993-08-03 | Agency Of Industrial Science And Technology | Semiconductor device for driving a light valve |
US5308779A (en) * | 1991-03-28 | 1994-05-03 | Honeywell Inc. | Method of making high mobility integrated drivers for active matrix displays |
US5347154A (en) * | 1990-11-15 | 1994-09-13 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
US5618739A (en) * | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
US5633176A (en) * | 1992-08-19 | 1997-05-27 | Seiko Instruments Inc. | Method of producing a semiconductor device for a light valve |
US5633182A (en) * | 1991-12-02 | 1997-05-27 | Canon Kabushiki Kaisha | Method of manufacturing an image display device with reduced cell gap variation |
US5821138A (en) * | 1995-02-16 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device using a metal which promotes crystallization of silicon and substrate bonding |
JP2000514937A (ja) * | 1996-07-11 | 2000-11-07 | コピン・コーポレーシヨン | 転送された可撓性集積回路 |
US6187605B1 (en) * | 1992-08-19 | 2001-02-13 | Seiko Instruments Inc. | Method of forming a semiconductor device for a light valve |
JP2002164354A (ja) * | 2000-09-14 | 2002-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2002184959A (ja) * | 2000-12-15 | 2002-06-28 | Sharp Corp | 機能素子の転写方法および機能性パネル |
US6452577B1 (en) | 1998-11-06 | 2002-09-17 | Kopin Corporation | Microdisplay viewer |
JP2003031780A (ja) * | 2001-06-07 | 2003-01-31 | Ind Technol Res Inst | 薄膜トランジスタパネルの製造方法 |
US6593978B2 (en) | 1990-12-31 | 2003-07-15 | Kopin Corporation | Method for manufacturing active matrix liquid crystal displays |
JP2004264463A (ja) * | 2003-02-14 | 2004-09-24 | Seiu Kagi Kofun Yugenkoshi | 液晶ディスプレイパネル及びその製造方法 |
JP2009042559A (ja) * | 2007-08-09 | 2009-02-26 | Citizen Finetech Miyota Co Ltd | 透過型液晶表示素子の製造方法、透過型液晶表示素子及び液晶プロジェクタ |
US7820495B2 (en) | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7972910B2 (en) | 2005-06-03 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of integrated circuit device including thin film transistor |
JP2012178594A (ja) * | 2001-07-16 | 2012-09-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2012216848A (ja) * | 2000-09-14 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子器具 |
-
1988
- 1988-12-06 JP JP63309304A patent/JPH02154232A/ja active Pending
Cited By (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0480724A (ja) * | 1990-07-24 | 1992-03-13 | Asahi Glass Co Ltd | アクティブマトリックス基板及び表示装置 |
US5672518A (en) * | 1990-10-16 | 1997-09-30 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having stacked layered substrate |
USRE36836E (en) * | 1990-10-16 | 2000-08-29 | Agency Of Industrial Science And Technology | Semiconductor device for driving a light valve |
US5233211A (en) * | 1990-10-16 | 1993-08-03 | Agency Of Industrial Science And Technology | Semiconductor device for driving a light valve |
US6040200A (en) * | 1990-10-16 | 2000-03-21 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having stacked-layered substrate |
US5926699A (en) * | 1990-10-16 | 1999-07-20 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having stacked layer substrate |
US5759878A (en) * | 1990-10-16 | 1998-06-02 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having epitaxially grown semiconductor single crystal film |
US5618739A (en) * | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
US5572045A (en) * | 1990-11-15 | 1996-11-05 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
US5728591A (en) * | 1990-11-15 | 1998-03-17 | Seiko Instruments Inc. | Process for manufacturing light valve device using semiconductive composite substrate |
US5486708A (en) * | 1990-11-15 | 1996-01-23 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
US5347154A (en) * | 1990-11-15 | 1994-09-13 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
US6919935B2 (en) | 1990-12-31 | 2005-07-19 | Kopin Corporation | Method of forming an active matrix display |
US6593978B2 (en) | 1990-12-31 | 2003-07-15 | Kopin Corporation | Method for manufacturing active matrix liquid crystal displays |
US5308779A (en) * | 1991-03-28 | 1994-05-03 | Honeywell Inc. | Method of making high mobility integrated drivers for active matrix displays |
JPH05134270A (ja) * | 1991-11-12 | 1993-05-28 | Seiko Instr Inc | 光弁装置とその製造方法 |
US5633182A (en) * | 1991-12-02 | 1997-05-27 | Canon Kabushiki Kaisha | Method of manufacturing an image display device with reduced cell gap variation |
EP0545694B1 (en) * | 1991-12-02 | 1998-05-06 | Canon Kabushiki Kaisha | Liquid crystal display device with reduced cell gap variation and method of manufacturing the same |
EP0545694A2 (en) * | 1991-12-02 | 1993-06-09 | Canon Kabushiki Kaisha | Image display device with reduced cell gap variation and method of manufacturing the same |
US6187605B1 (en) * | 1992-08-19 | 2001-02-13 | Seiko Instruments Inc. | Method of forming a semiconductor device for a light valve |
US5633176A (en) * | 1992-08-19 | 1997-05-27 | Seiko Instruments Inc. | Method of producing a semiconductor device for a light valve |
US5821138A (en) * | 1995-02-16 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device using a metal which promotes crystallization of silicon and substrate bonding |
US8497509B2 (en) | 1995-02-16 | 2013-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US6998282B1 (en) * | 1995-02-16 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7361519B2 (en) | 1995-02-16 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7375782B2 (en) | 1995-02-16 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7425931B1 (en) * | 1995-02-16 | 2008-09-16 | Semiconductor Energy Laboratory Co. Ltd. | Display unit of a helmet or a vehicle or an airplane |
JP2000514937A (ja) * | 1996-07-11 | 2000-11-07 | コピン・コーポレーシヨン | 転送された可撓性集積回路 |
US6452577B1 (en) | 1998-11-06 | 2002-09-17 | Kopin Corporation | Microdisplay viewer |
JP2012216848A (ja) * | 2000-09-14 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子器具 |
JP2002164354A (ja) * | 2000-09-14 | 2002-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2015046606A (ja) * | 2000-09-14 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2002184959A (ja) * | 2000-12-15 | 2002-06-28 | Sharp Corp | 機能素子の転写方法および機能性パネル |
JP2003031780A (ja) * | 2001-06-07 | 2003-01-31 | Ind Technol Res Inst | 薄膜トランジスタパネルの製造方法 |
JP2012178594A (ja) * | 2001-07-16 | 2012-09-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9202987B2 (en) | 2001-07-16 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
US9608004B2 (en) | 2001-07-16 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
US10586816B2 (en) | 2001-07-16 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
JP2004264463A (ja) * | 2003-02-14 | 2004-09-24 | Seiu Kagi Kofun Yugenkoshi | 液晶ディスプレイパネル及びその製造方法 |
US7972910B2 (en) | 2005-06-03 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of integrated circuit device including thin film transistor |
US8492246B2 (en) | 2005-06-03 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing integrated circuit device |
US7820495B2 (en) | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8361845B2 (en) | 2005-06-30 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2009042559A (ja) * | 2007-08-09 | 2009-02-26 | Citizen Finetech Miyota Co Ltd | 透過型液晶表示素子の製造方法、透過型液晶表示素子及び液晶プロジェクタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02154232A (ja) | 液晶表示基板とその製造方法 | |
US6404480B2 (en) | Contact structure | |
CN100424576C (zh) | 有源矩阵显示装置及其制造方法 | |
CN110491887A (zh) | 一种阵列基板、显示面板及阵列基板的制作方法 | |
JPH04163528A (ja) | アクティブマトリクス表示装置 | |
JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
JPS61230186A (ja) | 平坦な電気光学デイスプレイスクリーン用の非線形制御素子の組立て法及び同方法による平坦なスクリーン | |
US20040155244A1 (en) | Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus | |
US20060028606A1 (en) | Liquid crystal display and method of manufacturing the same | |
CN107505786A (zh) | 阵列基板及其制造方法、液晶显示装置 | |
TWI559511B (zh) | 導電元件基板、導電元件基板的製造方法以及顯示面板 | |
CN101765871A (zh) | 显示装置 | |
CN101874289A (zh) | 半导体装置的制造方法及半导体装置 | |
JP3124303B2 (ja) | 半導体装置とその製造方法 | |
JPS59100415A (ja) | マトリクス形液晶表示装置 | |
CN104749802A (zh) | 制造显示装置的方法 | |
US20020187572A1 (en) | Manufacturing method of thin film transistor panel | |
JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP2007065150A (ja) | 液晶表示装置 | |
CN108761937A (zh) | 阵列基板及其制作方法 | |
JPS6145221A (ja) | 画像表示用装置及びその製造方法 | |
JP2005227355A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
JPH0616560B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3512788B2 (ja) | 半導体装置の製造方法 | |
JPS60140091U (ja) | 液晶表示体装置 |