JPH02143527A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH02143527A JPH02143527A JP29617588A JP29617588A JPH02143527A JP H02143527 A JPH02143527 A JP H02143527A JP 29617588 A JP29617588 A JP 29617588A JP 29617588 A JP29617588 A JP 29617588A JP H02143527 A JPH02143527 A JP H02143527A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- patterns
- wiring
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 25
- 229920005591 polysilicon Polymers 0.000 abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は所要の金属配線層を選択成長により絶縁基体上
に形成する配線形成方法に関する。
に形成する配線形成方法に関する。
〔発明の概要］
本発明は、所要の金属配線層を選択成長により絶縁基体
上に形成する配線形成方法において、選〔従来の技術） 半導体装置の微細化に伴って、低抵抗な配線材料が求め
られており、Ｃｕ（銅）等の材料や例えばタングステン
等の高融点金属等が存望視されている。
上に形成する配線形成方法において、選〔従来の技術） 半導体装置の微細化に伴って、低抵抗な配線材料が求め
られており、Ｃｕ（銅）等の材料や例えばタングステン
等の高融点金属等が存望視されている。
しかし、配線材料として、Ｃｕを用いる場合には、Ｃｕ
の化合物は蒸気圧が高く、そのドライエツチングが困難
となる。そこで、予め結晶成長の種となる材料膜をパタ
ーニングして形成しておき、その材料膜からの選択成長
によって、配線パターンを得る選択ＣＶＤ法が考えられ
る。
の化合物は蒸気圧が高く、そのドライエツチングが困難
となる。そこで、予め結晶成長の種となる材料膜をパタ
ーニングして形成しておき、その材料膜からの選択成長
によって、配線パターンを得る選択ＣＶＤ法が考えられ
る。
また、低抵抗な配線材料を絶縁膜に形成された溝や孔の
中に埋め込んで形成する技術も知られており、特開昭６
２−２３００３５号公報や特開昭６１−２８４９３７号
公報に記載されるように、溝内に活性化処理を施したり
、導電体材料を溝内に残存させて、選択的に高融点金属
膜を形成する技術が知られている。
中に埋め込んで形成する技術も知られており、特開昭６
２−２３００３５号公報や特開昭６１−２８４９３７号
公報に記載されるように、溝内に活性化処理を施したり
、導電体材料を溝内に残存させて、選択的に高融点金属
膜を形成する技術が知られている。
ところが、単に選択ＣＶＤ法では、横方向への結晶の拡
がりと言う問題があり、パターンの間のスペースが狭く
なって、容量増大や配線間の短絡等につながる。
がりと言う問題があり、パターンの間のスペースが狭く
なって、容量増大や配線間の短絡等につながる。
また、上記公報のように、溝や孔等に低抵抗な配線材料
を選択的に埋め込む技術では、横方向への結晶成長の拡
がりがなく、配線の平坦化を図ることが可能となる。し
かし、これらの技術では、微細な間隔の溝や深くアスペ
クト比の高い溝に対しては、結晶成長の種となる導電体
材料を溝内に残存させることが容易でない。
を選択的に埋め込む技術では、横方向への結晶成長の拡
がりがなく、配線の平坦化を図ることが可能となる。し
かし、これらの技術では、微細な間隔の溝や深くアスペ
クト比の高い溝に対しては、結晶成長の種となる導電体
材料を溝内に残存させることが容易でない。
そこで、本発明は上述の技術的な課題に鑑み、微細なパ
ターンや深い溝に対する埋め込み配線を行うような配線
形成方法の提供を目的とする。
ターンや深い溝に対する埋め込み配線を行うような配線
形成方法の提供を目的とする。
上述の目的を達成するため、本発明の配線形成方法は、
まず、絶縁基体上に選択成長の種となる導電体層を形成
する。絶縁基体は、ガラス基板等の絶縁基板又はシリコ
ン基板等の半導体基板上にシリコン酸化膜その他の絶縁
材料が形成されたものであり、その一部に配線層を以て
電気的な接続を図るための領域や導体層が形成される。
まず、絶縁基体上に選択成長の種となる導電体層を形成
する。絶縁基体は、ガラス基板等の絶縁基板又はシリコ
ン基板等の半導体基板上にシリコン酸化膜その他の絶縁
材料が形成されたものであり、その一部に配線層を以て
電気的な接続を図るための領域や導体層が形成される。
前記導電体層は、ポリシリコン、アルミニューム、チタ
ンナイトライド等の材料を以て構成することができ、イ
オン注入による処理を加えたり、複数の材料層によって
、多層化することも可能である。次に、前記導電体層を
パターニングする。この導電体層のパターニングは、例
えばＲＩＥ等の方向性のあるエツチングで行うことがで
きる。そのパタニングを行った後、前記導電体層のパタ
ーン間に絶縁膜を形成する。この絶縁膜の形成は、ＣＶ
Ｄ等の手段によって行うことができ、そのパターンの間
のスペースを埋め込む。その絶縁膜の形成後、次の金属
配線層を成長させる領域を得るために、上記導電体層を
エツチングして、形成した絶縁膜の膜厚よりも薄くする
ことが好ましい。そして、導電体層を種として金属配線
層を選択成長させる。ここで、金属配線層としては、銅
やタングステン等の高融点金属材料を用いることができ
る。
ンナイトライド等の材料を以て構成することができ、イ
オン注入による処理を加えたり、複数の材料層によって
、多層化することも可能である。次に、前記導電体層を
パターニングする。この導電体層のパターニングは、例
えばＲＩＥ等の方向性のあるエツチングで行うことがで
きる。そのパタニングを行った後、前記導電体層のパタ
ーン間に絶縁膜を形成する。この絶縁膜の形成は、ＣＶ
Ｄ等の手段によって行うことができ、そのパターンの間
のスペースを埋め込む。その絶縁膜の形成後、次の金属
配線層を成長させる領域を得るために、上記導電体層を
エツチングして、形成した絶縁膜の膜厚よりも薄くする
ことが好ましい。そして、導電体層を種として金属配線
層を選択成長させる。ここで、金属配線層としては、銅
やタングステン等の高融点金属材料を用いることができ
る。
〔作用］
導電体層のパターンを形成した後、そのパターンと整合
的に絶縁膜を形成するため、仮に導電体層が微細なパタ
ーンな時や、形成する絶縁膜の膜厚が厚いような時でも
、確実に絶縁膜の間に導電体膜が存在する。
的に絶縁膜を形成するため、仮に導電体層が微細なパタ
ーンな時や、形成する絶縁膜の膜厚が厚いような時でも
、確実に絶縁膜の間に導電体膜が存在する。
本発明の好適な実施例を図面を参照しながら説明する。
本実施例は、導電体層としてポリシリコン層を用い、金
属配線層としてＣｕ層（銅層）を選択成長させる配線形
成方法である。
属配線層としてＣｕ層（銅層）を選択成長させる配線形
成方法である。
まず、第１図ａに示すように、シリコン基板上のシリコ
ン酸化膜１上に選択成長の種となる導電体層としてのポ
リシリコン層２を形成する。そのシリコン酸化膜ｌの一
部には、電気的な接続をすべき不純物拡散領域や他の配
線層等が臨んでいても良い。
ン酸化膜１上に選択成長の種となる導電体層としてのポ
リシリコン層２を形成する。そのシリコン酸化膜ｌの一
部には、電気的な接続をすべき不純物拡散領域や他の配
線層等が臨んでいても良い。
次に、ポリシリコンＮ２上にレジスト層を形成し、この
レジスト層を所要の配線パターンにパターニングする。
レジスト層を所要の配線パターンにパターニングする。
そして、そのレジスト層をマスクとして、第１図すに示
すように、ポリシリコン層２を配線パターンにパターニ
ングする。そのポリシリコン層２の膜厚し。が厚いなら
ば１８次の工程で形成される絶縁膜の厚みを厚くでき、
ポリシリコン層２のパターン幅Ｗが小さければ、微細な
幅で導電体層を次の工程で形成される絶縁膜の間に残す
ことができる。
すように、ポリシリコン層２を配線パターンにパターニ
ングする。そのポリシリコン層２の膜厚し。が厚いなら
ば１８次の工程で形成される絶縁膜の厚みを厚くでき、
ポリシリコン層２のパターン幅Ｗが小さければ、微細な
幅で導電体層を次の工程で形成される絶縁膜の間に残す
ことができる。
このようなポリシリコン層２のパターニングの後、第１
図Ｃに示すように、ポリシリコンＮ２のパターン間に絶
縁膜である第２のシリコン酸化膜３を形成する。この第
２のシリコン酸化膜３の膜厚は、バターニングされたポ
リシリコン層２の膜厚ｔと同じであり、ポリシリコン層
２の間のスペースを充填する。その結果、ポリシリコン
層２の表面だけが露出し、ポリシリコン層２の側壁は第
２のシリコン酸化膜３に被覆される。この第２のシリコ
ン酸化Ｈ１３の形成は、例えばＣＶＤ法等により行うこ
とができ、平坦化のためにレジスト等を用いたエッチバ
ンクを行っても良い。ポリシリコンＮ２の表面をエツチ
ングの停止のために用いることができる。
図Ｃに示すように、ポリシリコンＮ２のパターン間に絶
縁膜である第２のシリコン酸化膜３を形成する。この第
２のシリコン酸化膜３の膜厚は、バターニングされたポ
リシリコン層２の膜厚ｔと同じであり、ポリシリコン層
２の間のスペースを充填する。その結果、ポリシリコン
層２の表面だけが露出し、ポリシリコン層２の側壁は第
２のシリコン酸化膜３に被覆される。この第２のシリコ
ン酸化Ｈ１３の形成は、例えばＣＶＤ法等により行うこ
とができ、平坦化のためにレジスト等を用いたエッチバ
ンクを行っても良い。ポリシリコンＮ２の表面をエツチ
ングの停止のために用いることができる。
次に、第１図ｄに示すように、配線パターンにバターニ
ングされたポリシリコンＮ２を選択的にエツチングして
、そのポリシリコン層２を薄＜膜厚ｔＩにする。すると
、パターン間に形成された第２のシリコン酸化膜３はそ
の側壁３ｓが露出することになり、配線パターンの部分
は、絶縁物からなる側壁３ｓに挟まれ、底部に薄いポリ
シリコン層２が残存することになる。このポリシリコン
層２は、エツチングによって膜厚が減らされて形成され
るため、微細な幅Ｗであっても、或いは側壁３Ｓの高さ
が高くても、配線パターンの底部に確実に残ることにな
る。
ングされたポリシリコンＮ２を選択的にエツチングして
、そのポリシリコン層２を薄＜膜厚ｔＩにする。すると
、パターン間に形成された第２のシリコン酸化膜３はそ
の側壁３ｓが露出することになり、配線パターンの部分
は、絶縁物からなる側壁３ｓに挟まれ、底部に薄いポリ
シリコン層２が残存することになる。このポリシリコン
層２は、エツチングによって膜厚が減らされて形成され
るため、微細な幅Ｗであっても、或いは側壁３Ｓの高さ
が高くても、配線パターンの底部に確実に残ることにな
る。
次に、第１図ｅに示すように、配線パターンの底部の残
されたポリシリコン層２を結晶成長の種として、Ｃｕ層
４をシリコン酸化膜３の側壁３Ｓに挾まれたポリシリコ
ンＮ２の上部に選択成長させる。この選択成長は、選択
ＣＶＤ法によって行うことができる。
されたポリシリコン層２を結晶成長の種として、Ｃｕ層
４をシリコン酸化膜３の側壁３Ｓに挾まれたポリシリコ
ンＮ２の上部に選択成長させる。この選択成長は、選択
ＣＶＤ法によって行うことができる。
このような配線形成方法によって、直接に銅をドライエ
ツチングすることなく、しかも平坦な埋め込み配線が可
能となる。また、第２のシリコン酸化膜３も配線パター
ンにセルファラインで得られることになる。特に、本実
施例の方法では、結晶成長の種となるポリシリコン層２
がエンチングより膜厚を減らして得られるため、微細な
間隔の溝や深くアスペクト比の高い溝にも十分に結晶成
長の種を残存させることができる。
ツチングすることなく、しかも平坦な埋め込み配線が可
能となる。また、第２のシリコン酸化膜３も配線パター
ンにセルファラインで得られることになる。特に、本実
施例の方法では、結晶成長の種となるポリシリコン層２
がエンチングより膜厚を減らして得られるため、微細な
間隔の溝や深くアスペクト比の高い溝にも十分に結晶成
長の種を残存させることができる。
なお、上述の実施例では、導電体層としてポリシリコン
層を用いたが、他の材料でも良い。また、金属配線層も
Ｃｕ層４に限定されず、他の例えばタングステン等を用
いることも可能である。
層を用いたが、他の材料でも良い。また、金属配線層も
Ｃｕ層４に限定されず、他の例えばタングステン等を用
いることも可能である。
本発明の配線形成方法では、導電体層のパターンの間に
絶縁膜がセルファラインで得られることになり、その絶
縁膜の間で導電体層が確実に存在することになる。従っ
て、微細な幅や深い溝であっても、確実に選択的な結晶
成長が可能となる。
絶縁膜がセルファラインで得られることになり、その絶
縁膜の間で導電体層が確実に存在することになる。従っ
て、微細な幅や深い溝であっても、確実に選択的な結晶
成長が可能となる。
第１図ａ〜第１図ｅは本発明の配線形成方法の一例を工
程に従って説明するためのそれぞれ工程断面図である。 １・・・シリコン酸化膜 ２・・・ポリシリコン層 ３・・・第２のシリコン酸化膜 ４・・・Ｃｕ層 特許出願人 ソニー株式会社 代理人弁理士 小泡 晃（他２名） 憾 城 平叙と新Ｉｔ正古（自発） 平成１年１月１８日
程に従って説明するためのそれぞれ工程断面図である。 １・・・シリコン酸化膜 ２・・・ポリシリコン層 ３・・・第２のシリコン酸化膜 ４・・・Ｃｕ層 特許出願人 ソニー株式会社 代理人弁理士 小泡 晃（他２名） 憾 城 平叙と新Ｉｔ正古（自発） 平成１年１月１８日
Claims (1)
- 絶縁基体上に選択成長の種となる導電体層を形成し、前
記導電体層をパターニングして、前記導電体層のパター
ン間に絶縁膜を形成し、次いで金属配線層を選択成長さ
せることを特徴とする配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296175A JP2734027B2 (ja) | 1988-11-25 | 1988-11-25 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296175A JP2734027B2 (ja) | 1988-11-25 | 1988-11-25 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02143527A true JPH02143527A (ja) | 1990-06-01 |
| JP2734027B2 JP2734027B2 (ja) | 1998-03-30 |
Family
ID=17830135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296175A Expired - Fee Related JP2734027B2 (ja) | 1988-11-25 | 1988-11-25 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734027B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342447B1 (en) | 1999-05-26 | 2002-01-29 | Nec Corporation | Semiconductor device and production method thereof |
| KR100413794B1 (ko) * | 2001-03-08 | 2003-12-31 | 삼성전자주식회사 | 이종의 희생막 형성방법 |
| JP2008244195A (ja) * | 2007-03-28 | 2008-10-09 | Ihi Corp | レーザアニール装置 |
| WO2009155067A2 (en) * | 2008-06-17 | 2009-12-23 | Micron Technology, Inc. | Method for forming fine pitch structures |
| US7723009B2 (en) | 2006-06-02 | 2010-05-25 | Micron Technology, Inc. | Topography based patterning |
| US7811940B2 (en) | 2006-03-23 | 2010-10-12 | Micron Technology, Inc. | Topography directed patterning |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100745A (ja) * | 1986-07-29 | 1988-05-02 | デイジタル イクイプメント コ−ポレ−シヨン | 種から成長された導体を使用して集積回路チップ上に相互接続層を形成する方法 |
-
1988
- 1988-11-25 JP JP63296175A patent/JP2734027B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100745A (ja) * | 1986-07-29 | 1988-05-02 | デイジタル イクイプメント コ−ポレ−シヨン | 種から成長された導体を使用して集積回路チップ上に相互接続層を形成する方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342447B1 (en) | 1999-05-26 | 2002-01-29 | Nec Corporation | Semiconductor device and production method thereof |
| KR100413794B1 (ko) * | 2001-03-08 | 2003-12-31 | 삼성전자주식회사 | 이종의 희생막 형성방법 |
| US7811940B2 (en) | 2006-03-23 | 2010-10-12 | Micron Technology, Inc. | Topography directed patterning |
| US7723009B2 (en) | 2006-06-02 | 2010-05-25 | Micron Technology, Inc. | Topography based patterning |
| JP2008244195A (ja) * | 2007-03-28 | 2008-10-09 | Ihi Corp | レーザアニール装置 |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| WO2009155067A2 (en) * | 2008-06-17 | 2009-12-23 | Micron Technology, Inc. | Method for forming fine pitch structures |
| WO2009155067A3 (en) * | 2008-06-17 | 2010-02-25 | Micron Technology, Inc. | Method for forming fine pitch structures |
| US8404600B2 (en) | 2008-06-17 | 2013-03-26 | Micron Technology, Inc. | Method for forming fine pitch structures |
| US8846537B2 (en) | 2008-06-17 | 2014-09-30 | Micron Technology, Inc. | Method for forming fine pitch structures |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2734027B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661089B2 (ja) | 材料層の平坦化方法 | |
| US4803173A (en) | Method of fabrication of semiconductor device having a planar configuration | |
| US5298463A (en) | Method of processing a semiconductor wafer using a contact etch stop | |
| JPH08204014A (ja) | 半導体装置とその製造方法 | |
| JPH0215632A (ja) | 半導体集積回路の製造方法 | |
| US4425379A (en) | Polycrystalline silicon Schottky diode array | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| US5683938A (en) | Method for filling contact holes with metal by two-step deposition | |
| JPH02143527A (ja) | 配線形成方法 | |
| US4696098A (en) | Metallization technique for integrated circuit structures | |
| US6194253B1 (en) | Method for fabrication of silicon on insulator substrates | |
| US4628339A (en) | Polycrystalline silicon Schottky diode array | |
| US4886763A (en) | Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| KR100374455B1 (ko) | 평면 트렌치의 제조 방법 | |
| US6274509B1 (en) | Global planarization method for inter-layer-dielectric and inter-metal dielectric | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JPH07122637A (ja) | 半導体装置の製造方法 | |
| JPH02205339A (ja) | 半導体装置の製造方法 | |
| TW411568B (en) | Process for controlling the height of a stud intersecting an interconnect | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| JP2894345B2 (ja) | 半導体装置の製造方法 | |
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| KR930008073B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |