[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH02140605A - 物体形状検査装置 - Google Patents

物体形状検査装置

Info

Publication number
JPH02140605A
JPH02140605A JP29394288A JP29394288A JPH02140605A JP H02140605 A JPH02140605 A JP H02140605A JP 29394288 A JP29394288 A JP 29394288A JP 29394288 A JP29394288 A JP 29394288A JP H02140605 A JPH02140605 A JP H02140605A
Authority
JP
Japan
Prior art keywords
light
shape
wire
slit
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29394288A
Other languages
English (en)
Inventor
Shinji Hashinami
伸治 橋波
Masahito Nakajima
雅人 中島
Tetsuo Hizuka
哲男 肥塚
Noriyuki Hiraoka
平岡 規之
Hiroyuki Tsukahara
博之 塚原
Giichi Kakigi
柿木 義一
Yoshinori Sudo
嘉規 須藤
Yoshitaka Oshima
美隆 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29394288A priority Critical patent/JPH02140605A/ja
Publication of JPH02140605A publication Critical patent/JPH02140605A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop

Landscapes

  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、物体形状検査装置に係り、詳しくは、LSI
等の内部の線状物体の形状を検査する物体形状検査装置
に関する。
半導体集積回路の製造工程においては、電気試験だけで
な(、各工程の外観検査も重要である。
外観検査の中には、ワイヤボンディング後のワイヤの垂
れ下がり、高さ不足欠陥の検査がある。
える装置の開発が望まれている。
そこで、本発明は、物体の形状を自動的に精度良くかつ
効率的に検査して信頼性の向上に寄与できる物体形状検
査装置を提供することを目的としている。
〔従来の技術〕
従来、ICチップ内部におけるワイヤボンディング後の
ワイヤの垂れ下がりや高さ不足等の欠陥の検査は、大部
分作業者の目視により検査されている。
C発明が解決しようとする課題〕 しかしながら、このような従来の検査にあっては、あく
までも作業者の目視による検査であるため、個人差によ
る検査基準のばらつき、疲労によ−る欠陥の見逃しの恐
れなどから、検査の精度や効率が悪く信頼性を向上でき
ないという問題点があった。
そのため、目視によらず自動的に外観検査を行〔課題を
解決するための手段〕 本発明による物体形状検査装置は上記目的達成のため、
所定の光を被測定対象物に対し所定角度で照射する照明
手段と、被測定対象物からの反射光を撮像する撮像手段
と、撮像手段の出力に基づいて該反射光の反射位置から
被測定対象物の形状を検査する検査手段とを備え、前記
照明手段は、所定の光源からの光をレンズによりビーム
状に絞り、ファイバーグレイティングでスポット光とし
た後、シリンドリカルレンズで所定間隔のスリット光と
して照射するように構成されている。
〔作用〕
本発明では、照明手段により所定の光がビーム状のスリ
ット光として被測定対象物に照明され、その反射光が撮
像手段によって撮像された後、スリット光に対する反射
光の反射位置から被測定対象物の形状が検査される。こ
の場合、照明手段においては、光源の光がレンズにより
ビーム状に絞られファイバーグレイティングでスポット
光とされた後、シリンドリカルレンズで所定間隔の強い
パワーのスリット光として照射される。
したがって、被測定対象物の形状が精度、効率とも良く
自動的に検査されるとともに、特に被測定対象物が鏡面
線状物体のような場合でも各々のスリット光が強いパワ
ーを有しているため、十分な反射光が得られ良好な検査
が可能となる。
〔実施例〕
以下、本発明を図面に基づいて説明する。
最初に、本発明の詳細な説明する。本発明は外観検査の
中のワイヤ高さ形状検査の一つの方法として本発明者が
開発した光切断法を原理としており、その原理的構成図
は第1図のように示される。第1図において、1は照明
装置(照明手段)、2は対象物で、例えばICチップの
ボンディングワイヤ、3は撮影装置(撮像手段)、4は
情報処理装置(検査手段)、5はモニタである。同図に
示すような高さの対象物2に照明装置lから照射角αで
スリット光1aを照射し、その反射信号1bを撮像装置
3より画像入力し、情報処理装置4で処理する。そして
、この情報処理装置4で撮像画像の中のスリット光la
のずれβを検出し、対象物2の高さhを h千1−tanα・・・・・・■ なる関係式から求める。このような原理によりワイヤの
高さ形状の検査が自動的に可能となり、検出精度が向上
し効率もアップする。
第2〜5図は上記原理に基づく物体形状検査装置の一実
施例を示す図であり、本発明をrcチップにおけるワイ
ヤボンディング後のワイヤ形状の検査に適用した例であ
る。まず、構成を説明する。
第2図は光切断法による物体形状検査装置の構成を示す
ブロック図であり、この図において、10は照明装置(
照明手段)、11は対象物としてのICチップ、12は
撮像装置(撮像手段)、13は情報処理装置(検査手段
)、14はモニタである。10はレーザビームを等間隔
の複数のスリット光10aに分光して切断光を作成し、
ICチップ11に照射するもので、本実施例の場合、I
Cチップ11に対して4方向から照射可能なようになっ
ている。
−例としである一方向における照明装置10の詳細な構
成は第3図のように示される。同図において、照明装置
lOは光源として半導体レーザ15、レンズ16、ファ
イバーグレイティング17、平凹シリンドリカルレンズ
18および両凸シリンドリカルレンズ19により構成さ
れる。そして、半導体レーザ15により発生した所定波
長のレーザ光をレンズ16により絞ってレーザビームと
し、ファイバーグレイティング17に照射する。ファイ
バーグレイティング17は透過型回折格子であり、干渉
によりレーザビームをスポット光17aに変える。平凹
シリンドリカルレンズ18はスポット光17aをスリッ
ト光に変え、両凸シリンドリカルレンズ19はこのスリ
ット光をさらに絞り込んで狭い等間隔のスリット光10
aとしICワイヤの照射面2oに照射する。照射面20
はICチップ11のワイヤの表面に相当しており、第2
図でも照射面としてそのように符号を付している。この
場合、照射面2oにおけるスリット光の間隔は500μ
m、スリット光の幅は60μm程度であり、強いパワー
を有している。第3図中、f+、L、f3は平凹シリン
ドリカルレンズ18、両凸シリンドリカルレンズ19の
それぞれの焦点距離を表しており、f+  =  12
.7mm、fz = 100 mmf:+=50mmで
ある。また、aはファイバーグレイティング17と平凹
シリンドリカルレンズ18とのレンズ間距離、bは平凹
シリンドリカルレンズ18と両凸シリンドリカルレンズ
19とのレンズ間距離、Cは照射距離を示し、それぞれ
a = 5mm、 b =12111’l1% C=1
00 +yunとなッテイル。
再び第2図に戻り、ICチ・ノブ11の照射面2oがら
の反射光21は撮像装置12によって撮像されるように
なっており、撮像装置12はこれをビデオ信号(VID
EO)に変換して情報処理装置13に出力する。
情報処理装置13はA/D変換器31、画像メモリ(F
M) 32、ワイヤ検査論理回路33、制御回路34、
切換制御回路35およびレーザドライバ36により構成
される。A/D変換器31はビデオ信号をA/D変換し
、ビデオ信号はモニタ14によって表示されるとともに
、画像メモリ32に取り込まれる。モニタ14としては
、例えばCRTが用いられる。画像メモリ32からの画
像データはワイヤ検査論理回路33に送られ、ワイヤ検
査論理回路33はこの画像データに基づいてICチップ
11の照射面20におけるワイヤでの反射位置を検出し
、ワイヤの高さを検査してモニタ14の画面上に表示さ
せる。なお、検査結果はプリントアウトさせるようにし
てもよい。
一方、A/D変換器31の出力は制御回路34にも送ら
れており、制御回路34はICチップ11に対する照明
装置10のスリット光10aの照射方向を切換えるため
の制御値を演算して切換制御回路35に出力する。切換
制御回路35は制御回路34からの制御値に基づいて照
射方向切換えの命令を出す回路であり、撮像装置12が
照射方向を切換えたときの動作信号を切換のための同期
信号(SYNC)として取り込み、レーザドライバ36
に対して次回の切換命令を出力する。レーザドライバ3
6は切換制御回路35からの切換命令に基づいて4つ設
けられた照明装置lOを順次駆動し、点灯/消灯を行う
。本例では相対する二方向の照明装置10を同時に点灯
させ、スリント光10a同士が重ならないようにしてい
る。
すなわち、周囲4方のうち互いに向かい合う2組のスリ
ット光(切断光)10aを撮像装置12の同期信号によ
り切り換え、互いに切り換わった2組の反射光による画
像を連続して入力している。
次に、作用を説明する。
被測定対象物なるICチップ11を所定位置に置き、制
御回路34により切換制御回路35を作動させてレーザ
ドライバ36を駆動すると、照明装置lOからのスリッ
ト光10aにより第4図に示すような光の反射画像が得
られる。第4図はICチップ11を上面方向(すなわち
、撮像方向)から見た図であり、図中、41はリード端
子、42はワイヤ、10a。
はワイヤ42以外の場所で反射したスリ・7ト光、10
a2はワイヤ42上で反射したスリット光を示している
。なお、実際上は第4図の上下方向あるいは左右方向に
3本のスリット光10aのみが同時に照射されるが、図
面上は4方向とも照射したように図示している。
ここで、ワイヤ42について考察すると、例えば第5図
に示すように正常にポンディングされたワイヤ42Aの
場合の反射光は21Aのように反射し、一方、垂れ下が
ったり高さ不足の欠陥を起こしたワイヤ42Bの場合の
反射光は21Bのように反射してIR像装置12で↑最
像される。したがって、正常ワイヤ42Aと変形ワイヤ
42Bとではスリット光10aの反射位置にずれが生じ
、前記0式の関係からワイヤ42の高さ形状の検査が行
われる。しかも、この検査は全て自動的に行うことがで
き、その結果、検査精度を格段に向上させることができ
る。具体的には、検査基準のばらつき、欠陥の見逃しを
防いで、検査効率を高め、信頼性を向上させることがで
きる。
また、本実施例では、対象物がICチップ11のように
小さいことを考慮し、極めて狭い間隔を有するスリット
光10aを作成しており、しかも強いパワーとしている
。これは、対象物であるICチップ11のワイヤが鏡面
線状物体であるため、反射点から分散した光を十分にピ
ックアップして良好な検査ができるようにする必要があ
ることから、各々のスリット光10aに強いパワーをも
たせているのである。そのために開発したスリット光1
0aを作成する方法は上記実施例のように示され、例え
ば他の方法であるマスクによって分光し、スリット光を
作成した場合に比べ、容易にかつ強いパワーの狭い間隔
のスリット光10aが作成できる。
また、照明装置IOに用いているレンズ類は透過型であ
るため、パワーのロスが少なく強いパワーを得るのに適
している。
なお、上記実施例における照明装置では両凸シリンドリ
カルレンズによりスリット光を絞っているが、これに限
らず、平凸シリンドリカルレンズの組合せを用いてもよ
い。
また、本発明の通用はICチップのワイヤに限るもので
はない。線状物体のループ形状検査を自動的に行うよう
な場合には他にも通用でき、勿論これ以外の物体の検査
も可能である。
〔発明の効果〕
本発明によれば、強いパワーのスリット光を用いて物体
の形状を自動的に精度良くかつ効率的に検査することが
でき、信頼性の向上に寄与することができる。
【図面の簡単な説明】
第1図は本発明の原理的構成図、 第2〜5図は本発明に係る物体形状検査装置の一実施例
を示す図であり、 第2図はその構成を示すブロック図、 第3図はその照明装置の詳細な構成を示す図、第4図は
そのスリット光の照射状況を示す図、第5図はそのワイ
ヤの検査を説明する図である。 2・・・・・・対象物、 3.12・・・・・・撮像装置(撮像手段)、4.13
・・・・・・情報処理装置(検査手段)、5.14・・
・・・・モニタ、 11・・・・・・ICチップ、 15・・・・・・半導体レーザ、 16・・・・・・レンズ、 17・・・・・・ファイハーダレイティング、18・・
・・・・平凹シリンドリカルレンズ、19・・・・・・
両凸シリンドリカルレンズ、20・・・・・・照射面、 21・・・・・・反射光、 41・・・・・・リード端子、 42・・・・・・ワイヤ(被測定対象物)。

Claims (1)

  1. 【特許請求の範囲】 所定の光を被測定対象物に対し所定角度で照射する照明
    手段と、 被測定対象物からの反射光を撮像する撮像手段と、 撮像手段の出力に基づいて該反射光の反射位置から被測
    定対象物の形状を検査する検査手段とを備え、 前記照明手段は、所定の光源からの光をレンズによりビ
    ーム状に絞り、ファイバーグレイティングでスポット光
    とした後、シリンドリカルレンズで所定間隔のスリット
    光として照射するように構成されていることを特徴とす
    る物体形状検査装置。
JP29394288A 1988-11-21 1988-11-21 物体形状検査装置 Pending JPH02140605A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29394288A JPH02140605A (ja) 1988-11-21 1988-11-21 物体形状検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29394288A JPH02140605A (ja) 1988-11-21 1988-11-21 物体形状検査装置

Publications (1)

Publication Number Publication Date
JPH02140605A true JPH02140605A (ja) 1990-05-30

Family

ID=17801170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29394288A Pending JPH02140605A (ja) 1988-11-21 1988-11-21 物体形状検査装置

Country Status (1)

Country Link
JP (1) JPH02140605A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233477B2 (en) 2002-09-17 2007-06-19 Fujitsu Limited Data erasing device using permanent magnet
US7265925B2 (en) 2002-03-14 2007-09-04 Orient Instrument Computer Co. Ltd. Recorded data deleting device for hard disk

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265925B2 (en) 2002-03-14 2007-09-04 Orient Instrument Computer Co. Ltd. Recorded data deleting device for hard disk
US7233477B2 (en) 2002-09-17 2007-06-19 Fujitsu Limited Data erasing device using permanent magnet

Similar Documents

Publication Publication Date Title
US7330248B2 (en) Method and apparatus for inspecting defects
US11971364B2 (en) Semiconductor device inspection method and semiconductor device inspection device
JP2010522441A (ja) 半導体ウエハの異物検査及びリペアシステムとその方法
TWI695164B (zh) 寬頻晶圓缺陷偵測系統及寬頻晶圓缺陷偵測方法
JPH0875429A (ja) ボンディングワイヤ検査方法
KR20140065347A (ko) 외관 검사 장치 및 외관 검사 방법
JPS63265442A (ja) 半導体デバイス用外観検査装置
JP2947513B1 (ja) パターン検査装置
JPH02140605A (ja) 物体形状検査装置
JP2008192741A (ja) 電極パッド位置の検出方法及び電極パッド位置検出装置
JP2004093317A (ja) ウェーハアライメント方法およびウェーハ検査装置
KR20170087328A (ko) 비전검사모듈 및 비전검사방법
JP2002122552A (ja) 欠陥検査装置および欠陥検査方法
TW202311732A (zh) 製造半導體裝置的方法
JPH0269606A (ja) 線状物体の高さ位置検査装置
JPH03199947A (ja) はんだ付部検査方法とその装置並びに電子部品実装状態検査方法
JPH0251007A (ja) 線状物体形状検査装置
US6046803A (en) Two and a half dimension inspection system
JP2004347525A (ja) 半導体チップ外観検査方法およびその装置
KR102719272B1 (ko) 위치 선택형 가변 광원 제어 시스템 및 방법
JPH07159333A (ja) 外観検査装置及び外観検査方法
JP2003240730A (ja) 半導体チップ検査装置
JP2007225481A (ja) ボールバンプウエハ検査装置
JPH06102024A (ja) ワイヤ検査装置及び検査方法
JPS59147206A (ja) 物体形状検査装置