JPH0145735B2 - - Google Patents
Info
- Publication number
- JPH0145735B2 JPH0145735B2 JP2906182A JP2906182A JPH0145735B2 JP H0145735 B2 JPH0145735 B2 JP H0145735B2 JP 2906182 A JP2906182 A JP 2906182A JP 2906182 A JP2906182 A JP 2906182A JP H0145735 B2 JPH0145735 B2 JP H0145735B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- defects
- defect inspection
- mask
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007547 defect Effects 0.000 claims description 46
- 238000007689 inspection Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000007781 pre-processing Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 description 20
- 230000015654 memory Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】
本発明はパターンの欠陥検査方法、特に半導体
集積回路の製造に使用するレチクルパターンの欠
陥検査方法に関するものである。
集積回路の製造に使用するレチクルパターンの欠
陥検査方法に関するものである。
現在集積回路を製造する工程の一つに、シリコ
ンウエハーをホトエツチングする工程がある。す
なわち、シリコンウエハー上にマスクを密着させ
て置き、上方から可視光線または紫外線を照射し
ホトエツチングしている。このパターンを焼付け
たマスクに欠陥があると、集積回路製造の歩止り
が大きな悪影響を受ける。このマスクは充分な平
面度に磨かれたガラス板にクロム等の金属膜を蒸
着した後、所定のパターンを焼付けて形成してい
るが、金属蒸着膜にピンホールがあるとパターン
を焼付けた場合に欠陥が発生する可能性がある。
また、金属蒸着膜にピンホールがなくてもパター
ンを焼付けた後のマスクに欠陥がある場合があ
る。
ンウエハーをホトエツチングする工程がある。す
なわち、シリコンウエハー上にマスクを密着させ
て置き、上方から可視光線または紫外線を照射し
ホトエツチングしている。このパターンを焼付け
たマスクに欠陥があると、集積回路製造の歩止り
が大きな悪影響を受ける。このマスクは充分な平
面度に磨かれたガラス板にクロム等の金属膜を蒸
着した後、所定のパターンを焼付けて形成してい
るが、金属蒸着膜にピンホールがあるとパターン
を焼付けた場合に欠陥が発生する可能性がある。
また、金属蒸着膜にピンホールがなくてもパター
ンを焼付けた後のマスクに欠陥がある場合があ
る。
第１図は上述したような集積回路製造用マスク
を示す図である。第１図中マスク１には、縦およ
び横方向に延在する多数のスクライブライン２に
よつて区画された多数のチツプパターン３が形成
されている。これらのパターン３の模様は同一に
作られている。
を示す図である。第１図中マスク１には、縦およ
び横方向に延在する多数のスクライブライン２に
よつて区画された多数のチツプパターン３が形成
されている。これらのパターン３の模様は同一に
作られている。
第２図は、パターンを焼付けたマスク１のパタ
ーンの一部分を顕微鏡で観察した像を示す図であ
る。このマスク部分には欠陥はなく、完全なもの
とする。マスク１のパターンは透明部４と不透明
部５から構成されている。第３図は欠陥を有する
同じパターン部分の顕微鏡観察像を示す図であ
る。図中部分Ａ，Ｂは蒸着膜が残つている状態を
示している。部分Ａにおいては、本来離間してい
なければならないランド間が継つてしまつてい
る。一方、部分Ｂにおける残存蒸着膜は空間にあ
るので、場合によつては集積回路の不良の原因に
はならないかも知れない。部分Ｃにおいてはラン
ドの一部が欠けている。しかしながら、ランドが
切れるところまではいつていないので、集積回路
の不良の原因にならないかも知れない。部分Ｄに
おいてはランドは完全に切れてしまつており、不
良の原因となる。
ーンの一部分を顕微鏡で観察した像を示す図であ
る。このマスク部分には欠陥はなく、完全なもの
とする。マスク１のパターンは透明部４と不透明
部５から構成されている。第３図は欠陥を有する
同じパターン部分の顕微鏡観察像を示す図であ
る。図中部分Ａ，Ｂは蒸着膜が残つている状態を
示している。部分Ａにおいては、本来離間してい
なければならないランド間が継つてしまつてい
る。一方、部分Ｂにおける残存蒸着膜は空間にあ
るので、場合によつては集積回路の不良の原因に
はならないかも知れない。部分Ｃにおいてはラン
ドの一部が欠けている。しかしながら、ランドが
切れるところまではいつていないので、集積回路
の不良の原因にならないかも知れない。部分Ｄに
おいてはランドは完全に切れてしまつており、不
良の原因となる。
従来、上述したマスクパターンの欠陥を検査す
るために、本願人は特公昭54−31347号、特公昭
54−37475号公報においてパターンの欠陥を正確
かつ高速に検査することができる装置を提供して
いる。しかしながら、上述した装置では最近の
IC、LSI等の高密度化したパターンの欠陥、特に
本来欠陥として判定されてはならない擬似欠陥を
除去できる程十分な精度は得られなかつた。その
ため、本願人は特願昭56−144740号において、マ
スク原版を作成するときに使用するPG（Pattern
Generation）テープに記憶された情報と、この
テープに基づいて製作された実際のパターンとを
比較することによつて信頼度の高い欠陥検査をで
きる装置を開発している。しかしながら、この装
置においてはPGテープのパターンがあまりに正
確な像を表示するため、実際のパターンと比較判
定する場合特にパターンの角の部分で擬似欠陥を
欠陥と判定する場合があつた。すなわち、パター
ンを作成する場合、パターンの角の部分ではエツ
チングが十分正確に行なわれず、角が丸くなるの
が普通であり、このため角の部分で擬似欠陥が発
生し易くなる欠点がある。
るために、本願人は特公昭54−31347号、特公昭
54−37475号公報においてパターンの欠陥を正確
かつ高速に検査することができる装置を提供して
いる。しかしながら、上述した装置では最近の
IC、LSI等の高密度化したパターンの欠陥、特に
本来欠陥として判定されてはならない擬似欠陥を
除去できる程十分な精度は得られなかつた。その
ため、本願人は特願昭56−144740号において、マ
スク原版を作成するときに使用するPG（Pattern
Generation）テープに記憶された情報と、この
テープに基づいて製作された実際のパターンとを
比較することによつて信頼度の高い欠陥検査をで
きる装置を開発している。しかしながら、この装
置においてはPGテープのパターンがあまりに正
確な像を表示するため、実際のパターンと比較判
定する場合特にパターンの角の部分で擬似欠陥を
欠陥と判定する場合があつた。すなわち、パター
ンを作成する場合、パターンの角の部分ではエツ
チングが十分正確に行なわれず、角が丸くなるの
が普通であり、このため角の部分で擬似欠陥が発
生し易くなる欠点がある。
本発明の目的は上述した不具合を解決し、比較
するときの基準パターンとして使用されるPGテ
ープからのパターン信号の角部を丸めて擬似欠陥
を少なくする方法を提供しようとするものであ
る。
するときの基準パターンとして使用されるPGテ
ープからのパターン信号の角部を丸めて擬似欠陥
を少なくする方法を提供しようとするものであ
る。
本発明は被検体のパターンの欠陥、特に半導体
集積回路の製造に用いるマスクのパターンの欠陥
を、前記被検体のパターンに対応した基準情報を
蓄積した記録媒体から読出した基準情報から得ら
れるパターンと比較することにより、自動的に検
知する欠陥検査方法において、前記比較前に、前
記基準情報によつて表わされるパターンの内、擬
似欠陥の出やすいパターンの角部を多数決の原理
により丸める前処理をすることによつて、擬似欠
陥を除去し高精度の欠陥検査を行ない得るよう構
成したことを特徴とするものである。
集積回路の製造に用いるマスクのパターンの欠陥
を、前記被検体のパターンに対応した基準情報を
蓄積した記録媒体から読出した基準情報から得ら
れるパターンと比較することにより、自動的に検
知する欠陥検査方法において、前記比較前に、前
記基準情報によつて表わされるパターンの内、擬
似欠陥の出やすいパターンの角部を多数決の原理
により丸める前処理をすることによつて、擬似欠
陥を除去し高精度の欠陥検査を行ない得るよう構
成したことを特徴とするものである。
以下図面を参照して本発明を詳細に説明する。
第４図は本発明のパターンの欠陥検査方法を実
施するパターンの欠陥検査装置の全体の構成を示
すブロツク図である。全体の構成は大きく分類し
てステージユニツト１０、ビデオ信号変換ユニツ
ト３０、制御ユニツト４０の３つのユニツトから
成つている。以下上述した順に各部の動作を簡単
に説明する。
施するパターンの欠陥検査装置の全体の構成を示
すブロツク図である。全体の構成は大きく分類し
てステージユニツト１０、ビデオ信号変換ユニツ
ト３０、制御ユニツト４０の３つのユニツトから
成つている。以下上述した順に各部の動作を簡単
に説明する。
まずステージユニツト１０においては、被検体
１８であるパターン（例えばレチクルマスク等）
を光源１１よりの光で照射し、その透過光をビツ
トアレイに入射し走査データを得て制御部４０へ
出力している。アーキユリーランプ１１からの光
は、被検体である例えばレチクルマスク１８を固
定してあるＸ−Ｙステージへ入射する。その透過
光をそのままイメージセンサー２３のビツトアレ
イに入射するとビツトアレイの物理的大きさのた
め走査データを得る精度の面で問題がある。その
ため、本発明においては自動焦点機構１４を具え
た対物レンズ１７で透過光を例えば25倍に拡大し
て、イメージセンサー２３のビツトアレイに投影
している。本例で使用する自動焦点の機構は、本
願人による特公昭54−31348号公報で提案されて
いる機構と同一である。光受光用ビツトアレイの
構造は受光した光を1000点での走査データにする
ための1000個の素子より成るビツトアレイと、左
端と右端に予備のための12個ずつの素子より成る
ビツトアレイより構成され、合計で1024個の光受
光素子より成るビツトアレイを具えている。ビツ
トアレイはＸ方向に光を受光するように設置され
幅は被検体上１mmに相当するように約25mmに、ビ
ツトアレイのピツチは25μｍに設定されていて、
図示のようにＹ方向へステツプ状にＸ−Ｙステー
ジを駆動することにより走査を行なつている。そ
のため、全画面のＸ方向を一度の走査で走査しき
れないので、上述の操作を繰返し実行することに
なる。また、この場合実際のレチクル等のパター
ン測定単位を1μｍに設定しているが、勿論他の
値としても良い。
１８であるパターン（例えばレチクルマスク等）
を光源１１よりの光で照射し、その透過光をビツ
トアレイに入射し走査データを得て制御部４０へ
出力している。アーキユリーランプ１１からの光
は、被検体である例えばレチクルマスク１８を固
定してあるＸ−Ｙステージへ入射する。その透過
光をそのままイメージセンサー２３のビツトアレ
イに入射するとビツトアレイの物理的大きさのた
め走査データを得る精度の面で問題がある。その
ため、本発明においては自動焦点機構１４を具え
た対物レンズ１７で透過光を例えば25倍に拡大し
て、イメージセンサー２３のビツトアレイに投影
している。本例で使用する自動焦点の機構は、本
願人による特公昭54−31348号公報で提案されて
いる機構と同一である。光受光用ビツトアレイの
構造は受光した光を1000点での走査データにする
ための1000個の素子より成るビツトアレイと、左
端と右端に予備のための12個ずつの素子より成る
ビツトアレイより構成され、合計で1024個の光受
光素子より成るビツトアレイを具えている。ビツ
トアレイはＸ方向に光を受光するように設置され
幅は被検体上１mmに相当するように約25mmに、ビ
ツトアレイのピツチは25μｍに設定されていて、
図示のようにＹ方向へステツプ状にＸ−Ｙステー
ジを駆動することにより走査を行なつている。そ
のため、全画面のＸ方向を一度の走査で走査しき
れないので、上述の操作を繰返し実行することに
なる。また、この場合実際のレチクル等のパター
ン測定単位を1μｍに設定しているが、勿論他の
値としても良い。
この走査を行なう上で一番問題になるのは、Ｘ
方向、Ｙ方向の補正である。まず、第４図におい
て例えばレチクルマスク１８をＸ−Ｙステージに
取り付けるときは、その外周にそつて設けられて
いる１mmの帯状基準パターンを光学系で観察しな
がら光の透過面とマスク面が平行になるように取
り付ける。上述したように、走査はＸテーブル１
５、Ｙテーブル１６をステツプモーター１３，１
２によつて駆動することで実行しているので、ま
ずその各方向の制御はそれぞれリニアエンコーダ
１９，２０によつて行なつている。すなわち、
Ｘ、Ｙテーブル１５，１６の動きをリニアエンコ
ーダ１９，２０の監視によりステージポジシヨン
コレクター２１に供給する。ここで、Ｘ、Ｙ方向
のずれが比較され補正信号が各ステツプモータ１
３，１２に供給されて補正が行なわれる。また、
この補正だけでは精度の面で問題があるため、特
にＸ方向に対しては、ステージポジシヨンコレク
ター２１からのＸ方向のずれ量に対する補正信号
をイメージセンサードライバー２２に供給してイ
メージサンサー２３中のビツトアレイに入射する
光のうち、左端、右端の余りの12個のビツトを使
用して、誤差に対してずらして1000点での走査デ
ータを得るようにする。
方向、Ｙ方向の補正である。まず、第４図におい
て例えばレチクルマスク１８をＸ−Ｙステージに
取り付けるときは、その外周にそつて設けられて
いる１mmの帯状基準パターンを光学系で観察しな
がら光の透過面とマスク面が平行になるように取
り付ける。上述したように、走査はＸテーブル１
５、Ｙテーブル１６をステツプモーター１３，１
２によつて駆動することで実行しているので、ま
ずその各方向の制御はそれぞれリニアエンコーダ
１９，２０によつて行なつている。すなわち、
Ｘ、Ｙテーブル１５，１６の動きをリニアエンコ
ーダ１９，２０の監視によりステージポジシヨン
コレクター２１に供給する。ここで、Ｘ、Ｙ方向
のずれが比較され補正信号が各ステツプモータ１
３，１２に供給されて補正が行なわれる。また、
この補正だけでは精度の面で問題があるため、特
にＸ方向に対しては、ステージポジシヨンコレク
ター２１からのＸ方向のずれ量に対する補正信号
をイメージセンサードライバー２２に供給してイ
メージサンサー２３中のビツトアレイに入射する
光のうち、左端、右端の余りの12個のビツトを使
用して、誤差に対してずらして1000点での走査デ
ータを得るようにする。
次に第４図中のビデオ変換ユニツト３０につい
て説明する。CADシステム等により作成された
PGテープは、本システムのフオーマツトを持つ
検査用レチクルテープ３１に変換され、ビデオ変
換ユニツトに供給される。このレチクルテープ３
１は、テープユニツト３２に取り付けられた後、
制御ユニツト４０中のCPUの制御により磁気テ
ープ制御部３６を介してステージ部１０で検査さ
れているレチクルマスク１８に対応する場所のフ
アイルをレチクルテープ３１から読み出し、２つ
設けてある磁気テープメモリーのうちの一方（図
では磁気テープメモリー３３）へ記憶する。この
磁気テープメモリに記憶されれたレチクルテープ
３１よりの点の座標群より、磁気テープ制御部３
６からの同期信号の制御のもとにビデオ信号変換
器３５により画像に変換された後、２つ設けてあ
るビデオメモリーのうちの一方（図ではビデオメ
モリー３８）に記憶される。画像としてビデオメ
モリーに記憶されたデータは、磁気テープ制御部
３６の制御によりステージ部１０のイメージセン
サー２３で走査された部分に対応してビデオ信号
出力制御部３９より読み出され、制御ユニツト４
０の比較器４５に入力される。なお、磁気テープ
メモリーとビデオテープメモリーが上述のように
２ユニツトずつ設けられているのは、制御ユニツ
ト４０での比較操作が遅いため出力する同期が合
致せずあき時間の生じるのを防ぐためで、第４図
に示す例で説明するとレチクルテープ３１からの
データが磁気テープメモリー３３に記憶されると
同時に磁気テープメモリー３４にすでに記憶され
ていたデータがビデオ信号変換器より画像に変換
されビデオメモリー３８に記憶され、それと同時
にビデオテープメモリー３７にすでに記憶されて
いた画像はビデオ信号出力制御部３９を介して制
御ユニツト４０へ出力される。
て説明する。CADシステム等により作成された
PGテープは、本システムのフオーマツトを持つ
検査用レチクルテープ３１に変換され、ビデオ変
換ユニツトに供給される。このレチクルテープ３
１は、テープユニツト３２に取り付けられた後、
制御ユニツト４０中のCPUの制御により磁気テ
ープ制御部３６を介してステージ部１０で検査さ
れているレチクルマスク１８に対応する場所のフ
アイルをレチクルテープ３１から読み出し、２つ
設けてある磁気テープメモリーのうちの一方（図
では磁気テープメモリー３３）へ記憶する。この
磁気テープメモリに記憶されれたレチクルテープ
３１よりの点の座標群より、磁気テープ制御部３
６からの同期信号の制御のもとにビデオ信号変換
器３５により画像に変換された後、２つ設けてあ
るビデオメモリーのうちの一方（図ではビデオメ
モリー３８）に記憶される。画像としてビデオメ
モリーに記憶されたデータは、磁気テープ制御部
３６の制御によりステージ部１０のイメージセン
サー２３で走査された部分に対応してビデオ信号
出力制御部３９より読み出され、制御ユニツト４
０の比較器４５に入力される。なお、磁気テープ
メモリーとビデオテープメモリーが上述のように
２ユニツトずつ設けられているのは、制御ユニツ
ト４０での比較操作が遅いため出力する同期が合
致せずあき時間の生じるのを防ぐためで、第４図
に示す例で説明するとレチクルテープ３１からの
データが磁気テープメモリー３３に記憶されると
同時に磁気テープメモリー３４にすでに記憶され
ていたデータがビデオ信号変換器より画像に変換
されビデオメモリー３８に記憶され、それと同時
にビデオテープメモリー３７にすでに記憶されて
いた画像はビデオ信号出力制御部３９を介して制
御ユニツト４０へ出力される。
上述のようにして作成されたステージユニツト
１０、ビデオ変換ユニツト３０からの両出力は、
制御ユニツト４０に供給される。制御ユニツト４
０においては、その欠陥部分を検知するために両
出力信号を比較器４５により比較している。
１０、ビデオ変換ユニツト３０からの両出力は、
制御ユニツト４０に供給される。制御ユニツト４
０においては、その欠陥部分を検知するために両
出力信号を比較器４５により比較している。
比較器４５を介して比較操作の終了した信号
は、データ処理部４７に供給され各種の処理が行
なわれる。データ処理部４７は各種Ｉ／Ｏインタ
ーフエース、RAM、ROM、CPU、表示部から
構成され、処理されたデータはプリンター４８よ
り出力される。
は、データ処理部４７に供給され各種の処理が行
なわれる。データ処理部４７は各種Ｉ／Ｏインタ
ーフエース、RAM、ROM、CPU、表示部から
構成され、処理されたデータはプリンター４８よ
り出力される。
第５図Ａ〜Ｃは本発明のパターン欠陥検査方法
における前処理方法の原理を示す図である。この
パターンの前処理方法を実施する回路は制御ユニ
ツト４０中の比較器４５に設けられていて、比較
時に基準として用いられるPGテープからのデジ
タルデータの角を以下に述べる多数決の原理によ
つて丸めている。第５図に示すように、本発明の
パターンの前処理方法として、中央の画素ｐ（ｉ、
ｊ）を目的の処理を行なう画素とする３×３のウ
インドウを考えている。ここで、黒を１白を０と
すると、以下の式P(i,j)の値が５以上ならば黒、４
以下ならば白と画素（ｉ、ｊ）を決定する。
における前処理方法の原理を示す図である。この
パターンの前処理方法を実施する回路は制御ユニ
ツト４０中の比較器４５に設けられていて、比較
時に基準として用いられるPGテープからのデジ
タルデータの角を以下に述べる多数決の原理によ
つて丸めている。第５図に示すように、本発明の
パターンの前処理方法として、中央の画素ｐ（ｉ、
ｊ）を目的の処理を行なう画素とする３×３のウ
インドウを考えている。ここで、黒を１白を０と
すると、以下の式P(i,j)の値が５以上ならば黒、４
以下ならば白と画素（ｉ、ｊ）を決定する。
P(i,j)＝3
〓k=1 3
〓1=1
ｐ(i+k-2,j+1-2)
例えば、第５図Ａ，Ｂ，ＣにおいてP(i,j)の値は
各々２、４、２であり、第５図Ｂに示す角の部分
が黒から白に変わり角が丸められることが理解で
きる。また、その目的とする画素ｐ（ｉ、ｊ）が
角でない場合すなわち第５図Ａ，Ｃの場合は、処
理によつてデータは変化しない。さらにｉ、ｊを
順番に変えることにより画面全体の前処理を行な
うことができる。
各々２、４、２であり、第５図Ｂに示す角の部分
が黒から白に変わり角が丸められることが理解で
きる。また、その目的とする画素ｐ（ｉ、ｊ）が
角でない場合すなわち第５図Ａ，Ｃの場合は、処
理によつてデータは変化しない。さらにｉ、ｊを
順番に変えることにより画面全体の前処理を行な
うことができる。
上述した処理はコンピユータのソフトプログラ
ムで簡単に達成できるが、第４図に示したような
パターンの欠陥検査装置と組み合わせて使用する
場合はその処理速度、特にデータの読み出し速度
が他の部分の回路と比較して著しく遅いため、実
際にはハード的な回路を使用している。第６図、
第７図は本発明のパターンの前処理方法を実施す
る回路図である。
ムで簡単に達成できるが、第４図に示したような
パターンの欠陥検査装置と組み合わせて使用する
場合はその処理速度、特にデータの読み出し速度
が他の部分の回路と比較して著しく遅いため、実
際にはハード的な回路を使用している。第６図、
第７図は本発明のパターンの前処理方法を実施す
る回路図である。
第６図に示す実施例においては、入力端子６０
にPGテープから読み出したビデオ信号を供給し、
この信号を１ライン遅延回路６１，６２に直列に
供給し、非遅延信号、１ライン遅延信号および２
ライン遅延信号を得る。非遅延信号は１ビツト遅
延回路６３および６４に直列に供給し、１ライン
遅延信号を１ビツト遅延回路６５および６６に直
列に供給し、２ライン遅延信号を１ビツト遅延回
路６７および６８に直列に供給する。このように
して、非遅延信号、１ライン遅延信号および２ラ
イン遅延信号の各々に対して、非遅延信号、１ビ
ツト遅延信号および２ビツト遅延信号を作成す
る。２ライン遅延信号、１ライン遅延信号および
非遅延信号をそれぞれ抵抗６９，７０および７１
を経て合成し、（２ライン＋１ビツト）遅延信号、
（１ライン＋１ビツト）遅延信号および１ビツト
遅延信号をそれぞれ抵抗７２，７３および７４を
経て合成し、（２ライン＋２ビツト）遅延信号、
（１ライン＋２ビツト）遅延信号および２ビツト
遅延信号を抵抗７５，７６，７７を経て合成し、
これら合成した信号をさらに合成して加算器７８
に供給する。これにより第５図に示す３×３ビツ
トのウインドウ内の総ての信号の総和P(i,j)が得ら
れる。この総和を比較器７９に供給し、ポテンシ
ヨメータ８０で与えられる基準電圧と比較し、出
力端子８１に前処理したビデオ信号が得られる。
上述した例では抵抗６９〜７７の値は総て等しく
したが、これらを適当な重み付けと関連した異な
る値とすることもできる。
にPGテープから読み出したビデオ信号を供給し、
この信号を１ライン遅延回路６１，６２に直列に
供給し、非遅延信号、１ライン遅延信号および２
ライン遅延信号を得る。非遅延信号は１ビツト遅
延回路６３および６４に直列に供給し、１ライン
遅延信号を１ビツト遅延回路６５および６６に直
列に供給し、２ライン遅延信号を１ビツト遅延回
路６７および６８に直列に供給する。このように
して、非遅延信号、１ライン遅延信号および２ラ
イン遅延信号の各々に対して、非遅延信号、１ビ
ツト遅延信号および２ビツト遅延信号を作成す
る。２ライン遅延信号、１ライン遅延信号および
非遅延信号をそれぞれ抵抗６９，７０および７１
を経て合成し、（２ライン＋１ビツト）遅延信号、
（１ライン＋１ビツト）遅延信号および１ビツト
遅延信号をそれぞれ抵抗７２，７３および７４を
経て合成し、（２ライン＋２ビツト）遅延信号、
（１ライン＋２ビツト）遅延信号および２ビツト
遅延信号を抵抗７５，７６，７７を経て合成し、
これら合成した信号をさらに合成して加算器７８
に供給する。これにより第５図に示す３×３ビツ
トのウインドウ内の総ての信号の総和P(i,j)が得ら
れる。この総和を比較器７９に供給し、ポテンシ
ヨメータ８０で与えられる基準電圧と比較し、出
力端子８１に前処理したビデオ信号が得られる。
上述した例では抵抗６９〜７７の値は総て等しく
したが、これらを適当な重み付けと関連した異な
る値とすることもできる。
第７図に示す実施例においても遅延信号を得る
構成は第６図に示した実施例と同様であり、同一
の符号を付けて示す。本例ではこのようにして得
られた９つの信号をＰ−ROM８２に供給する。
構成は第６図に示した実施例と同様であり、同一
の符号を付けて示す。本例ではこのようにして得
られた９つの信号をＰ−ROM８２に供給する。
このＰ−ROM８２には多数決の原理により角
部に丸味を付ける演算を予じめプログラムしてお
き、これにより出力端子８１に前処理したビデオ
信号が得られる。本例においてはＰ−ROM８２
中のプログラムにより中心画素P(i,j)に対する重み
付けを行なうことができるので抵抗６９〜７７は
省略してある。
部に丸味を付ける演算を予じめプログラムしてお
き、これにより出力端子８１に前処理したビデオ
信号が得られる。本例においてはＰ−ROM８２
中のプログラムにより中心画素P(i,j)に対する重み
付けを行なうことができるので抵抗６９〜７７は
省略してある。
このように前処理して角度を丸めた基準パター
ン信号を実際のマスクを走査して得られるビデオ
信号と比較することにより角部における擬似欠陥
の発生を抑止することができ、高精度の欠陥検出
が可能となる。
ン信号を実際のマスクを走査して得られるビデオ
信号と比較することにより角部における擬似欠陥
の発生を抑止することができ、高精度の欠陥検出
が可能となる。
第１図はパターンの欠陥検査装置によつて検査
するのが好適な集積回路製造用レチクルマスクの
構成を示す平面図、第２図は欠陥のないパターン
の一部分の顕微鏡観察像を示す図、第３図は欠陥
のあるパターンの同一部分の顕微鏡観察像を示す
図、第４図は本発明のパターンの欠陥検査方法を
実施するパターンの欠陥検査装置の全体の構成を
示すブロツク図、第５図Ａ〜Ｃは本発明のパター
ンによる欠陥検査方法の原理を示す図、第６図、
第７図は各々本発明によるパターンの欠陥検査方
法を実行する回路の実施例である。 １０……ステージユニツト、３０……ビデオ信
号変換ユニツト、４０……制御ユニツト、７８…
…加算器、７９……比較器、８２……Ｐ−
ROM。
するのが好適な集積回路製造用レチクルマスクの
構成を示す平面図、第２図は欠陥のないパターン
の一部分の顕微鏡観察像を示す図、第３図は欠陥
のあるパターンの同一部分の顕微鏡観察像を示す
図、第４図は本発明のパターンの欠陥検査方法を
実施するパターンの欠陥検査装置の全体の構成を
示すブロツク図、第５図Ａ〜Ｃは本発明のパター
ンによる欠陥検査方法の原理を示す図、第６図、
第７図は各々本発明によるパターンの欠陥検査方
法を実行する回路の実施例である。 １０……ステージユニツト、３０……ビデオ信
号変換ユニツト、４０……制御ユニツト、７８…
…加算器、７９……比較器、８２……Ｐ−
ROM。
Claims (1)
- 【特許請求の範囲】 １ 被検体のパターンの欠陥、特に半導体集積回
路の製造に用いるマスクのパターンの欠陥を、前
記被検体のパターンに対応した基準情報を蓄積し
た記録媒体から読出した基準情報から得られるパ
ターンと比較することにより、自動的に検知する
欠陥検査方法において、前記比較前に、前記基準
情報によつて表わされるパターンの内、擬似欠陥
の出やすいパターンの角部を多数決の原理により
丸める前処理をすることによつて、擬似欠陥を除
去し高精度の欠陥検査を行ない得るよう構成した
ことを特徴とするパターンの欠陥検査方法。 ２ 前記多数決の原理を３×３のウインドウを使
用して行なうことを特徴とする特許請求の範囲第
１項記載のパターンの欠陥検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029061A JPS58147114A (ja) | 1982-02-26 | 1982-02-26 | パタ−ンの欠陥検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029061A JPS58147114A (ja) | 1982-02-26 | 1982-02-26 | パタ−ンの欠陥検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147114A JPS58147114A (ja) | 1983-09-01 |
| JPH0145735B2 true JPH0145735B2 (ja) | 1989-10-04 |
Family
ID=12265846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57029061A Granted JPS58147114A (ja) | 1982-02-26 | 1982-02-26 | パタ−ンの欠陥検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147114A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143704A (ja) * | 1983-12-29 | 1985-07-30 | Nippon Jido Seigyo Kk | パタ−ンの欠陥検査方法 |
| US4589141A (en) * | 1984-03-12 | 1986-05-13 | Texas Instruments Incorporated | Apparatus for automatically inspecting printed labels |
| JP4644210B2 (ja) * | 2005-01-14 | 2011-03-02 | 富士通セミコンダクター株式会社 | パターン欠陥検査方法 |
-
1982
- 1982-02-26 JP JP57029061A patent/JPS58147114A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147114A (ja) | 1983-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7260256B2 (en) | Method and system for inspecting a pattern | |
| KR890003145B1 (ko) | 반도체장치 제조용 마스크패턴 검사방법 | |
| US4148065A (en) | Method and apparatus for automatically inspecting and correcting masks | |
| US4547895A (en) | Pattern inspection system | |
| US4718767A (en) | Method of inspecting the pattern on a photographic mask | |
| JPH0691003B2 (ja) | レチクル／マスクの検査方法とその検査装置 | |
| US4623256A (en) | Apparatus for inspecting mask used for manufacturing integrated circuits | |
| KR960013357B1 (ko) | 화상데이타 검사방법 및 장치 | |
| JPH0750664B2 (ja) | レチクルの検査方法 | |
| US4778745A (en) | Defect detection method of semiconductor wafer patterns | |
| US20070047799A1 (en) | Pattern inspection apparatus, pattern inspection method, and program-recorded readable recording medium | |
| JPS6043657B2 (ja) | 物体状態検査方法 | |
| JPH034895B2 (ja) | ||
| JPH0145735B2 (ja) | ||
| JPS59206705A (ja) | パタ−ン検査方法 | |
| US11443419B2 (en) | Reference image generation method and pattern inspection method | |
| JPH041846B2 (ja) | ||
| JP2000019121A (ja) | パターン検査装置、パターン検査方法、パターン検査用プログラムを記録した記録媒体、及びパターン検査用データを記録した記録媒体 | |
| JPH0624214B2 (ja) | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 | |
| CN116754580A (zh) | 半导体样品制造的掩模检查 | |
| JP2849116B2 (ja) | パターン欠陥検査方法及びパターン欠陥検査装置 | |
| JP2532110B2 (ja) | 電子線露光方法 | |
| JPH05107741A (ja) | 位相シフトレチクルの検査方法 | |
| JPS6239816B2 (ja) | ||
| JPS5846636A (ja) | パタ−ンの欠陥検査装置 |