JPH0131196B2 - - Google Patents
Info
- Publication number
- JPH0131196B2 JPH0131196B2 JP58125094A JP12509483A JPH0131196B2 JP H0131196 B2 JPH0131196 B2 JP H0131196B2 JP 58125094 A JP58125094 A JP 58125094A JP 12509483 A JP12509483 A JP 12509483A JP H0131196 B2 JPH0131196 B2 JP H0131196B2
- Authority
- JP
- Japan
- Prior art keywords
- image information
- window
- screen
- memory
- display screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 45
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
〈技術分野〉
本発明は、表示画面を複数の領域に分割し、該
各領域に画像情報メモリの任意の領域の内容を表
示させるための画面分割制御装置に関するもので
ある。
各領域に画像情報メモリの任意の領域の内容を表
示させるための画面分割制御装置に関するもので
ある。
〈従来技術〉
１台のデイスプレイの画面をｎ個の任意の大き
さに分割して表示する時、従来は第１図のように
デイスプレイ画面ｂに対応した画像情報メモリａ
を分割して画像情報を記憶させ表示させていた。
この為、ある分割画面を移動させるとか、分割画
面の大きさを変えるためには画像情報メモリの内
容を書き換えなくてはならなかつた。
さに分割して表示する時、従来は第１図のように
デイスプレイ画面ｂに対応した画像情報メモリａ
を分割して画像情報を記憶させ表示させていた。
この為、ある分割画面を移動させるとか、分割画
面の大きさを変えるためには画像情報メモリの内
容を書き換えなくてはならなかつた。
〈発明の目的〉
本発明は、上記従来の問題点を解決することを
目的としてなされたものであり、第２図ａのよう
に画像情報メモリの任意の領域に記憶された画像
情報を第２図ｂのデイスプレイ画面の任意の位置
に表示させるもので、分割画面の移動や大きさの
変化、また分割画面の内容を変えることなどが一
瞬にして行なえるようにしたものである。
目的としてなされたものであり、第２図ａのよう
に画像情報メモリの任意の領域に記憶された画像
情報を第２図ｂのデイスプレイ画面の任意の位置
に表示させるもので、分割画面の移動や大きさの
変化、また分割画面の内容を変えることなどが一
瞬にして行なえるようにしたものである。
〈実施例〉
従来のデイスプレイ回路は第３図に示すよう
に、アドレスカウンタ１、画像情報メモリ２、表
示タイミング回路３、水平・垂直タイミング回路
４から成つており（５はデイスプレイ、６はバス
ラインである）、アドレスカウンタによつて順番
に示された画像情報メモリの内容がタイミングの
制御を受けてデイスプレイに表示されるという仕
組みになつている。このように、アドレスカウン
タは画像情報メモリを順番にしか示さないので、
第１図ｂのようなデイスプレイ画面を表示させよ
うとすると当然画像情報メモリも第１図ａのよう
に同じものでなくてはならなかつた。
に、アドレスカウンタ１、画像情報メモリ２、表
示タイミング回路３、水平・垂直タイミング回路
４から成つており（５はデイスプレイ、６はバス
ラインである）、アドレスカウンタによつて順番
に示された画像情報メモリの内容がタイミングの
制御を受けてデイスプレイに表示されるという仕
組みになつている。このように、アドレスカウン
タは画像情報メモリを順番にしか示さないので、
第１図ｂのようなデイスプレイ画面を表示させよ
うとすると当然画像情報メモリも第１図ａのよう
に同じものでなくてはならなかつた。
本発明は第２図に示すように画像情報メモリは
デイスプレイ画面と同一でなくてよく、画像情報
メモリの部分々々を組み合せて表示することがで
きる。
デイスプレイ画面と同一でなくてよく、画像情報
メモリの部分々々を組み合せて表示することがで
きる。
本発明は、第４図のように従来のアドレスカウ
ンタ１と画像情報メモリ２との間にアドレス変換
回路７を置くことによつて実現される。つまり、
従来のように順番に画像情報メモリを示すのでは
なく、画像情報メモリを示すアドレスを任意に換
えて画像情報メモリの任意の場所を示し表示させ
ようというのである。
ンタ１と画像情報メモリ２との間にアドレス変換
回路７を置くことによつて実現される。つまり、
従来のように順番に画像情報メモリを示すのでは
なく、画像情報メモリを示すアドレスを任意に換
えて画像情報メモリの任意の場所を示し表示させ
ようというのである。
このアドレス変換回路を少しくわしく書くと第
５図のようになる。ここでアドレス変換の仕組み
を第６図で説明する（同図ａは画像情報メモリを
示し、ｂはデイスプレイ画面を示す）。従来のデ
イスプレイ回路では、表示スタートアドレスを
SADとすると、アドレスカウンタ１は該表示ス
タートアドレスSADから１画面表示の終わりで
ある表示エンドアドレスSEDまでを出力し、こ
のSAD〜SEDまでのアドレスデータを画像情報
メモリ２へそのまま供給して画像情報メモリ２の
デイスプレイ画面に対応する領域（第６図の画像
情報メモリの点線より上の部分）がそのまま表示
されるだけである。そこで、本発明は第６図ａの
画像情報メモリ２の状態において、第６図ｂのよ
うな表示をさせるには、表示画面の表示スタート
アドレスSAD〜表示エンドアドレスSEDまでを
出力するアドレスカウンタ１が、データ領域Ａを
表示画面上で表示すべき先頭位置（このアドレス
をａとする）をアドレスしたとき、第６図ａのデ
ータ領域Ａの先頭位置のアドレスa′に示し換える
つまりアドレス変換してやればよい。
５図のようになる。ここでアドレス変換の仕組み
を第６図で説明する（同図ａは画像情報メモリを
示し、ｂはデイスプレイ画面を示す）。従来のデ
イスプレイ回路では、表示スタートアドレスを
SADとすると、アドレスカウンタ１は該表示ス
タートアドレスSADから１画面表示の終わりで
ある表示エンドアドレスSEDまでを出力し、こ
のSAD〜SEDまでのアドレスデータを画像情報
メモリ２へそのまま供給して画像情報メモリ２の
デイスプレイ画面に対応する領域（第６図の画像
情報メモリの点線より上の部分）がそのまま表示
されるだけである。そこで、本発明は第６図ａの
画像情報メモリ２の状態において、第６図ｂのよ
うな表示をさせるには、表示画面の表示スタート
アドレスSAD〜表示エンドアドレスSEDまでを
出力するアドレスカウンタ１が、データ領域Ａを
表示画面上で表示すべき先頭位置（このアドレス
をａとする）をアドレスしたとき、第６図ａのデ
ータ領域Ａの先頭位置のアドレスa′に示し換える
つまりアドレス変換してやればよい。
即ち、画像情報メモリ２のデータ領域Ｂに対応
する表示画面上の位置にデータ領域Ａを表示させ
る場合、表示画面上のデータ領域Ａを表示させる
先頭アドレスをａ（該アドレスａは画像情報メモ
リ２のデータ領域Ｂの先頭アドレスと対応する）
とし、画像情報メモリ２のデータ領域Ａの先頭ア
ドレスをa′とする。また、 a′−ａ＝ｄ とし、該ｄは後述するバイアス値レジスタに保持
させるバイアス値である。ここでアドレスカウン
タがSADからスタートしてａになつた時バイア
ス値αを加算すれば ａ＋α＝a′ となりＢの領域にＡの領域の内容が表示され第６
図のデイスプレイ画面となる。しかし、これだけ
ではＡの領域がどこからどこまでなのかを示す情
報が無いのでデイスプレイ画面は領域Ａとそのま
わり一画面分を表示するだけである。
する表示画面上の位置にデータ領域Ａを表示させ
る場合、表示画面上のデータ領域Ａを表示させる
先頭アドレスをａ（該アドレスａは画像情報メモ
リ２のデータ領域Ｂの先頭アドレスと対応する）
とし、画像情報メモリ２のデータ領域Ａの先頭ア
ドレスをa′とする。また、 a′−ａ＝ｄ とし、該ｄは後述するバイアス値レジスタに保持
させるバイアス値である。ここでアドレスカウン
タがSADからスタートしてａになつた時バイア
ス値αを加算すれば ａ＋α＝a′ となりＢの領域にＡの領域の内容が表示され第６
図のデイスプレイ画面となる。しかし、これだけ
ではＡの領域がどこからどこまでなのかを示す情
報が無いのでデイスプレイ画面は領域Ａとそのま
わり一画面分を表示するだけである。
そこで、その領域（以後「ウインドウ」と呼
ぶ）を決定する為に、第５図の列アドレスカウン
タ１１、列マツプRAM１２、行アドレスカウン
タ１３、行マツプRAM１４、ウインドウ選択回
路１５を設けた。列アドレスカウンタ１１は表示
クロツクDISPCLOCKをカウンタのクロツク信
号に、水平及び垂直のBLANK信号をリセツト信
号にしてデイスプレイ画面の横方向をカウントし
ているカウンタである。一方、行アドレスカウン
タ１３は水平及び垂直のBLANK信号をクロツク
信号に、垂直同期信号VSYNCをリセツト信号に
してデイスプレイ画面の縦方向をカウントしてい
るカウンタである。また列マツプRAM１２、行
マツプRAM１４の２つのRAMは、第７図に示
すように各ウインドウW0〜W3を横方向・縦方向
に分割し、この分割位置に“１”が記憶される画
面境界メモリである。実施例では該画面境界メモ
リの列マツプRAM１２と行マツプRAM１４は
ウインドウW0〜W3に対応するメモリをそれぞれ
備え、最大４分割できるものである。ウインドウ
選択回路１５は第８図のようになつており、列、
行の各マツプRAMからのデータRow MAP
Data，Column MAP Dataが１になり次の１が
来るまでオン状態で、かつ、列、行両方向がオン
状態でないとそのウインドウは選択されないよう
になつている。以上を総合して説明すると、列・
行各々のアドレスカウンタで列・行各々のマツプ
RAMを示し、そのデータにより、どのウインド
ウが選択されるか決まる。選択されたウインドウ
番号S0〜S3に対応するバイアス値レジスタ１６0
〜１６3がマルチプレクサ１７で選択され、その
記憶内容であるバイアス値α0〜α3が、前段のアド
レスカウンタからのアドレスａに加算され（全加
算器１８により）、アドレスa′となり画像情報メ
モリを示しウインドウを表示するのである。
ぶ）を決定する為に、第５図の列アドレスカウン
タ１１、列マツプRAM１２、行アドレスカウン
タ１３、行マツプRAM１４、ウインドウ選択回
路１５を設けた。列アドレスカウンタ１１は表示
クロツクDISPCLOCKをカウンタのクロツク信
号に、水平及び垂直のBLANK信号をリセツト信
号にしてデイスプレイ画面の横方向をカウントし
ているカウンタである。一方、行アドレスカウン
タ１３は水平及び垂直のBLANK信号をクロツク
信号に、垂直同期信号VSYNCをリセツト信号に
してデイスプレイ画面の縦方向をカウントしてい
るカウンタである。また列マツプRAM１２、行
マツプRAM１４の２つのRAMは、第７図に示
すように各ウインドウW0〜W3を横方向・縦方向
に分割し、この分割位置に“１”が記憶される画
面境界メモリである。実施例では該画面境界メモ
リの列マツプRAM１２と行マツプRAM１４は
ウインドウW0〜W3に対応するメモリをそれぞれ
備え、最大４分割できるものである。ウインドウ
選択回路１５は第８図のようになつており、列、
行の各マツプRAMからのデータRow MAP
Data，Column MAP Dataが１になり次の１が
来るまでオン状態で、かつ、列、行両方向がオン
状態でないとそのウインドウは選択されないよう
になつている。以上を総合して説明すると、列・
行各々のアドレスカウンタで列・行各々のマツプ
RAMを示し、そのデータにより、どのウインド
ウが選択されるか決まる。選択されたウインドウ
番号S0〜S3に対応するバイアス値レジスタ１６0
〜１６3がマルチプレクサ１７で選択され、その
記憶内容であるバイアス値α0〜α3が、前段のアド
レスカウンタからのアドレスａに加算され（全加
算器１８により）、アドレスa′となり画像情報メ
モリを示しウインドウを表示するのである。
ここで列・行の各マツプRAMとバイアス値レ
ジスタは自由に書き換えられるので、画像情報メ
モリの任意の領域をデイスプレイ画面の任意の場
所に表示することが可能である。またウインドウ
の移動や大きさの変化が画像情報メモリの書き換
えなしでできるので瞬時に行なえる。ここでは説
明を簡単にする為にウインドウは４枚としたが、
回路的に許されるなら何枚のウインドウでも可能
である。
ジスタは自由に書き換えられるので、画像情報メ
モリの任意の領域をデイスプレイ画面の任意の場
所に表示することが可能である。またウインドウ
の移動や大きさの変化が画像情報メモリの書き換
えなしでできるので瞬時に行なえる。ここでは説
明を簡単にする為にウインドウは４枚としたが、
回路的に許されるなら何枚のウインドウでも可能
である。
〈効果〉
１ １つの分割画面の境界を指定するのに最大４
点を画面境界メモリに書くだけでよく、分割画
面の位置・大きさの変化が瞬時に行える。
点を画面境界メモリに書くだけでよく、分割画
面の位置・大きさの変化が瞬時に行える。
２ アドレス変換の為のバイアス値をバイアス値
レジスタというレジスタに指定するだけでアド
レス変換が行え、バイアス値レジスタは自由に
書き換えられるので、画像情報メモリの分割画
面表示領域を自由に瞬時に移動することができ
る。
レジスタというレジスタに指定するだけでアド
レス変換が行え、バイアス値レジスタは自由に
書き換えられるので、画像情報メモリの分割画
面表示領域を自由に瞬時に移動することができ
る。
３ 画面の自由度の向上、画像情報メモリの使用
効率の向上がはかれる。
効率の向上がはかれる。
第１図は従来技術の説明に供する図であり、ａ
は画像情報メモリの内容を、またｂはデイスプレ
イ画面を示す。第２図は本発明の説明に供する図
であり、ａは画像情報メモリの内容を、またｂは
デイスプレイ画面を示す。第３図は従来のデイス
プレイ回路を示すブロツク図である。第４図は本
発明に係るデイスプレイ回路を示すブロツク図で
ある。第５図は第４図に示すアドレス変換回路の
具体的構成を示すブロツク図である。第６図はア
ドレス変換の説明に供する図であり、ａは画像情
報メモリの内容を、またｂはデイスプレイ画面を
示す。第７図は第５図に示す列及び行マツプ
RAMの説明に供する図である。第８図は第５図
に示すウインドウ選択回路１５の具体的構成を示
すブロツク図である。 符号の説明、１：アドレスカウンタ、２：画像
情報メモリ、３：表示タイミング回路、４：水平
垂直タイミング回路、５：デイスプレイ、６：バ
スライン、７：アドレス変換回路、１１：列アド
レスカウンタ、１２：列マツプRAM、１３：行
アドレスカウンタ、１４：行マツプRAM、１
５：ウインドウ選択回路、１６0，…，１６3：バ
イアス値レジスタ、１７：マルチプレクサ、１
８：全加算器。
は画像情報メモリの内容を、またｂはデイスプレ
イ画面を示す。第２図は本発明の説明に供する図
であり、ａは画像情報メモリの内容を、またｂは
デイスプレイ画面を示す。第３図は従来のデイス
プレイ回路を示すブロツク図である。第４図は本
発明に係るデイスプレイ回路を示すブロツク図で
ある。第５図は第４図に示すアドレス変換回路の
具体的構成を示すブロツク図である。第６図はア
ドレス変換の説明に供する図であり、ａは画像情
報メモリの内容を、またｂはデイスプレイ画面を
示す。第７図は第５図に示す列及び行マツプ
RAMの説明に供する図である。第８図は第５図
に示すウインドウ選択回路１５の具体的構成を示
すブロツク図である。 符号の説明、１：アドレスカウンタ、２：画像
情報メモリ、３：表示タイミング回路、４：水平
垂直タイミング回路、５：デイスプレイ、６：バ
スライン、７：アドレス変換回路、１１：列アド
レスカウンタ、１２：列マツプRAM、１３：行
アドレスカウンタ、１４：行マツプRAM、１
５：ウインドウ選択回路、１６0，…，１６3：バ
イアス値レジスタ、１７：マルチプレクサ、１
８：全加算器。
Claims (1)
- 【特許請求の範囲】 １ 複数の領域（ウインドウ）に分割された表示
画面に、画像情報メモリの画像情報をアドレスカ
ウンタで順次読出して前記各ウインドウに表示さ
せる画面分割表示において、 上記表示画面の所定のウインドウ位置に、前記
画像情報メモリの保持する所定の画像情報領域を
表示させるために、表示走査に同期して前記アド
レスカウンタのアドレス値を、前記所定ウインド
ウに対応した画像情報メモリの画像情報領域を読
出すべく変換制御するアドレス変換回路と、 複数のウインドウに分割される表示画面の前記
ウインドウ毎にそれぞれ、横方向（列方向）の分
割画面境界位置を記憶する書換え可能な列マツプ
メモリ及びその縦方向（行方向）の分割画面境界
位置を記憶する書換え可能な行マツプメモリを備
えた画面境界メモリとを備え、 前記アドレス変換回路は、表示画面の水平／垂
直走査信号に同期して前記画面境界メモリから読
出された画面境界情報より、表示画面のウインド
ウ位置を判断してウインドウ選択信号を出力する
ウインドウ選択手段と、複数のウインドウに分割
された表示画面の各ウインドウと該ウインドウに
表示させる画像情報メモリの画像情報領域とを対
応させて、前記各画像情報領域を対応ウインドウ
へ位置させるためのバイアス値を記憶した書換え
可能なバイアス値メモリを備え、 分割表示の際上記アドレス変換回路において、
表示画面の上記走査信号に同期して上記ウインド
ウ選択手段から出力されるウインドウ選択信号に
基づいてこの選択されたウインドウに対応する上
記バイアス値をバイアス値メモリから取出すと共
に該バイアス値を上記アドレスカウンタからのア
ドレス値に加算してアドレス変換させ、このアド
レス変換回路から出力されるアドレス値で上記画
像情報メモリを読出して前記画像情報メモリの所
定の画像情報領域を、画面の所定のウインドウ位
置に表示させるようにした画面分割制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58125094A JPS6017485A (ja) | 1983-07-08 | 1983-07-08 | 画面分割制御装置 |
| US06/626,995 US4780710A (en) | 1983-07-08 | 1984-07-02 | Multiwindow display circuit |
| DE3425022A DE3425022A1 (de) | 1983-07-08 | 1984-07-06 | Schaltungsanordnung zur darstellung von bildern in unterschiedlichen bereichen eines bildfeldes |
| GB08417469A GB2144952B (en) | 1983-07-08 | 1984-07-09 | Multiwindow display circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58125094A JPS6017485A (ja) | 1983-07-08 | 1983-07-08 | 画面分割制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6017485A JPS6017485A (ja) | 1985-01-29 |
| JPH0131196B2 true JPH0131196B2 (ja) | 1989-06-23 |
Family
ID=14901696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58125094A Granted JPS6017485A (ja) | 1983-07-08 | 1983-07-08 | 画面分割制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017485A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209678A (ja) * | 1986-02-24 | 1987-09-14 | Fujitsu Ltd | マルチウインドウレイアウトの制御方式 |
| JPS63123120A (ja) * | 1986-11-13 | 1988-05-26 | Nec Home Electronics Ltd | ウインド−表示回路 |
| JP2901033B2 (ja) * | 1992-07-30 | 1999-06-02 | リズム時計工業株式会社 | モニタ付カメラの表示方式 |
-
1983
- 1983-07-08 JP JP58125094A patent/JPS6017485A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6017485A (ja) | 1985-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6061794A (ja) | 画面分割表示装置 | |
| JPS59845B2 (ja) | 表示装置 | |
| JPH0131196B2 (ja) | ||
| JPS599059B2 (ja) | 表示装置の文字コ−ド拡張方法及び装置 | |
| JPH0131197B2 (ja) | ||
| JPS59206881A (ja) | デイスプレイ装置 | |
| JPS607478A (ja) | 画像表示装置 | |
| JPS60144789A (ja) | 文字図形表示制御装置 | |
| KR100206580B1 (ko) | 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 | |
| JPS62105189A (ja) | 表示制御方式 | |
| JPS63155184A (ja) | 表示制御装置 | |
| JPS58102982A (ja) | 画像表示装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| SU851491A1 (ru) | Запоминающее устройство | |
| JPS6322594B2 (ja) | ||
| JPS61141484A (ja) | 画像表示装置 | |
| JPS6078481A (ja) | キヤラクタ表示装置 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPS63680A (ja) | マルチウインドウ表示装置 | |
| JPS6142683A (ja) | Ｃｒｔ表示装置 | |
| JPS607476A (ja) | 画面スクロ−ル方式 | |
| JPS6050583A (ja) | 表示制御装置 | |
| JPS5463622A (en) | Crt display system | |
| JPS61151685A (ja) | 文字発生器のアクセス方式 | |
| JPS63106695A (ja) | Ｃｒｔ画面の表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |