JPH01309356A - Wiring structure of semiconductor device and its formation - Google Patents
Wiring structure of semiconductor device and its formationInfo
- Publication number
- JPH01309356A JPH01309356A JP14103888A JP14103888A JPH01309356A JP H01309356 A JPH01309356 A JP H01309356A JP 14103888 A JP14103888 A JP 14103888A JP 14103888 A JP14103888 A JP 14103888A JP H01309356 A JPH01309356 A JP H01309356A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- point metal
- high melting
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000015572 biosynthetic process Effects 0.000 title claims description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 24
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims description 40
- 230000008018 melting Effects 0.000 claims description 38
- 238000009751 slip forming Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract 3
- 239000010408 film Substances 0.000 description 77
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 31
- 229910052721 tungsten Inorganic materials 0.000 description 31
- 239000010937 tungsten Substances 0.000 description 31
- 239000010409 thin film Substances 0.000 description 27
- 239000007789 gas Substances 0.000 description 20
- 239000000758 substrate Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 9
- 229910021342 tungsten silicide Inorganic materials 0.000 description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum-silicon-copper Chemical compound 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 150000003658 tungsten compounds Chemical class 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は半導体装置の配線構造およびその形成方法に
関するものであり、特に、絶縁膜およびコンタクト部を
含む半導体装置の、電気接続を行なう、配線構造および
その形成方法に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a wiring structure of a semiconductor device and a method of forming the same, and particularly relates to a wiring structure for electrically connecting a semiconductor device including an insulating film and a contact portion. It relates to structures and methods of forming them.
[従来の技術1
第3図は、従来のLSIたとえば三次元デバイスの断面
模式図である。三次元デバイスは上層]と、中層2と、
下層3と、からなる。それぞれの層には活性層か設けら
れ、それぞれの活性層には素子が形成されている。素子
−素子間の電気的接続(同層間および異層間)は、金属
配線で行なわれている。LSIの配線用金属としては、
現在、専ら、アルミニウム、アルミニウムーシリコン。[Prior Art 1] FIG. 3 is a schematic cross-sectional view of a conventional LSI, such as a three-dimensional device. The three-dimensional device is the upper layer], the middle layer 2,
It consists of a lower layer 3. Each layer is provided with an active layer, and each active layer has an element formed therein. Electrical connections between elements (between the same layer and between different layers) are made using metal wiring. As a metal for LSI wiring,
Currently, exclusively aluminum and aluminum-silicon.
アルミニウム−シリコン−銅等のアルミニウム系金属ま
たはモリブデンシリサイド、タングステンシリサイド等
の高融点金属シリサイドが用いられている。しかしなが
ら、これらの配線用金属は、今後とも十分な満足をもっ
て、使用され続けられる材料とは考えられていない。な
ぜなら、以下に述べる問題点があるからである。すなわ
ち、上述の三次元デバイスの作製工程には、高温を要す
る工程があるが、アルミニウム系金属は耐熱性が不十分
である。また、高融点金属シリサイドは抵抗率が不十分
である。さらには、これらの配線材料の現在唯一の実用
的形成法と言えるスパッタ法は、その段差被覆性が劣悪
であり、今後、LSI作製の上で大きな障害になると予
想されている。以上が、その大きな問題点である。Aluminum-based metals such as aluminum-silicon-copper or high-melting point metal silicides such as molybdenum silicide and tungsten silicide are used. However, these wiring metals are not considered to be materials that can continue to be used satisfactorily in the future. This is because there are problems described below. That is, although there are steps that require high temperatures in the manufacturing process of the three-dimensional device described above, aluminum-based metals have insufficient heat resistance. Furthermore, high melting point metal silicides have insufficient resistivity. Furthermore, the sputtering method, which is currently the only practical method for forming these wiring materials, has poor step coverage and is expected to become a major hindrance in LSI fabrication in the future. The above are the major problems.
それゆえに、耐熱性があり、抵抗率が十分に低く、かつ
、形成時において段差被覆性の良好な化学的気相成長法
(CVD法と略す)が採用できる、配線材料が切望され
ている。このような要望を満たすものとして、六フッ化
タングステン(WFs)の水素(H2)またはシラン(
SiH4)還元によるCVDタングステン薄膜が、現在
数も有望視されている。具体的には、300〜500℃
程度の温度、0.2Torr程度の圧力下で、WF6゜
SiH4,H2をそれぞれ50〜200secm。Therefore, there is a strong need for a wiring material that is heat resistant, has a sufficiently low resistivity, and can be used for chemical vapor deposition (abbreviated as CVD) with good step coverage during formation. Hydrogen (H2) of tungsten hexafluoride (WFs) or silane (
CVD tungsten thin films by SiH4) reduction are currently showing some promise. Specifically, 300-500℃
WF6°SiH4 and H2 were heated for 50 to 200 sec each at a temperature of about 0.2 Torr and a pressure of about 0.2 Torr.
0〜200sccm、500〜2000secm程度供
給すれば、約1000人/min程度の高速で、約10
μΩcmの低抵抗率を有するCVDタングステン薄膜が
、極めて良好な段差被覆性を示しながら、基板上に堆積
する。If 0 to 200 sccm and 500 to 2000 seconds are supplied, about 10
A CVD tungsten thin film with a low resistivity of μΩcm is deposited on the substrate with very good step coverage.
[発明が解決しようとする課題]
しかしながら、この方法には2つの重要な問題点がある
。第4A図、第4B図および第4C図を参照して、これ
らの問題点を説明する。第4C図は、第3図における、
たとえばA部分の拡大図である。なお、第4C図におい
ては、配線用金属として、タングステンが用いられた場
合が図示されている。問題点を説明する前に、第4A図
から第4C図に至るまでの工程を説明する。[Problems to be Solved by the Invention] However, this method has two important problems. These problems will be explained with reference to FIGS. 4A, 4B, and 4C. FIG. 4C shows that in FIG.
For example, it is an enlarged view of part A. Note that FIG. 4C shows a case where tungsten is used as the wiring metal. Before explaining the problems, the steps from FIG. 4A to FIG. 4C will be explained.
第4A図を参照して、シリコン基板4の上にシリコン酸
化膜5を形成し、コンタクトホール6を形成する。次い
で、その上に、WF6をH2またはSiH4で還元して
タングステン薄膜7を堆積する。第4B図は、タングス
テン薄膜7の堆積初期の状態の断面図であり、第4C図
は堆積後の断面図である。Referring to FIG. 4A, a silicon oxide film 5 is formed on a silicon substrate 4, and a contact hole 6 is formed. Next, a tungsten thin film 7 is deposited thereon by reducing WF6 with H2 or SiH4. FIG. 4B is a cross-sectional view of the tungsten thin film 7 in its early stage of deposition, and FIG. 4C is a cross-sectional view of the tungsten thin film 7 after deposition.
次に、この方法の問題点を説明する。Next, problems with this method will be explained.
CVD法の欠点の1つは、熱処理前および熱処理後の基
板と堆積膜との密着性の問題である。すなわち、第4C
図を参照して、CVD法で堆積するタングステン薄膜7
とシリコン酸化膜5(このシリコン酸化膜5は、配線間
の絶縁膜として最も一般的なものである。)との密着性
が極めて劣悪である、という問題である。それゆえ、C
VDタングステン薄膜7を、単純な方法で、シリコン酸
化膜5の下地の上に堆積させようとしても、通常、タン
グステン薄膜7が堆積中に剥離するという現象が起こる
。図中、参照符号8で示した部分は剥離しかけた界面を
表わしている。One of the drawbacks of the CVD method is the problem of adhesion between the substrate and the deposited film before and after heat treatment. That is, the 4th C
Referring to the figure, tungsten thin film 7 deposited by CVD method.
The problem is that the adhesion between the silicon oxide film 5 and the silicon oxide film 5 (the silicon oxide film 5 is the most common insulating film between wirings) is extremely poor. Therefore, C
Even if an attempt is made to deposit the VD tungsten thin film 7 on the base of the silicon oxide film 5 by a simple method, a phenomenon that the tungsten thin film 7 usually peels off during the deposition occurs. In the figure, a portion indicated by reference numeral 8 represents an interface that is about to peel off.
また、薄膜の堆積条件を工夫することによって、シリコ
ン基板4とCVDタングステン薄膜7との密告性の良好
なものが熱処理前の段階で得られたとしても、後工程に
おける熱処理中に、CVDタングステン薄膜7が完全に
剥離することが認められている。Furthermore, even if good contact between the silicon substrate 4 and the CVD tungsten thin film 7 can be obtained by devising the thin film deposition conditions before heat treatment, the CVD tungsten thin film 7 may be 7 was observed to be completely peeled off.
CVD法・の欠点の第2は、熱処理時に、基板と堆積膜
とが反応し、堆積膜が変質するという問題である。CV
Dタングステン薄膜は、上述のとおり、シリコン酸化膜
5とは密着性に欠けるが、シリコン4とは極めて良好に
密着する。これは以下の理由による。すなわち、WF6
をH2またはStH,のような還元剤で還元させてCV
Dタングステン薄膜をシリコン基板上に堆積させると、
シリコン面が露出している部分において、シリコンによ
り、WF6が還元され、次式に示すようにタングステン
が生成する。The second drawback of the CVD method is that the substrate and the deposited film react with each other during heat treatment, resulting in deterioration of the quality of the deposited film. CV
As mentioned above, the D tungsten thin film lacks adhesion to the silicon oxide film 5, but it adheres extremely well to the silicon 4. This is due to the following reasons. That is, WF6
is reduced with a reducing agent such as H2 or StH, and CV
D When a tungsten thin film is deposited on a silicon substrate,
In the exposed portion of the silicon surface, WF6 is reduced by silicon, and tungsten is generated as shown in the following equation.
2WFG+3St→2W+3SiF4 ↑上述の反応は
、第4B図を参照して、シリコン基板4を浸蝕し、その
シリコンをタングステンに置き換える反応であり、タン
グステンーシリコン界面9がシリコン基板4中に沈み込
む結果、この部分の密着性が極めて良好となるのである
。しかしながら、このようなタングステン−シリコン界
面9が存在すると、後の熱処理時において、タングステ
ンと下地であるシリコンとの反応、すなわちタングステ
ンのシリサイド化(シリサイド化は約700℃以上の温
度で進行する。)が深刻な問題となる。2WFG+3St→2W+3SiF4 ↑Referring to FIG. 4B, the above reaction is a reaction that erodes the silicon substrate 4 and replaces the silicon with tungsten.As a result of the tungsten-silicon interface 9 sinking into the silicon substrate 4, this reaction This results in extremely good adhesion between the parts. However, if such a tungsten-silicon interface 9 exists, during the subsequent heat treatment, the reaction between tungsten and the underlying silicon, that is, silicidation of tungsten (silicidation proceeds at a temperature of about 700° C. or higher). becomes a serious problem.
なぜなら、タングステンのシリサイド化により、タング
ステン薄膜7の抵抗率は増大し、さらに、コンタクト部
において、基板にドープされた不純物が、タングステン
シリサイド中に吸い出され、ひいてはコンタクト抵抗が
急増してしまうからである。This is because the resistivity of the tungsten thin film 7 increases due to the silicidation of tungsten, and furthermore, impurities doped in the substrate are sucked out into the tungsten silicide at the contact portion, resulting in a rapid increase in contact resistance. be.
この発明は上記のような問題点を解決するためになされ
たもので、タングステン−シリコン界面におけるシリサ
イド化を防止でき、かつ絶縁膜との良好な密着性を示す
、半導体装置の配線構造およびその製造方法を提供する
ことを目的とする。This invention was made to solve the above-mentioned problems, and provides a wiring structure for a semiconductor device that can prevent silicidation at the tungsten-silicon interface and exhibits good adhesion with an insulating film, and its manufacture. The purpose is to provide a method.
[課題を解決するための手段]
本発明は、絶縁膜を貫通して形成されるコンタクト部を
含む半導体装置の、電気接続を行なう配線1,1.7造
に係るものである。そして、上記目的を達成するために
、上記絶縁膜上および上記コンタクト部上に連続的に形
成されるチタンナイトライド膜と、上記チタンナイトラ
イド膜の上に形成される高融点金属シリサイド膜と、上
記高融点金属シリサイド膜の上に形成される高融点金属
膜と、を備えている。[Means for Solving the Problems] The present invention relates to wiring 1, 1.7 for electrical connection of a semiconductor device including a contact portion formed through an insulating film. In order to achieve the above object, a titanium nitride film is continuously formed on the insulating film and the contact portion, and a high melting point metal silicide film is formed on the titanium nitride film; and a high melting point metal film formed on the high melting point metal silicide film.
本発明において採用される高融点金属シリサイド膜およ
び高融点金属膜は、段差被覆性を考慮するとき、CVD
法で形成されるものが好ましい。When considering step coverage, the high melting point metal silicide film and the high melting point metal film employed in the present invention are CVD
Those formed by a method are preferable.
本発明で用いられる高融点金属は高融点のものであれば
特に制限されずに用いられ、一般にはタングステン、モ
リブデン、チタンである。とリイつけ、タングステン、
モリブデンは特に好ましく用いられる。高融点金属シリ
サイドには、上記高融点金属のシリサイドが好ましく用
いられる。The high melting point metal used in the present invention is not particularly limited as long as it has a high melting point, and is generally tungsten, molybdenum, or titanium. and tungsten,
Molybdenum is particularly preferably used. As the high melting point metal silicide, the above-mentioned high melting point metal silicides are preferably used.
そして、絶縁膜を貫通して形成されるコンタクト部を含
む半導体装置の、電気接続を行なう配線を形成する方法
としては、上記絶縁膜上および上記コンタクト部上に連
続的にチタンナイトライド膜を形成する工程と、上記チ
タンナイトライド膜の上に高融点金属シリサイド膜を形
成する]二程と、上記高融点金属シリサイド膜の上に高
融点金属膜を形成する工程と、を備えた方法がある。As a method for forming wiring for electrical connection in a semiconductor device including a contact portion formed through an insulating film, a titanium nitride film is continuously formed on the insulating film and the contact portion. There is a method comprising the steps of forming a high melting point metal silicide film on the titanium nitride film; and forming a high melting point metal film on the high melting point metal silicide film. .
本発明で採用される、上記高融点金属シリサイド膜およ
び上記高融点金属膜の形成は、CVD法で行なわれるの
が好ましい。CVD法は段差被覆性が良好だからである
。The formation of the high melting point metal silicide film and the high melting point metal film employed in the present invention is preferably performed by a CVD method. This is because the CVD method provides good step coverage.
また、高融点金属シリサイド膜および高融点金属膜の形
成をCVD法で行なうにあたり、上記高融点金属シリサ
イド膜を形成した後、引き続き、同じ装置で連続的に、
高融点金属膜を形成するのが好ましい。In addition, when forming the high melting point metal silicide film and the high melting point metal film by the CVD method, after forming the high melting point metal silicide film, continuously using the same apparatus,
Preferably, a high melting point metal film is formed.
高融点金属膜を形成する工程として、六フッ化タングス
テンの還元により、タングステン膜を形成する工程が好
ましく採用されるが、必要に応じて他のタングステン化
合物を用いてもよい。As the process of forming the high melting point metal film, a process of forming a tungsten film by reducing tungsten hexafluoride is preferably adopted, but other tungsten compounds may be used as necessary.
高融点金属シリサイド膜を形成する工程は、所定の割合
で配合された六フッ化タングステンおよびシランからな
る混合ガスの還元により、タングステンシリサイド膜を
形成する工程が特に好ましく採用されるが、必要に応じ
て他のタングステン化合物および他のシラン化合物も採
用できる。The process of forming a high-melting point metal silicide film is particularly preferably a process of forming a tungsten silicide film by reducing a mixed gas consisting of tungsten hexafluoride and silane blended in a predetermined ratio. Other tungsten compounds and other silane compounds may also be employed.
[作用コ
絶縁膜上およびコンタクト部上に連続的に形成されるチ
タンナイトライド膜は、コンタクト部でシリサイド化を
阻止するバリア層として作用する。[Operation] The titanium nitride film formed continuously on the insulating film and the contact portion acts as a barrier layer to prevent silicidation in the contact portion.
また、高融点金属シリサイド/チタンナイトライドの2
層は、ともに協調し合って、その上に形成される高融点
金属膜と、その下に形成される絶縁膜と−を密着させる
密着層として作用する。それゆえ、高融点金属膜は、下
地である絶縁膜から剥がれなくなる。In addition, two types of high melting point metal silicide/titanium nitride
The layers work together to act as an adhesion layer that brings the refractory metal film formed thereon and the insulating film formed below into close contact. Therefore, the high melting point metal film does not peel off from the underlying insulating film.
また、これらの高融点金属膜は融点が高いので、耐熱性
に富む。Furthermore, since these high melting point metal films have a high melting point, they are highly heat resistant.
[実施例] 次に、この発明の一実施例を図について説明する。[Example] Next, an embodiment of the present invention will be described with reference to the drawings.
第1A図、第1B図および第1C図は、この発明の一実
施例を実現するための工程を断面図で示したものである
。FIGS. 1A, 1B, and 1C are cross-sectional views showing steps for realizing an embodiment of the present invention.
第1A図を参照して、半導体基板たとえばシリコン基板
4上に、絶縁膜たとえばシリコン酸化膜5を形成し、コ
ンタクトホール6を形成する。Referring to FIG. 1A, an insulating film, such as a silicon oxide film 5, is formed on a semiconductor substrate, such as a silicon substrate 4, and a contact hole 6 is formed.
次いで、第1B図を参照して、スパッタ法により、シリ
コン酸化膜5上およびコンタクトホール6上に、連続的
に、チタンナイトライド膜10を形成する。チタンナイ
トライド膜10の形成は、ピュアーTiをスパッタし、
堆積させて、これをN2中で800℃でランプアニール
して窒化させる、という方法で行なった。得られたチタ
ンナイトライド膜10の膜厚は500〜800八であっ
た。なお、TiNをターゲットとし、これをスパッタす
ることによっても、チタンナイトライド膜10は形成さ
れ得る。Next, referring to FIG. 1B, a titanium nitride film 10 is continuously formed on silicon oxide film 5 and contact hole 6 by sputtering. The titanium nitride film 10 is formed by sputtering pure Ti.
This was done by depositing the film and nitriding it by lamp annealing it in N2 at 800°C. The thickness of the obtained titanium nitride film 10 was 500 to 800 mm. Note that the titanium nitride film 10 can also be formed by sputtering TiN as a target.
次いで、第1C図を参照して、チタンナイトライド膜1
0上に、高融点金属シリサイド膜たとえばタングステン
シリサイド膜11および高歳点金属膜たとえばタングス
テン薄膜7を形成した。タングステンシリサイド膜11
およびタングステン薄膜7の形成は、CVD法で形成し
た。用いられたCVD装置の概念図を第2図に示す。当
該CVD装置は、反応容器12を備えている。反応容器
12は排気口13と、WF6ガス導入口14と、SiH
4ガス導入口15と、N2ガス導入口16と、を備えて
いる。反応容器12内には基板支持台17が設置されて
おり、基板支持台17は加熱手段18を備えている。Next, with reference to FIG. 1C, titanium nitride film 1
A high melting point metal silicide film, such as a tungsten silicide film 11, and a high melting point metal film, such as a tungsten thin film 7, were formed on the wafer 0. Tungsten silicide film 11
The tungsten thin film 7 was formed by CVD. FIG. 2 shows a conceptual diagram of the CVD apparatus used. The CVD apparatus includes a reaction vessel 12. The reaction vessel 12 has an exhaust port 13, a WF6 gas inlet 14, and a SiH
4 gas inlet 15 and N2 gas inlet 16. A substrate support stand 17 is installed inside the reaction vessel 12, and the substrate support stand 17 is equipped with a heating means 18.
次に、タングステンシリサイド膜11およびタングステ
ン薄膜7の形成方法について説明する。Next, a method for forming the tungsten silicide film 11 and the tungsten thin film 7 will be described.
第2、図を参照して、基板支持台17上に、チタンナイ
トライド膜が形成されたシリコン基板4を置く。次いで
、反応容器12内を排気口13より排気する。そして、
シリコン基板4を加熱手段18により、450℃に加熱
する。次いで、WF6ガスをWF6ガス導入口14より
1Qcc/minの流量で反応容器12内に導入し、S
iH,ガスをSiH,ガス導入口15より1600cc
/minの流量で反応容器12内に導入する。反応容器
12内のガス雰囲気圧力は0.2Torrに保たれた。Second, referring to the figure, the silicon substrate 4 on which the titanium nitride film is formed is placed on the substrate support stand 17. Next, the inside of the reaction vessel 12 is exhausted from the exhaust port 13. and,
The silicon substrate 4 is heated to 450° C. by the heating means 18. Next, WF6 gas is introduced into the reaction vessel 12 from the WF6 gas inlet 14 at a flow rate of 1 Qcc/min, and S
iH, gas is SiH, 1600cc from gas inlet 15
is introduced into the reaction vessel 12 at a flow rate of /min. The gas atmosphere pressure within the reaction vessel 12 was maintained at 0.2 Torr.
これにより、500人のタングステンシリサイド膜11
が形成された。As a result, 500 people's tungsten silicide film 11
was formed.
その後、反応容器12内を排気口13より排気する。そ
して、シリコン基板4を450℃に加熱し、WF6ガス
をWF6ガス導入口14より1500cc/minの流
量で反応容器12内に導入し、SiH4ガスをSiH4
ガス導入口15より50cc/minの流量で反応容器
12内に導入し、N2をN2ガス導入口16より150
0cc/minの流量で反応容器12内に導入する。反
応容器12内のガス雰囲気圧力は0.2Torrに保た
れた。この条件より、1500〜2000人の膜厚を有
するタングステン薄膜7が、上記タングステンシリサイ
ド膜11の上に形成された。Thereafter, the inside of the reaction vessel 12 is exhausted from the exhaust port 13. Then, the silicon substrate 4 is heated to 450° C., WF6 gas is introduced into the reaction vessel 12 from the WF6 gas inlet 14 at a flow rate of 1500 cc/min, and the SiH4 gas is
N2 was introduced into the reaction vessel 12 from the gas inlet 15 at a flow rate of 50 cc/min, and N2 was introduced from the N2 gas inlet 16 at a flow rate of 150 cc/min.
It is introduced into the reaction vessel 12 at a flow rate of 0 cc/min. The gas atmosphere pressure within the reaction vessel 12 was maintained at 0.2 Torr. Under these conditions, a tungsten thin film 7 having a thickness of 1,500 to 2,000 layers was formed on the tungsten silicide film 11.
このようにして得られた配線用薄膜は、タングステン−
シリコン界面において、シリサイド化を全く起こしてい
なかった。また、950℃程度まで熱処理条件を上げて
も、これらの配線用薄膜はシリコン酸化膜5と良好な密
着性を示していた。The wiring thin film obtained in this way is made of tungsten.
No silicidation occurred at the silicon interface. Further, even when the heat treatment conditions were raised to about 950° C., these wiring thin films showed good adhesion to the silicon oxide film 5.
比較のため、種々の薄膜構造を有する配線用薄膜を作製
して、剥離の有無を判定した。結果を表1にまとめる。For comparison, wiring thin films having various thin film structures were prepared and the presence or absence of peeling was determined. The results are summarized in Table 1.
なお、表1には示していないが、コンタクト部位におい
ては、すべてのものが、良好な密着性を示していた。Although not shown in Table 1, all of the contact areas showed good adhesion.
表1
1)剥離試験:剥離の有無の判定は、熱処理中(約80
0℃)および熱処理後、肉眼観察により行なった。Table 1 1) Peeling test: The presence or absence of peeling is determined during heat treatment (approximately 80
After heat treatment (0°C) and heat treatment, the results were visually observed.
2) O:剥離が観察されなかった。2) O: No peeling was observed.
3) ×:剥離が観察された。3) ×: Peeling was observed.
表1中の比較例2および比較例3のデータから明らかな
ように、シリコン酸化膜上において、これらの薄膜の剥
離が観察された。一方、実施例1の場合には、剥離が全
く観察されなかった。このことより、第1C図を参照し
て、シリコン酸化膜5上で、タングステン薄膜7を剥離
させないためには、WS ix/TiNの2層を、タン
グステン7とシリコン酸化膜5との間に介在させること
が必須であることがわかる。As is clear from the data of Comparative Example 2 and Comparative Example 3 in Table 1, peeling of these thin films was observed on the silicon oxide film. On the other hand, in the case of Example 1, no peeling was observed. From this, referring to FIG. 1C, in order to prevent the tungsten thin film 7 from peeling off on the silicon oxide film 5, two layers of WS ix/TiN must be interposed between the tungsten 7 and the silicon oxide film 5. It turns out that it is essential to do so.
本発明によると、−見、配線構造が復雑になり、製造工
程数が増大するように見える。しかし、実際は、W/W
S ixの2層は、WF6、S iH4゜H2のガス流
量を切換えるだけで、1つのCVD装置内で連続的に堆
積され得る。ここで、WF6、S iH4、H2のガス
流量の切換えは、第2図を参照して、WF6ガス導入口
14、SiH4ガス導入口15、H2ガス導入口16の
コック(図示せず)によって簡単に行なわれ得る。それ
ゆえに、本発明における製造工程は、チタンナイトライ
ド膜10を形成するための工程が増加するだけであり、
製造コストはあまり上昇しない。According to the present invention, it appears that the wiring structure becomes complicated and the number of manufacturing steps increases. However, in reality, W/W
The two layers of S ix can be deposited sequentially in one CVD apparatus by simply switching the gas flow rates of WF6, S iH4°H2. Here, the gas flow rates of WF6, SiH4, and H2 can be easily switched by using the cocks (not shown) of the WF6 gas inlet 14, SiH4 gas inlet 15, and H2 gas inlet 16, as shown in FIG. can be carried out. Therefore, in the manufacturing process of the present invention, the number of steps for forming the titanium nitride film 10 is only increased;
Manufacturing costs will not increase much.
以上、具体的な実施例を挙げて、この発明の半導体装置
の配線構造およびその形成方法について説明したが、本
発明は、その精神または主要な特徴から逸脱することな
く、他の色々な形で実施することができる。それゆえ、
前述の実施例はあらゆる点で単なる例示にすぎず、限定
的に解釈してはならない。本発明の範囲は、特許請求の
範囲によって示すものであって、明細書本文には何ら拘
束されない。さらに、特許請求の範囲の均等範囲に属す
る変形や変更は、すべて本発明の範囲内のものである。Although the wiring structure of the semiconductor device of the present invention and the method of forming the same have been described above with reference to specific embodiments, the present invention may be modified in various other forms without departing from its spirit or main characteristics. It can be implemented. therefore,
The above embodiments are merely illustrative in all respects and should not be construed as limiting. The scope of the present invention is indicated by the claims, and is not restricted in any way by the main text of the specification. Furthermore, all modifications and changes that come within the scope of equivalents of the claims are intended to be within the scope of the present invention.
[発明の効果コ
以上説明したとおり、この発明に係る半導体装置の配線
構造によれば、高融点金属を採用しているので、耐熱性
に富む配線が得られる。[Effects of the Invention] As explained above, according to the wiring structure of a semiconductor device according to the present invention, since a high melting point metal is used, wiring with high heat resistance can be obtained.
また、絶縁膜上およびコンタクト部に連続的に形成され
るチタンナイトライド膜は、コンタクト部でシリサイド
化を阻止するバリア層として作用するので、コンタクト
抵抗の低い配線が実現できる。Further, the titanium nitride film continuously formed on the insulating film and in the contact portion acts as a barrier layer that prevents silicidation in the contact portion, so that wiring with low contact resistance can be realized.
さらに、高融点金属シリサイド/チタンナイトライドの
2層はともに協調し合って、その上に形成される高融点
金属膜と、下地である絶縁膜とを密告させる密管層とし
て作用するので、高融点金属薄膜は絶縁膜から剥がれな
くなる。Furthermore, the two layers of high melting point metal silicide/titanium nitride work together to act as a dense tube layer that brings the high melting point metal film formed thereon into intimate contact with the underlying insulating film. The melting point metal thin film will no longer peel off from the insulating film.
そして、この発明に係る、上記半導体装置の配線構造を
形成する方法として、前記した形成方法を採用するとに
よって、工程をあまり増加させることなく、容易に配線
を製造できるようになる。By employing the above-described forming method as a method for forming the wiring structure of the semiconductor device according to the present invention, wiring can be easily manufactured without increasing the number of steps.
この場合、高融点金属膜および高融点金属シリサイド膜
をCVD法で形成すると、段差被覆性の良い薄膜が得ら
れる。In this case, if the high melting point metal film and the high melting point metal silicide film are formed by the CVD method, a thin film with good step coverage can be obtained.
第1A図、第1B図および第1C図は、この発明の=実
施例に係る、半導体装置の配線構造の形成工程を断面図
で示したものである。第2図は、本発明で用いられたC
VD装置の概念図である。
第3図は、従来の三次元デバイスの断面模式図である。
第4A図、第4B図および第4C図は、従来のCVDタ
ングステン薄膜の形成方法の問題点を示した図である。
図において、4はシリコン基板、5はシリコン酸化膜、
6はコンタクトホール、7はタングステン薄膜、10は
チタンナイトライド膜、11はタングステンシリサイド
膜である。
なお、各図中、同一符号は同一または相当部分を示す。FIGS. 1A, 1B, and 1C are cross-sectional views showing the process of forming a wiring structure of a semiconductor device according to an embodiment of the present invention. Figure 2 shows the C
It is a conceptual diagram of a VD device. FIG. 3 is a schematic cross-sectional view of a conventional three-dimensional device. FIGS. 4A, 4B, and 4C are diagrams showing problems in the conventional CVD tungsten thin film formation method. In the figure, 4 is a silicon substrate, 5 is a silicon oxide film,
6 is a contact hole, 7 is a tungsten thin film, 10 is a titanium nitride film, and 11 is a tungsten silicide film. In each figure, the same reference numerals indicate the same or corresponding parts.
Claims (2)
半導体装置の、電気接続を行なう配線構造であって、 前記絶縁膜上および前記コンタクト部上に連続的に形成
されるチタンナイトライド膜と、 前記チタンナイトライド膜の上に形成される高融点金属
シリサイド膜と、 前記高融点金属シリサイド膜の上に形成される高融点金
属膜と、 を備えた、半導体装置の配線構造。(1) A wiring structure for electrical connection of a semiconductor device including a contact portion formed through an insulating film, the titanium nitride film being continuously formed on the insulating film and the contact portion. A wiring structure for a semiconductor device, comprising: a high melting point metal silicide film formed on the titanium nitride film; and a high melting point metal film formed on the high melting point metal silicide film.
半導体装置に、電気接続を行なう配線を形成する方法で
あって、 前記絶縁膜上および前記コンタクト部上に連続的にチタ
ンナイトライド膜を形成する工程と、前記チタンナイト
ライド膜の上に高融点金属シリサイド膜を形成する工程
と、 前記高融点金属シリサイド膜の上に高融点金属膜を形成
する工程と、 を備えた、半導体装置の配線形成方法。(2) A method for forming wiring for electrical connection in a semiconductor device including a contact portion formed through an insulating film, the method comprising: continuously forming a titanium nitride film on the insulating film and the contact portion; a step of forming a high melting point metal silicide film on the titanium nitride film; and a step of forming a high melting point metal film on the high melting point metal silicide film. wiring formation method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14103888A JPH01309356A (en) | 1988-06-07 | 1988-06-07 | Wiring structure of semiconductor device and its formation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14103888A JPH01309356A (en) | 1988-06-07 | 1988-06-07 | Wiring structure of semiconductor device and its formation |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01309356A true JPH01309356A (en) | 1989-12-13 |
Family
ID=15282791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14103888A Pending JPH01309356A (en) | 1988-06-07 | 1988-06-07 | Wiring structure of semiconductor device and its formation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01309356A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02163939A (en) * | 1988-10-06 | 1990-06-25 | Microelectron Center Of North Carolina | Method of metallizing |
JP2011134724A (en) * | 2001-07-27 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
US8390019B2 (en) | 2001-07-27 | 2013-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, semiconductor device, and method of fabricating the devices |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205951A (en) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | Stable low resistance contact |
-
1988
- 1988-06-07 JP JP14103888A patent/JPH01309356A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205951A (en) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | Stable low resistance contact |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02163939A (en) * | 1988-10-06 | 1990-06-25 | Microelectron Center Of North Carolina | Method of metallizing |
JP2011134724A (en) * | 2001-07-27 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
US8390019B2 (en) | 2001-07-27 | 2013-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, semiconductor device, and method of fabricating the devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3740508B2 (en) | Plasma enhanced annealing of titanium nitride | |
KR100236668B1 (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
JPS6278816A (en) | Selectively bonding method for metal on silicon substrate | |
US5429989A (en) | Process for fabricating a metallization structure in a semiconductor device | |
JP3374322B2 (en) | Method for continuously forming titanium film and titanium nitride film | |
JPH0736403B2 (en) | How to attach refractory metal | |
KR100259692B1 (en) | Semiconductor device manufacturing method having contact structure | |
JP3244058B2 (en) | Method for manufacturing semiconductor device | |
JPH09186102A (en) | Manufacture of semiconductor device | |
JP2800788B2 (en) | Method for manufacturing semiconductor device | |
JP2789332B2 (en) | Structure of metal wiring and method of forming the same | |
KR100457843B1 (en) | Method for forming a contact | |
JPH0869980A (en) | Semiconductor device and fabrication thereof | |
JPH0922907A (en) | Forming method for buried conductive layer | |
KR100289515B1 (en) | Barrier emtal layer and method of forming the same | |
JPH01309356A (en) | Wiring structure of semiconductor device and its formation | |
JPH0653165A (en) | Method of forming metal plug | |
JPH07130854A (en) | Wiring structure body and its forming method | |
JPH08162531A (en) | Wiring formation | |
US6228764B1 (en) | Method of forming wiring in semiconductor device | |
KR100256238B1 (en) | Method of forming metal wiring in semiconductor device | |
US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
JP3085745B2 (en) | Method for manufacturing semiconductor device | |
JPH07201779A (en) | Electrode wiring and its formation | |
JPH0629241A (en) | Manufacture of semiconductor device |