[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH01296632A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01296632A
JPH01296632A JP63127326A JP12732688A JPH01296632A JP H01296632 A JPH01296632 A JP H01296632A JP 63127326 A JP63127326 A JP 63127326A JP 12732688 A JP12732688 A JP 12732688A JP H01296632 A JPH01296632 A JP H01296632A
Authority
JP
Japan
Prior art keywords
cell
emitter
wiring
transistor
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63127326A
Other languages
English (en)
Other versions
JP2599757B2 (ja
Inventor
Yoshitaka Yuu
由宇　義珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63127326A priority Critical patent/JP2599757B2/ja
Publication of JPH01296632A publication Critical patent/JPH01296632A/ja
Application granted granted Critical
Publication of JP2599757B2 publication Critical patent/JP2599757B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野〕 本発明は電力用の半導体装置に関し、特にパワートラン
ジスタ、ＭＯＳＦＥＴ、ＢｉＭＯ８及びＩＧＢＴ等の自
己消弧形電力半導体チップの内部配線構造に関するもの
である。
〔従来の技術〕
従来のこの種半導体装置としてパワートランジスタを例
にとって第２図及び第３図を８照して説明する。第２図
はこのパワートランジスタの配線構造図であり、第３図
はその等価回路図である。
これらの図において、１＆、１ｂはチップ電極と外部端
子をそれぞれ接続するワイヤ線からなるエミッタ内部配
線、１ｃはベース内線配線、１ｄはスピードアップダイ
オード接続用配線、２龜はパワートランジスタチップ、
２ｂはこのパワートランジスタチップ２急の出力段トラ
ンジスタセルである。また、３はエミッタ外部端子、４
はベース外部端子、５はコレクタ外部端子、６は入力段
トランジスタのベース・エミッタ間に接続されたスピー
ドアップダイオードである。
すなわち、パワートランジスタは、通常、第２図に示す
ように、同一チップ２ａ上に、複数個の同一形状のセル
２ｂが形成されておシ、各セル２ｂに電流が分肢される
ように構成されている。このとき、チップの各セル２ｂ
からエミッタ外部端子３へそれぞれ内部配線ｌａ、ｌｂ
が接続されているが、これらの配線長が同じ長さにはな
らない。そこで、第３図に示すように、各セル２ｂのエ
ミッタ側配線インピーダンスＺｍ、Ｚｂが異なる。その
ため、各セル２ｂ　Ｋ流れる電流バランスは、特にこれ
らエミッタ側インピーダンスに依存する。従って、上記
エミッタ側配線インピーダンスＺａ。
ｚｂの差によって生じる電流バランスは、特にトランジ
スタのターンオン時及びターンオフ時の過渡現象におい
て顕著である。つまり、短パルス・大電流の短絡耐量や
ターンオフ性能金決める逆バイアス５ＯＡ（安全動作領
域）を低下させることになる。
〔発明が解決しようとする課題〕
このように、従来の′１力用半導体装置は、半導体チッ
プ上に構成された複数個のセルを持っており、これらの
谷セルから通常はワイヤ線で１個所に集められて外部端
子に接続されている。そのため、外部端子から各セルへ
の内部配線の長さが異なり、この配線のインピーダンス
のアンバランスにより、各セルに流れる電流にアンバラ
ンスが生じる。その結果、逆バイアスＳＯＡや短絡耐量
等が低下するという欠点があった。
本発明ｒま以上の点に鑑み、とＧらの欠点を解消するた
めに、同一の半導体チップ上に構成される俗セルの内部
配線インピーダンスを出来る限９等しくなるように配線
した電力用半導体装ｒｔ全提供すること全目的とする。
〔課題全解決するための手段〕
本発明に係る半導体装置は、自己消弧形半導体チップと
、該チップ面に形成された複数個のセルと、該各セルと
外部端子とをそれぞれ接続する内部配線を有する電力用
半導体装置において、外部端子からの距離が長い位置に
あるセルに対し、該セルと外部端子との配線インピーダ
ンスが、他の短い位置にあるセルの配線インピーダンス
ト等シくなるように、前記長い位置にあるセルに短い位
置にあるセルより多くの内部配線数を有することを特徴
とするものである。
〔作用〕
本発明においては、各セルの内部配線のインピーダンス
を等しくすることにより、各セルに流れる電流をバラン
スさせることが可能になる。
〔実施例〕
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
第１図は本発明の一実施例によるパワートランジスタの
配ｍ構造図である。この実施例のパワートランジスタは
、パワートランジスタチップ２ａ上に則−形状のトラン
ジスタセル２ｂが複数個釜べて形成されている点は、上
記した第２図に示す従来例のものと同様であるが、谷ト
ランジスタセルのうち、エミッタ外部端子３に近いトラ
ンジスタセル２ｂにエミッタ内部配線１ｂを１本接続し
、遠い方のトランジスタセル２ｂに２本のエミッタ内部
配線１＆を接続して、その外部端子３からみた配線イン
ピーダンスを等しくする。そして、ペース内部配線１ｃ
についても、ペース外部端子４に対し２個のスピードア
ップダイオード６を接続して分散した配線構造とし、谷
トランジスタセル２ｂへ供給する入力′ＩｔＲ，が等し
くなるように構成されている。なお、図中、同一符号は
同一または相当部分を示している。
このように構成されたパワートランジスタによると、エ
ミッタ外部端子３からみた各トランジスタセル２ｂの内
部配線ｊａ、１ｂのインピーダンスが等しくなると共に
、各トランジスタセル２ｂへ供給する入力電流が等しく
なるので、各トランジスタセル２ｂＫＫれる電流のバラ
ンスがとれる。これによって、トランジスタのターンオ
ン時及びターンオフ時における短パルス・大を流の短絡
耐量やターンオフ性能を決める逆バイアスＳＯＡを向上
させることができる。
なお、本発明は、上記実施例に限定されるものではなく
、パワートランジスタの他にＭＯＳＦＥＴ　。
ＢｉＭＯ８、ＧＴＯ、ＩＧＢＴ　　に適用しても同様な
効果がある。また、パワーモジュールのような複数個の
電力半導体チップが組み込まれた素子についても適用可
能である。
〔発明の効果〕
以上説明したように本発明によれば、・電力用の半導体
装置において各セルの内部配線のインピーダンスを等し
くすることにより、各セルに流れる電流のバランスがと
れるので、素子の短絡耐量。
逆バイアスＳＯＡが著しく改善される。また、チップ内
の熱集中が起とシにくくなり、順バイアスＳＯＡが広く
なると共に、二次降伏も起こりにくくなる等の効果があ
る。
【図面の簡単な説明】
第１図は本発明の一実施例によるパワートランジスタの
配線構造図、第２図は従来例によるパワートランジスタ
の配線構造図、第３図は第２図の従来例の等価回路図で
ある。 １ｍ、１ｂ・・・・エミッタ内部配線、１ｃ・・・・ベ
ース内部配縁、２＆・・・・パワートランジスタチップ
、２ｂ・・・・出力段トランジスタセル、３・・・・エ
ミッタ外部端子、４・・・・ベース外部端子、５・・・
・コレクタ外部端子、６・・・・スピードアップダイオ
ード。

Claims (1)

    【特許請求の範囲】
  1. 　自己消弧形半導体チップと、該チップ面に形成された
    複数個のセルと、該各セルと外部端子とをそれぞれ接続
    する内部配線を有する電力用半導体装置において、外部
    端子からの距離が長い位置にあるセルに対し、該セルと
    外部端子との配線インピーダンスが、他の短い位置にあ
    るセルの配線インピーダンスと等しくなるように、前記
    長い位置にあるセルに短い位置にあるセルより多くの内
    部配線数を有することを特徴とする半導体装置。
JP63127326A 1988-05-25 1988-05-25 半導体装置 Expired - Lifetime JP2599757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63127326A JP2599757B2 (ja) 1988-05-25 1988-05-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63127326A JP2599757B2 (ja) 1988-05-25 1988-05-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH01296632A true JPH01296632A (ja) 1989-11-30
JP2599757B2 JP2599757B2 (ja) 1997-04-16

Family

ID=14957164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63127326A Expired - Lifetime JP2599757B2 (ja) 1988-05-25 1988-05-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2599757B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS602832U (ja) * 1983-06-20 1985-01-10 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS602832U (ja) * 1983-06-20 1985-01-10 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2599757B2 (ja) 1997-04-16

Similar Documents

Publication Publication Date Title
JP2979923B2 (ja) 半導体装置
JP3677519B2 (ja) 電力用半導体モジュール
US20180183432A1 (en) Semiconductor apparatus and inverter system
JP2022122848A (ja) 絶縁ゲートバイポーラトランジスタ、グループ、及び電力変換器
JP5056595B2 (ja) 電力変換装置
US6552429B2 (en) Power switching semiconductor device with suppressed oscillation
KR940008343B1 (ko) 대전력 반도체장치
US6795324B2 (en) Power converter
JP3896940B2 (ja) 半導体装置
JP2009148077A (ja) 電圧駆動型半導体モジュール及びこれを用いた電力変換器
JP2850623B2 (ja) 半導体装置
JPH01296632A (ja) 半導体装置
JP3251802B2 (ja) 直列多重電力変換装置
JP7113936B1 (ja) 電力用半導体モジュール
JP3277524B2 (ja) 半導体スイッチ回路及びインバータ装置
JPH088394A (ja) 高速スイッチングデバイスの主回路構成方法
JPH099644A (ja) 電力用半導体装置
JPH11163257A (ja) 半導体装置
WO2024111190A1 (ja) パワー半導体装置
JP2551089Y2 (ja) 電流バランスを改善したスイッチング素子の並列接続回路
JPH084122B2 (ja) 半導体装置
JPH04229079A (ja) 半導体スイッチの並列接続方法、スイッチ回路及びインバータ装置
US4931666A (en) Darlington-connected semiconductor device
JPH02130954A (ja) 逆阻止形トランジスタモジュール
JP2023176880A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12