JPH01286080A - 半導体集積回路の自動配線方法 - Google Patents
半導体集積回路の自動配線方法Info
- Publication number
- JPH01286080A JPH01286080A JP63114615A JP11461588A JPH01286080A JP H01286080 A JPH01286080 A JP H01286080A JP 63114615 A JP63114615 A JP 63114615A JP 11461588 A JP11461588 A JP 11461588A JP H01286080 A JPH01286080 A JP H01286080A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- bus
- signals
- bus signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 101710091102 Probable cinnamyl alcohol dehydrogenase 2 Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路のバス信号の配線径路を決定す
る自動配線方法である。特に、任意サイズの矩形ブロッ
クを配置し・たビルディングブロック方式で設計する半
導体装置に好適な自動配線方法である。
る自動配線方法である。特に、任意サイズの矩形ブロッ
クを配置し・たビルディングブロック方式で設計する半
導体装置に好適な自動配線方法である。
バス信号とは、アドレス信号、データ信号なで複数本の
信号が纒まって１つの役割を成す信号の集合である。従
来、バス信号の配線方法については、第２０回デザイン
・オートメーション会議予稿集（１９８３年）第５７８
頁から第５８３頁（Ｐｒｏｃ、ｏｆ Ｄｅｓｉｇｎ Ａ
ｕｔｏ■ａｔｉｏｎ Ｃｏｎｆ、 （ｉ９８３） ｐ
ｐ５７８−５８３）において発表されている。この文献
で述べられている配線方法は、配線層が１層であり、配
線領域は連続した折線で囲まれた閉領域で内部には配線
の障害となるものがない領域に限定されていた０本発明
は、上記文献とは異なり、２層以上の配線層でも使用で
きる。また、ビルディングブロック方式設計の半導体装
置の自動配線を目的としているので、配線領域は、連続
した折線で囲まれた閉領域内に矩形ブロックが配線の障
害として多数存在する領域である。むしろ、矩形ブロッ
クの隙間を配線領域として、バス信号を纒まった配線を
行なう方法である。
信号が纒まって１つの役割を成す信号の集合である。従
来、バス信号の配線方法については、第２０回デザイン
・オートメーション会議予稿集（１９８３年）第５７８
頁から第５８３頁（Ｐｒｏｃ、ｏｆ Ｄｅｓｉｇｎ Ａ
ｕｔｏ■ａｔｉｏｎ Ｃｏｎｆ、 （ｉ９８３） ｐ
ｐ５７８−５８３）において発表されている。この文献
で述べられている配線方法は、配線層が１層であり、配
線領域は連続した折線で囲まれた閉領域で内部には配線
の障害となるものがない領域に限定されていた０本発明
は、上記文献とは異なり、２層以上の配線層でも使用で
きる。また、ビルディングブロック方式設計の半導体装
置の自動配線を目的としているので、配線領域は、連続
した折線で囲まれた閉領域内に矩形ブロックが配線の障
害として多数存在する領域である。むしろ、矩形ブロッ
クの隙間を配線領域として、バス信号を纒まった配線を
行なう方法である。
バス信号は、アドレス信号、データ信号など。
複数の信号が纒まって１つの役割を成す、従って各信号
の配線長にばらつきがあると、信号の伝播時間、及び、
信号の到達時間がばらつく、この信（゛ 号到達時間のばらつきをスキューという、半導体装置を
高速に動作させるためには、バス信号のスキューを小さ
くしなければならない、スキューを小さくするためには
、バス信号内の各信号の配線長をできるだけ揃えて、各
信号の伝播時間を等しくしなければならない。
の配線長にばらつきがあると、信号の伝播時間、及び、
信号の到達時間がばらつく、この信（゛ 号到達時間のばらつきをスキューという、半導体装置を
高速に動作させるためには、バス信号のスキューを小さ
くしなければならない、スキューを小さくするためには
、バス信号内の各信号の配線長をできるだけ揃えて、各
信号の伝播時間を等しくしなければならない。
本発明の目的は、バス信号内の各信号の配線長をできる
だけ揃えて、バス信号のスキューを小さくすることにあ
る。従来、半導体装置の配線に用いられた自動配線方式
では、バス信号内の各信号は独立に個々の信号として扱
っていたので、各信号ごとに異なった配線径路になって
いた。このため、バス信号内の各信号の配線長のばらつ
きが大きかった。ここで、信号の配線径路とは、ブロッ
クとブロックの隙間である配線領域を複数の部分領域に
分割した時、その信号の配線が通過する部分領域の集合
である。第２図は、４個の信号から成るバス信号におい
て、信号の配線径路が異なる場合の配線図である。信号
２０２と２０３の配線径路はブロック２０１の左側を通
過しているが、信号２０４と２０５の配線径路はブロッ
ク２０１の右側を通過している。このようにバス信号内
の各信号の配線径路が異なると、各信号の配線長にばら
つきを生じて、バス信号のスキューが大きくなる。
だけ揃えて、バス信号のスキューを小さくすることにあ
る。従来、半導体装置の配線に用いられた自動配線方式
では、バス信号内の各信号は独立に個々の信号として扱
っていたので、各信号ごとに異なった配線径路になって
いた。このため、バス信号内の各信号の配線長のばらつ
きが大きかった。ここで、信号の配線径路とは、ブロッ
クとブロックの隙間である配線領域を複数の部分領域に
分割した時、その信号の配線が通過する部分領域の集合
である。第２図は、４個の信号から成るバス信号におい
て、信号の配線径路が異なる場合の配線図である。信号
２０２と２０３の配線径路はブロック２０１の左側を通
過しているが、信号２０４と２０５の配線径路はブロッ
ク２０１の右側を通過している。このようにバス信号内
の各信号の配線径路が異なると、各信号の配線長にばら
つきを生じて、バス信号のスキューが大きくなる。
本発明の目的は、バス信号のスキューを小さくするため
に、バス信号内の各信号の配線を同じ配線径路にする自
動配線方式を提供することにある。
に、バス信号内の各信号の配線を同じ配線径路にする自
動配線方式を提供することにある。
バス信号内の各信号の配線を同じ配線径路とするために
、従来と異なる入力手段とグローバル配線手段を設ける
。
、従来と異なる入力手段とグローバル配線手段を設ける
。
入力手段としては、従来のブロック配置情報、ブロック
の端子位置情報、信号ごとの結線すべき端子の集合の情
報（論理情報）に加えて、新たにバス信号名とバス信号
に属する信号名リスト情報を入力できる記能をもたせる
。これによって、バス信号に属する信号のリストを入力
することができる。
の端子位置情報、信号ごとの結線すべき端子の集合の情
報（論理情報）に加えて、新たにバス信号名とバス信号
に属する信号名リスト情報を入力できる記能をもたせる
。これによって、バス信号に属する信号のリストを入力
することができる。
グローバル配線手段としては、バス信号に対して次の２
段階の処理する機能をもたせる。
段階の処理する機能をもたせる。
（１）バス信号内の全信号を端子を集めて、バス信号全
体を１信号とみなし、バス信号の配線径路を探索する。
体を１信号とみなし、バス信号の配線径路を探索する。
この探索方法は従来のグローバル配線手法でよい、但し
、探索したバス信号の配線径路は、グラフ理論用語のト
リー状でなければならない、トリー状でないとループが
存在する。
、探索したバス信号の配線径路は、グラフ理論用語のト
リー状でなければならない、トリー状でないとループが
存在する。
（２）バス信号内の各信号について、（１）で求めたバ
ス信号の配線径路の範囲内で、配線径路を探 ′索する
。この探索方法も従来のグローバル配線手法でよい。
ス信号の配線径路の範囲内で、配線径路を探 ′索する
。この探索方法も従来のグローバル配線手法でよい。
入力手段にバス信号名とバス信号に属する信号名リスト
情報を入力できる機能をもたせたことによって、バス信
号名とバス信号に属する信号との対応をつけたテーブル
を作成できる。さらに、各信号と信号に属する端子との
対応をつけたテーブルを作成できる。
情報を入力できる機能をもたせたことによって、バス信
号名とバス信号に属する信号との対応をつけたテーブル
を作成できる。さらに、各信号と信号に属する端子との
対応をつけたテーブルを作成できる。
グローバル配線手段によって、バス信号に属する各信号
の配線径路が同じになるように決める。
の配線径路が同じになるように決める。
先ず、バス信号内の全信号の端子を集めて、バス信号全
体を１信号とみなしてバス信号の配線径路を探索するこ
とによって、トリー状のバス配線径路が求まる。トリー
状であれば配線径路にループはない０次いで、トリー状
のバス配線径路の範囲内に限定して、バス信号内の各信
号の配線径路を求めることによって、バス信号内の各信
号の配線長のばらつきを小さくすることができる。バス
信号の配線径路は全端子を配線できる配線径路なので、
バス信号内の各信号の配線径路は必ず見い出すことがで
きる。バス配線径路はトリー状なので、どの信号でも、
端子の位置により信号の配線径路は一意に決まる。つま
り、ループがないので１つの信号に２つ以上の配線径路
が求まる可能性はない、第２図は本発明と違って、バス
信号内の信号が異なった配線径路になった図である。信
号２０２と２０３の配線径路はブロック２０１の左側を
通過し、信号２０４と２０５の配線径路はブロック２０
１の右側を通過している。本発明によれば、バス信号内
の全信号がブロックの同一側を通過する。故に、バス信
号内の信号は同じ配線径路となるので、バス信号内の各
信号の配線長のばらつきが小さくなり、バス信号のスキ
ューが小さくなる。
体を１信号とみなしてバス信号の配線径路を探索するこ
とによって、トリー状のバス配線径路が求まる。トリー
状であれば配線径路にループはない０次いで、トリー状
のバス配線径路の範囲内に限定して、バス信号内の各信
号の配線径路を求めることによって、バス信号内の各信
号の配線長のばらつきを小さくすることができる。バス
信号の配線径路は全端子を配線できる配線径路なので、
バス信号内の各信号の配線径路は必ず見い出すことがで
きる。バス配線径路はトリー状なので、どの信号でも、
端子の位置により信号の配線径路は一意に決まる。つま
り、ループがないので１つの信号に２つ以上の配線径路
が求まる可能性はない、第２図は本発明と違って、バス
信号内の信号が異なった配線径路になった図である。信
号２０２と２０３の配線径路はブロック２０１の左側を
通過し、信号２０４と２０５の配線径路はブロック２０
１の右側を通過している。本発明によれば、バス信号内
の全信号がブロックの同一側を通過する。故に、バス信
号内の信号は同じ配線径路となるので、バス信号内の各
信号の配線長のばらつきが小さくなり、バス信号のスキ
ューが小さくなる。
バス信号内の１信号について配線径路を求めてバス信号
内の残りの信号の配線径路を同じ配線径路にコピーする
方法を採用しなかった理由を述べる。バス信号には多く
のブロックがつながる。ブロックによっては、バス信号
内の全信号でなく一部の信号のみがつながる場合がある
０例えば。
内の残りの信号の配線径路を同じ配線径路にコピーする
方法を採用しなかった理由を述べる。バス信号には多く
のブロックがつながる。ブロックによっては、バス信号
内の全信号でなく一部の信号のみがつながる場合がある
０例えば。
３２ビツトのうちの８ビツトのみがつながる場合である
。この場合、ブロックにつながる３８ビツトの中に、バ
ス信号として選んだ１信号が含まれないことがあり得る
。８ビツトの中に含まれないと、このブロックへの配線
径路が作られずに、バス信号の配線ができない。このよ
うに、バス信号内の一部の信号のみがブロックにつなが
る場合にも、配線径路ができるようにした。
。この場合、ブロックにつながる３８ビツトの中に、バ
ス信号として選んだ１信号が含まれないことがあり得る
。８ビツトの中に含まれないと、このブロックへの配線
径路が作られずに、バス信号の配線ができない。このよ
うに、バス信号内の一部の信号のみがブロックにつなが
る場合にも、配線径路ができるようにした。
また、バス信号のブロック端子は、並んでいなくて、ブ
ロックごとに信号の並び順が異なっている場合にも本発
明を適用することができる。
ロックごとに信号の並び順が異なっている場合にも本発
明を適用することができる。
これらが、先ずバス信号内の全端子の端子を１つの信号
につながるとしてバス信号の配線径路を求めた理由であ
る。
につながるとしてバス信号の配線径路を求めた理由であ
る。
本発明の一実施例を第３図以下により説明する。
第３図はバス信号も含めた配線処理方法の全体を示す。
最初のステップ３０１はブロック配置情報、ブロックの
端子位置情報、信号ごとの結線すべき端子の集合の情報
（論理情報）、及び、バス信号名とバス信号に属する信
号名のリスト情報を入力する。そして、バス信号名とバ
ス信号との対応をつけたテーブル、及び、各信号と信号
に属する端子との対応をつけたテーブルを作成する。
端子位置情報、信号ごとの結線すべき端子の集合の情報
（論理情報）、及び、バス信号名とバス信号に属する信
号名のリスト情報を入力する。そして、バス信号名とバ
ス信号との対応をつけたテーブル、及び、各信号と信号
に属する端子との対応をつけたテーブルを作成する。
ステップ３０２は、ブロックとブロックの隙間の配線領
域全体を部分配線領域（以下チャネルと呼ぶ）に分割し
、チャネルの接続関係を表現するチャネルグラフを作成
する。配線領域全体をチャネルに分割する方法としては
、例えば、ＩＥＥＥＴｒａｎｓ、 ｏｎ ＣＡＤ、 ｖ
ｏｌ ＣＡＤ−２，＆４． ｐ ｐ ２８５−２９２
（１９８３）に発表された、木村他の方法を使用できる
。木村他の方法は、ブロックの辺の線分を、他のブロッ
クの辺またはチップ境界まで延長し、２つの線分の間に
ブロックがなくて線分の区間に抱含関係がある時に２つ
の線分を１本の線分にまとめる手順を繰返す方法である
。第４図はこうしてできた配線領域全体をチャネルへ分
割した図である。第４図の破線がチャネルへの分割線で
ある。ここで、チャネルを頂点とし、チャネルとチャネ
ルが隣接している時には、各チャネルに対応する頂点間
を線（枝）を結んでできるグラフをチャネルグラフと呼
ぶ、第４図のチャネルへの分割図に対応するチャネルグ
ラフが第５図である。
域全体を部分配線領域（以下チャネルと呼ぶ）に分割し
、チャネルの接続関係を表現するチャネルグラフを作成
する。配線領域全体をチャネルに分割する方法としては
、例えば、ＩＥＥＥＴｒａｎｓ、 ｏｎ ＣＡＤ、 ｖ
ｏｌ ＣＡＤ−２，＆４． ｐ ｐ ２８５−２９２
（１９８３）に発表された、木村他の方法を使用できる
。木村他の方法は、ブロックの辺の線分を、他のブロッ
クの辺またはチップ境界まで延長し、２つの線分の間に
ブロックがなくて線分の区間に抱含関係がある時に２つ
の線分を１本の線分にまとめる手順を繰返す方法である
。第４図はこうしてできた配線領域全体をチャネルへ分
割した図である。第４図の破線がチャネルへの分割線で
ある。ここで、チャネルを頂点とし、チャネルとチャネ
ルが隣接している時には、各チャネルに対応する頂点間
を線（枝）を結んでできるグラフをチャネルグラフと呼
ぶ、第４図のチャネルへの分割図に対応するチャネルグ
ラフが第５図である。
第４図のチャネル４０１〜４０７に対応するのが。
第５図の頂点５０１〜５０７である。第４図のチャネル
４０２は、チャネル４０３と、４０７と隣接している。
４０２は、チャネル４０３と、４０７と隣接している。
従って、第５図では、頂点５０２は頂点５０３と５０７
と線で結ばれる。
と線で結ばれる。
第３図のステップ３０３はグローバル配線である。この
ステップでは、各信号の配線がどのチャネルを経由して
配線させるかを決定する。チャネルグラフ上で述べれば
、どの頂点を経由して配線させるかを決定する０本発明
は、このグローバル配線において、バス信号に属する各
信号の配線径路（経由するチャネルのチエイン）を同じ
にする方法である。このグローバル配線については後に
詳述する。
ステップでは、各信号の配線がどのチャネルを経由して
配線させるかを決定する。チャネルグラフ上で述べれば
、どの頂点を経由して配線させるかを決定する０本発明
は、このグローバル配線において、バス信号に属する各
信号の配線径路（経由するチャネルのチエイン）を同じ
にする方法である。このグローバル配線については後に
詳述する。
ステップ３０４は詳細配線である。このステップでは、
各チャネルごとに、チャネルを経由する配線径路を切り
出して、チャネル内の配線パターンを決定する。この時
、チャネルの接合部では配線が整合するように配線パタ
ーンを決定する。チャネルを配線する方法としては、例
えば、ＩＥＥＥＴｒａｎｓ、 ｏｎ ＣＡＤ、 ｖｏｌ
ＣＡＤ−２，Ｎａ４． ｐ ｐ ２８５−２９２ （
１９８３）に発表された木村他の方法を使用できる。
各チャネルごとに、チャネルを経由する配線径路を切り
出して、チャネル内の配線パターンを決定する。この時
、チャネルの接合部では配線が整合するように配線パタ
ーンを決定する。チャネルを配線する方法としては、例
えば、ＩＥＥＥＴｒａｎｓ、 ｏｎ ＣＡＤ、 ｖｏｌ
ＣＡＤ−２，Ｎａ４． ｐ ｐ ２８５−２９２ （
１９８３）に発表された木村他の方法を使用できる。
バス信号の配線径路決定を含めたグローバル配線につい
て、第６図により説明する。信号にはバス信号に属する
信号とバス信号に属さない信号があるので、両者を区別
して扱う、ステップ６０１では、第３図の入力処理３０
１で作成したテーブルにてバス信号の有無を判定する。
て、第６図により説明する。信号にはバス信号に属する
信号とバス信号に属さない信号があるので、両者を区別
して扱う、ステップ６０１では、第３図の入力処理３０
１で作成したテーブルにてバス信号の有無を判定する。
バス信号がなければ、バス信号に対する処理６０２〜６
０５をスキップして、ステップ６０６へ行く、バス信号
がある場合には、ステップ６０２にて、１つのバス信号
内の全信号の端子を集めて、バス信号を１信号とみなし
てこのバス信号を配線径路をチャネルグラフ上で探索す
る。１信号の配線径路の探索方法としては、例えば、Ｉ
ＥＥＥ Ｔｒａｎｓ、 ｏｎ ＣＡＤ、ｖｏｌＣＡＤ−
２，Ｎｎ４．ｐｐ２８５−２９２ （１９８３）に発表
された木村他の方法を使用できる。木村他の方法で探索
した配線径路はトリー状でループはない、求めたバス配
線径路に対応するチャネルグラフ上の頂点にマークを付
けて他の頂点と区別する。第１図または第２図を各信号
の結線情報とブロック配線情報とした時、チャネルグラ
フは第５図になる。バス信号内の全信号の端子を集めて
。
０５をスキップして、ステップ６０６へ行く、バス信号
がある場合には、ステップ６０２にて、１つのバス信号
内の全信号の端子を集めて、バス信号を１信号とみなし
てこのバス信号を配線径路をチャネルグラフ上で探索す
る。１信号の配線径路の探索方法としては、例えば、Ｉ
ＥＥＥ Ｔｒａｎｓ、 ｏｎ ＣＡＤ、ｖｏｌＣＡＤ−
２，Ｎｎ４．ｐｐ２８５−２９２ （１９８３）に発表
された木村他の方法を使用できる。木村他の方法で探索
した配線径路はトリー状でループはない、求めたバス配
線径路に対応するチャネルグラフ上の頂点にマークを付
けて他の頂点と区別する。第１図または第２図を各信号
の結線情報とブロック配線情報とした時、チャネルグラ
フは第５図になる。バス信号内の全信号の端子を集めて
。
バス信号を１信号とみなして配線径路を求めた図が第７
図である。従つい、第５図のチャネルグラフ上では、頂
点５０２，５０３，５０５にマークが付く。
図である。従つい、第５図のチャネルグラフ上では、頂
点５０２，５０３，５０５にマークが付く。
ステップ６０３では、バス信号内の１信号の配線径路を
、ステップ６０２でマーク付けしたチャネルグラフ上で
探索する。探索方法は、前述の木村他の方法にマーク付
けした頂点に限定する処理を追加すれば使用できる。第
８図は、バス信号内の１信号の配線径路を求めた図であ
る。ステップ６０２で求めたバス信号全体の配線径路で
ある第７図と同じ配線径路になる。ステップ６０３は、
バス信号内の全信号について行なう、全信号終了したか
どうかはステップ６０４で判定する。第１図は、バス信
号内の全信号の配線径路を求めた図である。ステップ６
０５は、バス信号が複数個ある場合に、バス信号ごとに
上記処理をするための（判定である。ＢＵＳ信号が複数
個ある時は、ステップ６０２，６０３，６０４をバス信
号ごとに繰返す。
、ステップ６０２でマーク付けしたチャネルグラフ上で
探索する。探索方法は、前述の木村他の方法にマーク付
けした頂点に限定する処理を追加すれば使用できる。第
８図は、バス信号内の１信号の配線径路を求めた図であ
る。ステップ６０２で求めたバス信号全体の配線径路で
ある第７図と同じ配線径路になる。ステップ６０３は、
バス信号内の全信号について行なう、全信号終了したか
どうかはステップ６０４で判定する。第１図は、バス信
号内の全信号の配線径路を求めた図である。ステップ６
０５は、バス信号が複数個ある場合に、バス信号ごとに
上記処理をするための（判定である。ＢＵＳ信号が複数
個ある時は、ステップ６０２，６０３，６０４をバス信
号ごとに繰返す。
ステップ６０６，６０７，６０８は、バス信号に属さな
い信号の配線径路を求める。ステップ６０６は、バス信
号に属する信号は既に配線径路が求まっているので、ス
テップ６０７をスキップするための判定である。ステッ
プ６０７は１信号の配線径路を探索する処理で、前述の
木村他の方法が使える。ステップ６０８は全信号の配線
径路の探索を終了したかどうかの判定である。
い信号の配線径路を求める。ステップ６０６は、バス信
号に属する信号は既に配線径路が求まっているので、ス
テップ６０７をスキップするための判定である。ステッ
プ６０７は１信号の配線径路を探索する処理で、前述の
木村他の方法が使える。ステップ６０８は全信号の配線
径路の探索を終了したかどうかの判定である。
上記と異なる実施例としては、第６図のグローバル配線
について、先にバス信号に属さない信号の配線径路を求
め１次にバス信号に属す信号の配線径路を求める方法で
あるにの場合には、第６図の信号を用いて処理の並び順
を示すと、６０６゜６０７．６０８，６０１，６０２，
６０３，６０４゜６０５の順とする。
について、先にバス信号に属さない信号の配線径路を求
め１次にバス信号に属す信号の配線径路を求める方法で
あるにの場合には、第６図の信号を用いて処理の並び順
を示すと、６０６゜６０７．６０８，６０１，６０２，
６０３，６０４゜６０５の順とする。
本発明によれば、バス信号内の各信号の配線径路は、第
１図のように纒まってブロックの一方の側を通る。第２
図のように、バス信号内の一部の信号の配線径路はブロ
ックの左側を通り、一部の信号の配線径路はブロックの
右側を通るという、バス信号内の信号が異なる配線径路
になることはない。従って、バス信号内の信号の配線長
のばらつきが小さくなり、バス信号のスキューを小さく
できる。これによって、半導体装置の動作速度を早くで
きる効果がある。
１図のように纒まってブロックの一方の側を通る。第２
図のように、バス信号内の一部の信号の配線径路はブロ
ックの左側を通り、一部の信号の配線径路はブロックの
右側を通るという、バス信号内の信号が異なる配線径路
になることはない。従って、バス信号内の信号の配線長
のばらつきが小さくなり、バス信号のスキューを小さく
できる。これによって、半導体装置の動作速度を早くで
きる効果がある。
第１図は本発明に従ったバス信号の配線径路を示す図、
第２図は従来方法で配線したバス信号の配線径路を示す
図である。第３図は配線処理全体構成を示す、第４図は
配線領域の分割を示す図で、第５図は分割後の部分領域
の関係を表わすチャネルグラフの図である。第６図は本
発明の中心を成すグローバル配線の流れ図である。第７
図及び第８図はグローバル配線の途中段階での配線径路
ができて行く過程を示した図である。 ２０１・・・ブロック、２０２，２０３，２０４゜２０
５・・・バス信号内容信号の配線径路、３０１゜３０２
．３０３，３０４，３０５−・・配線処理全体の各構成
部分、４０１，４０２，４０３，４０４゜４０５．４０
６，４０７・・・配線領域を分割してできた部分領域、
５０１，５０２，５０３，５０４゜５０５．５０６，５
０７・・・部分領域に対応するチャネルグラフの頂点、
６０１，６０２，６０３゜６０４．６０５，６０６，６
０７，６０８・・・グロ毛 ｌ 記
第 ２ 口第３１！］ ￥″ω ′４夕因
第２図は従来方法で配線したバス信号の配線径路を示す
図である。第３図は配線処理全体構成を示す、第４図は
配線領域の分割を示す図で、第５図は分割後の部分領域
の関係を表わすチャネルグラフの図である。第６図は本
発明の中心を成すグローバル配線の流れ図である。第７
図及び第８図はグローバル配線の途中段階での配線径路
ができて行く過程を示した図である。 ２０１・・・ブロック、２０２，２０３，２０４゜２０
５・・・バス信号内容信号の配線径路、３０１゜３０２
．３０３，３０４，３０５−・・配線処理全体の各構成
部分、４０１，４０２，４０３，４０４゜４０５．４０
６，４０７・・・配線領域を分割してできた部分領域、
５０１，５０２，５０３，５０４゜５０５．５０６，５
０７・・・部分領域に対応するチャネルグラフの頂点、
６０１，６０２，６０３゜６０４．６０５，６０６，６
０７，６０８・・・グロ毛 ｌ 記
第 ２ 口第３１！］ ￥″ω ′４夕因
Claims (1)
- 【特許請求の範囲】 １、半導体集積回路の素子間を配線する方法であつて、
配線領域を複数個の部分領域に分割し、配線が径由すべ
き部分領域の集合である配線径路を決定するグローバル
配線方法において、（ａ）バス信号に属する信号のリス
トを入力する手段と、 （ｂ）バス信号内の全信号を１個の信号とみなして配線
径路を決定し、配線径路に含まれる部分領域にマークを
付ける手段と、 （ｃ）マーク付けされた部分領域の範囲内に限定して、
バス信号内の各信号の配線径路を決定する手段、 をもつことを特徴とした半導体集積回路の自動配線方法
。 ２、請求範囲第１項記載の自動配線方法を用いて、バス
信号の配線をした半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63114615A JP2753263B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路の自動配線方法 |
| US07/350,573 US5065355A (en) | 1988-05-13 | 1989-05-11 | Automatic routing method for LSI |
| KR1019890006379A KR890017777A (ko) | 1988-05-13 | 1989-05-13 | 반도체 집적회로의 자동배선방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63114615A JP2753263B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路の自動配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286080A true JPH01286080A (ja) | 1989-11-17 |
| JP2753263B2 JP2753263B2 (ja) | 1998-05-18 |
Family
ID=14642286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63114615A Expired - Fee Related JP2753263B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路の自動配線方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5065355A (ja) |
| JP (1) | JP2753263B2 (ja) |
| KR (1) | KR890017777A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08221458A (ja) * | 1995-02-09 | 1996-08-30 | Nec Corp | 束配線設計装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797378B2 (ja) * | 1989-02-21 | 1995-10-18 | 日本電気株式会社 | 回路図発生方式 |
| JPH03180976A (ja) * | 1989-12-11 | 1991-08-06 | Hitachi Ltd | 入出力端子割付方法 |
| US5262959A (en) * | 1990-12-07 | 1993-11-16 | Hewlett-Packard Co. | Representation and processing of hierarchical block designs |
| US5485396A (en) * | 1991-06-28 | 1996-01-16 | Vlsi Technology, Inc. | Symbolic routing guidance for wire networks in VLSI circuits |
| US5450331A (en) * | 1992-01-24 | 1995-09-12 | Vlsi Technology, Inc. | Method for verifying circuit layout design |
| US5550750A (en) * | 1993-05-28 | 1996-08-27 | Mentor Graphics Corporation | Method and system for integrating component analysis with multiple component placement |
| US5440497A (en) * | 1993-06-29 | 1995-08-08 | Mitsubishi Semiconductor America, Inc. | Method of and system for laying out bus cells on an integrated circuit chip |
| JP3207989B2 (ja) * | 1993-12-21 | 2001-09-10 | 三菱電機株式会社 | 遅延時間計算装置 |
| US5550748A (en) * | 1994-03-22 | 1996-08-27 | Cadence Design Systems, Inc. | Region search for delay routing and signal net matching |
| US5638288A (en) * | 1994-08-24 | 1997-06-10 | Lsi Logic Corporation | Separable cells having wiring channels for routing signals between surrounding cells |
| US6389582B1 (en) | 1995-12-21 | 2002-05-14 | John Valainis | Thermal driven placement |
| KR100472178B1 (ko) * | 1997-03-06 | 2005-06-27 | 삼성전자주식회사 | 메모리의어드레스와데이터단자를랜덤하게연결가능한컴퓨터 |
| US6230304B1 (en) | 1997-12-24 | 2001-05-08 | Magma Design Automation, Inc. | Method of designing a constraint-driven integrated circuit layout |
| JP2000029913A (ja) * | 1998-07-14 | 2000-01-28 | Mitsubishi Electric Corp | 自動配置配線装置 |
| US6360133B1 (en) * | 1999-06-17 | 2002-03-19 | Advanced Micro Devices, Inc. | Method and apparatus for automatic routing for reentrant process |
| US6446154B1 (en) * | 1999-11-03 | 2002-09-03 | Intel Corporation | Method and mechanism for virtualizing legacy sideband signals in a hub interface architecture |
| US6618840B2 (en) * | 2001-02-12 | 2003-09-09 | Hewlett-Packard Development Company, L.P. | Method and system for analyzing a VLSI circuit design |
| US6567966B2 (en) * | 2001-02-14 | 2003-05-20 | Agilent Technologies, Inc. | Interweaved integrated circuit interconnects |
| JP2008204349A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4636965A (en) * | 1984-05-10 | 1987-01-13 | Rca Corporation | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit |
| JPS63137A (ja) * | 1986-02-17 | 1988-01-05 | Mitsubishi Electric Corp | 配線領域決定処理装置 |
-
1988
- 1988-05-13 JP JP63114615A patent/JP2753263B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-11 US US07/350,573 patent/US5065355A/en not_active Expired - Lifetime
- 1989-05-13 KR KR1019890006379A patent/KR890017777A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08221458A (ja) * | 1995-02-09 | 1996-08-30 | Nec Corp | 束配線設計装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2753263B2 (ja) | 1998-05-18 |
| US5065355A (en) | 1991-11-12 |
| KR890017777A (ko) | 1989-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01286080A (ja) | 半導体集積回路の自動配線方法 | |
| US6480996B1 (en) | System and method for transposing wires in a circuit design | |
| US4700316A (en) | Automated book layout in static CMOS | |
| JP3567134B2 (ja) | 電子デバイスおよび電子装置を製造および設計する方法 | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| JP2011100238A (ja) | 業務プロセス構造推定方法、プログラム及び装置 | |
| JPH05243383A (ja) | 自動配線方法 | |
| US6412103B1 (en) | Routing method removing cycles in vertical constraint graph | |
| JP3166521B2 (ja) | 論理回路の生成方法 | |
| JPS6320573A (ja) | 分割式回路変換方式 | |
| JP2877086B2 (ja) | 回路図面生成装置及び回路図面生成方法 | |
| JP3164503B2 (ja) | 配線パターン作成装置 | |
| JPH11259555A (ja) | マクロの設計方法 | |
| JP2856146B2 (ja) | 回路検証結果の表示方法および装置 | |
| JPH04288676A (ja) | 回路図の自動生成における素子の配置及び配線方法 | |
| JPS63155740A (ja) | 配線処理方式 | |
| JPH0728858A (ja) | 論理回路合成装置 | |
| JPH01318164A (ja) | 図面自動生成方式 | |
| JPH04333260A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH0520396A (ja) | 回路データ接続追跡システム | |
| JPH0520789B2 (ja) | ||
| JPH113944A (ja) | Ａｓｉｃのレイアウト方法 | |
| JPH09259151A (ja) | 回路シミュレーション方法 | |
| JPH0945777A (ja) | 半導体集積回路の製造のための回路シミュレーション方法およびそのシミュレーション方法のための負荷モデル生成方法 | |
| JPH0567681A (ja) | 半導体論理集積回路におけるレイアウト設計方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |