[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH01272766A - マグネトロンスパッタ操業方法 - Google Patents

マグネトロンスパッタ操業方法

Info

Publication number
JPH01272766A
JPH01272766A JP10339788A JP10339788A JPH01272766A JP H01272766 A JPH01272766 A JP H01272766A JP 10339788 A JP10339788 A JP 10339788A JP 10339788 A JP10339788 A JP 10339788A JP H01272766 A JPH01272766 A JP H01272766A
Authority
JP
Japan
Prior art keywords
substrate
negative voltage
target
film
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10339788A
Other languages
English (en)
Inventor
Kouichirou Akari
孝一郎 赤理
Tadashi Kumakiri
熊切 正
Atsushi Munemasa
淳 宗政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP10339788A priority Critical patent/JPH01272766A/ja
Publication of JPH01272766A publication Critical patent/JPH01272766A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はマグネトロンスパッタ操業方法に関し、詳細に
は基板表面の放電洗浄工程と基板への蒸着膜形成工程を
同一雰囲気内で連続的に実施で与る様にしたマグネトロ
ンスパッタ操業方法に関するものである。
[従来の技術] スパッタリング等の物理的蒸着法によって基板上に金属
や化合物の薄膜を形成する場合には、薄膜の付着力を高
めると共にその性質の安定化を図る目的で、基板の前処
理が行なわれる。基板の前処理としては、まず真空装置
外で基板の予熱洗浄処理が行なわれ、製作工程や保存工
程で付着した各種の汚染物質が取除かれた後、更に真空
装置内で真空放電洗浄が行なわれて基板表面になお残留
している吸着ガス等が取り除かれる。
第2図は典型的なマグネトロンスパッタ装置の構成を示
す概略説明図であり、図中1は真空チャンバー、2はタ
ーゲットホルダー、3は永久磁石、4はターゲット、5
は基板ホルダー、6は基板、7はメツシュアノード、8
は成膜用高周波電源、9は放電洗浄用及びバイアス印加
用の直流電圧電源、10はシャッターを夫々示す。
当該装置では、減圧ガス(例えばAr等)雰囲気中にタ
ーゲット4(陰極)と基板6(陽極)を離して対向配置
すると共にそれらの間に高電圧を印加することによって
グロー放電状態を形成し、該放電空間に形成されたプラ
ズマ正イオンをターゲット表面に衝突させ、ターゲット
表面から放出されるスパッタ粒子を基板上に蒸着させる
。そして前記永久磁石3によって電界と直交する方向に
磁界を形成することにより、放電効率を高め成膜速度を
促進させる。
上記蒸着膜形成に先立って基板6を放電洗浄する当って
は、次の様に行なわれる。即ち真空チャンバー1内を真
空排気後Ar等の不活性ガスを導入し、真空チャンバー
1内の圧力を調整した上で、基板6が陰極となる様にメ
ツシュアノード7と基板6間に数百乃至数千ボルトの電
圧を電源9によって印加しグロー放電を引き起こす。そ
してイオン化された不活性ガスイオンが基板6ヘイオン
衝撃を与えることによって、基板6上に付着している残
留吸着ガス等が除去される。
尚上記電源9は、高品質の薄膜を得る目的で、膜形成中
においても基板6側に負電圧を印加する場合(バイアス
スパッタリング法)にも利用されている。
[発明が解決しようとする課題] 第3図は、放電洗浄及び蒸着膜形成の各工程を含めたマ
グネトロンスパッタ操業の従来手順を示すフローチャー
トである。放電洗浄を行なう場合には前述した様に、ま
ず真空チャンバー内の圧力調整が行なわれるが、従来で
は直流電圧電源によるグロー放電の維持可能な圧力範囲
が10−”Torr台までである為、放電洗浄時のチャ
ンバー内圧力は10−2丁orr程度に設定されていた
。一方マグネトロンスバッタの成膜時の圧力は、ターゲ
ットホルダー内に配置された永久磁石によるマグネトロ
ン効果と高周波電源の使用により、成膜時のグロー放電
は1G−’Torr台まで維持可能となるが、できる膜
の膜質の点からより低圧力下での成膜が望ましい為、一
般に成膜時の圧力は10−’Torr程度に設定されて
いた。従って放電洗浄工程から成膜工程に穆る際には、
第3図に示す様に真空チャンバー内の圧力を成膜に最適
な圧力値に再調整する必要があり、ますだ第1にはその
間の時間的損失が挙げられる。又反応性スパッタを実施
する場合や基板を加熱する場合等には、圧力の再調整の
間に反応性ガスの導入や基板の加熱を行っており、時間
的な損失は勿論のこと基板の再汚染の恐れもあった。更
に放電洗浄時のグロー放電は一般に1O−2Torr程
度のおだやかな減圧状態で行なうのが一般であるから、
基板に衝突する際の不活性ガスイオンのエネルギーが低
く、且つ流入電流密度も小さいので十分な洗浄効果が得
られないという問題もあった。
本発明はこうした状況のもとでなされたものであって、
その目的とするところは、時間的損失が少なく且つ基板
の再汚染の恐れもなく、十分な洗浄効果を発揮しつつ安
定した薄膜を形成できる様なスパッタリング操業方法を
提供することにある。
[課題を解決する為の手段] 上記目的を達成し得た本発明とは、マグネトロンスパッ
タ装置を用いて基板上に薄膜を形成するに当たり、該装
置内を成膜操業時の圧力条件に調整した状態で、ターゲ
ット側に負電圧を印加して主放電を発生させると共に、
前記基板側には前記ターゲット側よりも電位の低い負電
圧を印加して基板表面の清浄化を図り、引続き前記基板
側の負電圧電位を前記ターゲット側の負電圧電位よりも
高くなる様に調整してスパッタリングを行ない基板上に
成膜する点に要旨を有するマグネトロンスパッタ操業方
法である。
[作用] 第4図は本発明方法の手順を示すフローチャートである
。尚本発明方法を実施する為のマグネトロンスパッタ装
置の構成は、基本的には第2図に示した構成と同様であ
り、第2図及び第4図を同時に参照しつつ本発明方法を
説明する。
真空チャンバー1内への基板セットから不活性ガス導入
までの工程は従来と同様である(前記第3図参照)。本
発明においては、最初の圧力調整の段階において、真空
チャンバー1内を成膜時の圧力条件(例えば10−’T
orrの低い圧力)に調整する。尚反応性スパッタを行
なう場合には、不活性ガスを導入するときに必要な反応
ガスを同時に導入してから真空チャンバー内が成膜時の
圧力状態に調整される。即ち本発明法においては、不活
性ガス(及び反応性ガス)を導入した後の圧力調整の段
階で真空チャンバー1内が成膜時の圧力に設定される。
次に前述のバイアススパッタ法と同様にして、成膜用電
源8によってターゲット4側に負電圧(vt)を印加し
てグロー放電を発生させると共に、バイアス印加用電源
9によって基板6側にも負電圧(Vs)を印加する。但
し、本発明方法ではグロー放電発生後のしばらくの間は
基板6側がターゲット4側よりも電位が低くなる様に(
vt>vs)前記電源8.9の電圧を設定する。この状
態では基板6側に到達するイオンエネルギーがターゲッ
ト4側に到達するイオンエネルギーよりも大きくなるの
で、基板6の表面におけるスパッタエツチングが優位の
状態となり、該表面の放電洗浄が行なわれる。
この様にして一定時間を経過させて放電洗浄が完了する
と、引続いて基板6側の負電圧電位がターゲット4側の
負電圧電位よりも高((Vs>vt)なる様に調整され
る。この様に電圧を設定した後はターゲット4側でのス
パッタ作用が大きくなり、前述した原理に従って基板6
上に薄膜が形成される。
尚前記第2図に示したマグネトロンスパッタ装置の基本
構成は既に述べた通り、基本的にはそのまま本発明方法
に利用されるのであるが、本発明方法を実施するには、
その他覚源8.9の負電圧を調整する為の機構が付加さ
れる必要がある。
本発明は上述の如く構成されるが、要するに成膜時と同
じ圧力状態で基板の放電洗浄が行なえるので、時間の節
約になると共に、反応性スパッタの場合であっても基板
の再汚染等が防がれる。又ターゲット側(マグネトロン
カソード側)で主放電を発生させているので、従来より
低い圧力下での放電洗浄が可能であり、これによって基
板に到達するイオンのエネルギーが大きくなり、基板へ
の清浄効果が向上する。更に基板へのイオン衝撃エネル
ギーが大きくなることによって、洗浄中の基板温度の上
昇も大きくなり、基板を別途加熱せずども基板への薄膜
の密着性向上が図れる。
以下実施例によって本発明を更に詳細に説明するが、下
記実施例は本発明を限定する性質のものではなく、前・
後記の趣旨に徴して設計変更することはいずれも本発明
の技術的範囲に含まれるものである。
[実施例コ 下記の手順に従って本発明方法を実施し、基板6上にT
iN膜を形成した。
ターゲット4としてTi板を用い、該ターゲット4を真
空チャンバー1内にセットした後真空排気した。このと
きの真空チャンバー1内の圧力はI X 10−’To
rr以下であった。
次にAr(不活性ガス)を11005CCの流量で、及
びN2  (反応性ガス)を9SCCMの流量で夫々導
入した後、チャンバー内の圧力を3×10−’Torr
となる様に調整した。
更に、基板6側の電圧を一500■に、ターゲット側の
電圧を一200■に夫々設定して15分間放電洗浄を行
ない、引続いて基板6側の電圧を一200Vに、ターゲ
ット側の電圧−5oovに夫々設定してスパッタリング
を実施した。このときの基板6及びターゲット4におけ
る電圧の時間的変化を第1図に示す。
その結果、基板6上には安定したTiN膜が形成された
尚木発明者らは、反応ガスの流量(8〜10103CC
、真空チャンバー1内の圧力(3〜5 x 10−’T
orr) 、放電洗浄時における基板6及びターゲット
4の電圧(基板側電圧ニー500〜−400V、ターゲ
ット側電圧ニー200〜−100■)、放電洗浄時間(
5〜15分)、成膜時における基板6及びターゲット4
の電圧(基板側電圧ニー200〜−100V、ターゲッ
ト側電圧ニー500〜−400V)等の条件を上記範囲
内で各種設定して本発明を実施したところ、いずれも安
定したTiN膜が基板6上に形成された。
[発明の効果コ 上述した如く本発明方法によれば、既述した手順に従っ
て操業することによって、基板の放電洗浄と基板への蒸
着膜形成工程とが同一7囲気内で連続的に達成されるの
で、従来における様な圧力再調整による時間的損失をな
くし、十分な洗浄効果を発揮しつつ安定した薄膜を形成
することができる。
【図面の簡単な説明】
第1図は本発明方法を実施した際の基板6及びターゲッ
ト4における電位の時間的変化を示すグラフ、第2図は
典型的なマグネトロンスパッタ装置の構成を示す概略説
明図、第3図は従来のマグネトロンスパッタ操業の手順
を示すフローチャート、第4図は本発明方法の手順を示
すフローチャートである。 1・・・真空チャンバー 2・・・ターゲットホルダー
3・・・永久磁石    4・・・ターゲット5・・・
基板ホルダー  6・・・基板7・・・メツシュアノー
ド 8・・・成膜用高周波電源 9・・・直流電圧電源  10・・・シャッター丼 廻
  (〉) 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. マグネトロンスパッタ装置を用いて基板上に薄膜を形成
    するに当たり、該装置内を成膜操業時の圧力条件に調整
    した状態で、ターゲット側に負電圧を印加して主放電を
    発生させると共に、前記基板側には前記ターゲット側よ
    りも電位の低い負電圧を印加して基板表面の清浄化を図
    り、引続き前記基板側の負電圧電位を前記ターゲット側
    の負電圧電位よりも高くなる様に調整してスパッタリン
    グを行ない基板上に成膜することを特徴とするマグネト
    ロンスパッタ操業方法。
JP10339788A 1988-04-25 1988-04-25 マグネトロンスパッタ操業方法 Pending JPH01272766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10339788A JPH01272766A (ja) 1988-04-25 1988-04-25 マグネトロンスパッタ操業方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10339788A JPH01272766A (ja) 1988-04-25 1988-04-25 マグネトロンスパッタ操業方法

Publications (1)

Publication Number Publication Date
JPH01272766A true JPH01272766A (ja) 1989-10-31

Family

ID=14352926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10339788A Pending JPH01272766A (ja) 1988-04-25 1988-04-25 マグネトロンスパッタ操業方法

Country Status (1)

Country Link
JP (1) JPH01272766A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536610A (ja) * 1991-07-26 1993-02-12 Shimadzu Corp 真空成膜装置
WO2014060817A1 (fr) * 2012-10-18 2014-04-24 Soitec Procédé de collage par adhésion moléculaire

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536610A (ja) * 1991-07-26 1993-02-12 Shimadzu Corp 真空成膜装置
WO2014060817A1 (fr) * 2012-10-18 2014-04-24 Soitec Procédé de collage par adhésion moléculaire
FR2997224A1 (fr) * 2012-10-18 2014-04-25 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
US9548202B2 (en) 2012-10-18 2017-01-17 Soitec Method for bonding by means of molecular adhesion

Similar Documents

Publication Publication Date Title
JP4179642B2 (ja) 金属層の形成方法及び形成装置
US5830330A (en) Method and apparatus for low pressure sputtering
EP0584483B1 (en) Method for preparing a shield to reduce particles in a physical vapor deposition chamber
US4874494A (en) Semiconductor manufacturing apparatus
US6767436B2 (en) Method and apparatus of plasma-enhanced coaxial magnetron for sputter-coating interior surfaces
WO2015025823A1 (ja) スパッタリング成膜装置及びスパッタリング成膜方法
JPH01272766A (ja) マグネトロンスパッタ操業方法
US6468404B2 (en) Apparatus and method for reducing redeposition in a physical vapor deposition system
JP2005534803A (ja) 残留ストレス最適化被覆を形成するスパッタ方法及び装置
JP3659653B2 (ja) 基板上に層を設ける方法およびこれに使用するスパッタリング装置
JPH0892764A (ja) スパッタ装置
US20120219820A1 (en) Housing and method for making the same
JP2694058B2 (ja) アーク蒸着装置
JPS63458A (ja) 真空ア−ク蒸着装置
JPS621471B2 (ja)
US6060131A (en) Method of forming a thin film by plasma chemical vapor deposition
US8568905B2 (en) Housing and method for making the same
JP3824443B2 (ja) スパッタ装置
JP2744505B2 (ja) シリコンスパッタリング装置
JP3364692B2 (ja) 電磁波シールド用成膜方法と装置
JPH0547713A (ja) プラズマ処理装置
JP2002043235A (ja) プラズマ処理装置
JPS63303050A (ja) 窒化ジルコン薄膜の製造方法
JPH0536610A (ja) 真空成膜装置
JPH01184263A (ja) コーティングの前処理方法