JPH01173714A - ブリツジ接点の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、シリコンを主体とする導電領域を電気的に相
互接続するブリッジ接点を設ける方法に関するものであ
る。

Ｂ、従来技術 耐火性金属及び耐火性金属のケイ化物は、多数の導電性
構造を相互接続する好ましい材料となってきた。これら
の材料は、通常アルミニウムや銅などの金属が有する低
抵抗率特性を打し、しかもこれらの材料のような製造上
の困難（たとえばアルミニウムの場合は熱に鋭敏であり
、銅の場合はパターン付けが困難である）がない。従来
技術では、基板上に耐火性金属届を付着させ、この金属
を加熱して、露出したシリコン領域上にケイ化物層を形
成し、この基板を湿式エッチ液で処理して未反応の耐火
性金属を除去することにより、シリコン拡散領域上にケ
イ化物の電極を形成させる方法が一般に知られている。

上記の方法は、浅い接合部を持つものに使用することは
困難である。「浅い接合」または「浅い拡散」の用語は
、シリコン基板の表面からきわめて小さい距離（すなわ
ち０．５ミクロン未満）だけ拡散した拡散領域をいう。

これらの浅い接合領域を用いると、チャネルの長さが短
くなっても、得られるデバイスの特性のばらつきが少な
くなる。

上述のケイ化物の形成方法では、ケイ化物の形成に、下
層のシリコンを最高で１０分の数ミクロンまで消費する
。この消費によってケイ化物と拡散領域の境界面での有
効ドーパント濃度が大幅に減少し、その結果ソース・ド
レイン電極の外因性抵抗が増大し、極端な場合には、接
合部のダイオード特性が劣化する原因となる。このため
、デバイスのスイッチング速度が低下する。

この問題を解決するため、いくつかの方法が提案されて
いる。その１つは、たとえば米国特許第４６６３１９１
号明細書に開示されるように耐火性金属をシリコンとと
もに付着させ、アニーリング時に消耗する接合部のシリ
コンの量を少なくする方法である。もう１つの方法は、
接合領域の上面にシリコンをさらに付着させる方法であ
る。レイス（Ｒｅｉｔｈ）等の論文、「きわめて浅い接
合部構造のための制御されたオーム接点およびブレーナ
化（Ｃｏｎｔｒｏｌｌｅｄ　Ｏｈｍｉｃ　Ｃｏｎｔａｃ
ｔ　ａｎｄＰｌａｎａｒｉｚａｔｉｏｎ　Ｆｏｒ　Ｖｅ
ｒｙ　Ｓｈａｌｌｏｗ　ＪｕｎｃｔｉｏｎＳｔｒｕｃｔ
ｕｒｅｓ）　Ｊ　、Ｉ　ＢＭテクニカル・ディスクロー
ジ＋”プルテン（ＩＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓ
ｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ）　、Ｖｏ　１．　２
０１Ｎｏ、　　９．１９７８年２月、ｐｐ、３４８０〜
３４８３に、アルミニウム付着物に添加したシリコンが
、露出したドーパント領域の表面に拡散することが記載
されている。アルミニウムを除去した後、白金を付着さ
せ、焼成してケイ化白金を生成させる６焼成サイクル中
に、付着したシリコンはすべて、下層の浅い接合領域の
消耗を防止するために消費される。米国特許第３３７５
４１８号明細書に開示された方法では、１２００℃で、
水素雰囲気中で５ｉＣＱ４を還元することにより、シリ
コン基板の露出部分の上に、ドーピングしたエピタキシ
アル・シリコンの薄い層を形成させる。その後、構造全
体にＭｏＳｉ２を付着させ、ドーピングしたエピタキシ
アル層を介して下層のシリコンに接触させる。

米国特許第３７５３７７４号明細書では、露出したシリ
コン領域上にドーピングしたシリコンを付着させた後、
白金を付着させて焼成し、ケイ化白金の接点を形成させ
る。ファン（Ｔｓａｎｇ）の論文「接触バリアのための
厚い金属ケイ化物の形成（Ｆｏｒｍｉｎｇ　Ｔｈ１ｃｋ
　Ｍｅｔａｌ　５ｉｌｉｃｉｄｅ　Ｆｏｒ　Ｃｏｎｔａ
ｃｔＢａｒｒｉｅｒ）　Ｊ、ＩＢＭテクニカル・ディス
クロージ＋”プルテン、Ｖｏｌ、１９、ＮＯ１９，１９
７７年２月、ｐｐ、３３８３〜３３８５では、マスキン
グした基板上にシリコンのブランケット層を付着させ、
マスクを介して露出した基板の部分を除くすべての領域
からシリコンを除去する。その後、耐火性金属のプラン
ケ、ソト層を付着させ、焼成して、露出したシリコン領
域上にケイ化物を形成させる。

本発明では、広い誘電体で横方向に分離したシリコン領
域間ではなく、狭い誘電体で横方向に分離した領域間に
導電性のブリッジ接点を設けることを目的とする。この
ような方法の適用例は、ゲート電極の露出した表面など
、他のシリコン領域に橋絡することなく、多結晶シリコ
ン充てんトレンチと隣接のシリコン拡散領域との間にブ
リッジ接点を形成することにある。このような方法が実
施される一般メモリ・セル構造は、米国特許第４６８８
０６３号明細書に開示されている。この特許では、多結
晶シリコン充てんトレンチと、隣接するトランスファ・
ゲートＦＥＴのソース拡散領域との間の接続は、これら
２領域を分離する誘電体上を橋絡する導電性の多結晶シ
リコン層を付着させ、エツチングすることにより形成す
る。同時係属の米国特許出願第７９３５１８号明細書で
は、この接点は、これら２領域上に高度にドーピングさ
せたシリコンを選択的に成長させることにより形成する
。米国特許出願第９２０４７１号明細書では、この接点
は、耐火性金属を高温条件下で付着させて、選択的なケ
イ化物の生成を促進させることにより形成する。チ日イ
（Ｃｈｏｉ）等の論文「トレンチのケイ化チタンによる
橋絡と同時に真のゲート分離を行なうためのＣＭＯＳプ
ロセス（ＣＭＯＳ　ＰｒｏｃｅｓｓＦｏｒ　Ｔｉｔａｎ
ｉｕｍ　５ｉｌｉｃｉｄｅ　ＢｒｉｄｇｉｎｇＯｆΔＴ
ｒｅｎｃｈ　Ａｎｄ　Ｓｉｍｕｌｔａｎｅｏｕｓｌｙ　
Ａｌｌｏｗｉｎｇ　ＦｏｒＴｒｕｅ　Ｇａｔｅ　ｌ５ｏ
ｌａｔｉｏｎ）　Ｊ　、　　Ｉ　ＢＭテクニカル・ディ
スクロージャ・プルテン、Ｖｏｌ、２９、Ｎｏ、３．１
９８６年８月、ｐＩ）、１０３７〜１０３８では、耐火
性金属の層を基板全体の上に付着させている。付着の間
に、耐火性金属の厚みはゲート側壁上のほうが基板上の
他の部分の上よりも薄くなるため、後、に行なう異方性
工、ソチングにより、ゲート側壁から耐火性金属を除去
して、必要なブリッジ接点を形成する焼成サイクルの間
に、不必要なブリッジを生じることが防止できる。また
、米国特許第４３３３０９９号明細書では、誘電体で分
離された濃度差をつけてドーピングした領域を有する基
板上に多結晶シリコンの層を付着させ、耐火性金属イオ
ンを注入し、焼成してＰ−Ｎ接合を形成する多結晶シリ
コンのラインの部分にケイ化物を生成させる方法が記載
され、米国特許第４３７４７００号明細書には、ゲート
・レベルの相互接続多結晶シリコンを拡散領域から垂直
方向に分離する誘電体中に、横方向に伸びる刻み目を形
成し、多結晶シリコン層を付着させ、エツチングして溝
を充てんすることにより、後で、２つの領域を相互接続
するケイ化物を形成する耐火性金属付着・焼成工程中の
シリコン源とする方法が開示されている。

上記の従来技術には、いくつかの問題点がある。

多結晶シリコンの層をブリッジ接点の形成に使用すると
、画定のためのマスキング工程を追加する必要がある。

マスキング工程は製造工程のコストをかなり高めるので
、この追加のマスキング工程は避けるべきである。さら
に、これに付随する位置合わせのため、セルを製造する
のに必要な面積がかなり増加する。ドーピングした選択
性シリコンを使用すると、ドーパントがシリコン・ブリ
ッジから拡散して、下層のシリコン領域の導電特性を変
化させることがある。このことは、濃度差をつけてドー
ピングした拡散領域に応用した場合、特に問題となる。

付着したままの耐火性金属の厚みを使用する場合、厚み
の差により、好ましくない橋絡が生じる。最後に、耐火
性金属を単に付着させて焼成すると、シリコンが上方に
拡散して、ケイ化物反応中に消費される。その結果、得
られたケイ化物の上面が、付着させたままの耐火性金属
の高さより沈下する。この゛薄化”現象は、通常の用途
では問題にならないが、この発明のブリッジ接点の適用
例では、ウェーハの両端間にランダムなブリッジ接点の
欠陥を生じる。

Ｃ０発明が解決しようとする問題点 したがって、上記の方法に付随する問題を避けるブリッ
ジ形成法が必要である。

Ｄ６問題点を解決するための手段 この発明の方法は、露出したシリコン領域を有し、その
領域の少なくとも一部は拡散領域からなるシリコン基板
で実施する。露出したシリコン領域の一部を狭い絶縁体
のギャップで分離させ、露　。

出したシリコン領域の残りの部分は上記の狭い絶縁体の
ギャップより広い絶縁体のギャップで分離させる。次に
、シリコンを含有するガスとエツチング・ガスとにさら
すことにより、拡散領域のドーパントのプロファイルを
大幅に変化させずに、露出シたシリコン領域上にドーピ
ングしないシリコン領域を選択的に成長させる。これら
の２種類のガスは、広い絶縁体ギャップ上にシリコンを
生成させずに、狭い絶縁体ギャップ上に生成させるのに
十分な比率とする。次に、段階的被覆を促進する条件下
で耐火性金属を付着させ、焼成して、露出したシリコン
領域を大量に消耗することなく、露出したシリコン領域
全体の上にケイ化物領域を形成させる。狭い絶縁体ギャ
ップ上に横方向に成長したシリコンが、その上に形成さ
れるブリッジ接点用のシリコンを供給する。

Ｅ、実施例 第１図は、本発明の方法を実施するのに用いる加工済み
の半導体基板を示す。詳細に述べれば、トランスファ・
ゲートＦＥＴ３０とトレンチ記憶キャパシタ２０を含む
メモリ・セルは、半埋込み酸化領域（ＳＲＯＸ）１００
により隣接するセルから分離されている。一般に、第１
図に示す構造は、上記の米国特許第４Ｅ３８８０Ｅ３３
号明細書に開示されたものと同じである。トレンチ記憶
キャパシタ２０は、Ｎウェル１２を介して下層のＰ＋型
単結晶シリコン基板１０に伸びるトレンチにより画定さ
れる。トレンチ２０の側壁は、酸化シリコン、窒化シリ
コン及び酸化シリコンの各層で被覆され、ｐ型にドーピ
ングされた多結晶シリコン充てん物２４を、基板の残り
の部分から分離するトレンチ誘電体２２をもたらす。ト
ランスファ・ゲートＦＥＴ３０は、ｐ型のソース領域３
８Ａと、ドレイン領域３８Ｂと、側壁上に設けられた酸
化物スペーサ３６を有するｎ型の多結晶シリコン層３４
によって画定されるゲート電極と、ソース・ドレイン拡
散領域間で下側のチャネル領域から絶縁する誘電体３２
からなる。図のメモリ・セルは０ＭＯ８技術（すなわち
、ｐ型ＦＥＴのみが示されているが、メモリ・アレイの
支持回路では、ｌ）％ｎ両チャネル・トランジスタが用
いられる）に基づくものである。

本出願の第１図に示す加工した基板と、米国特許第４６
８８０６３号明細書に示す構造の間には、いくつか違い
がある。本発明では、トレンチ・キャパシタに隣接する
５ＲＯＸ領域１００は、充てんしたトレンチの上に部分
的に重なるが、米国特許箱［３８８０８３号では、分離
領域は充てんしたトレンチ上に重ならない。さらに、本
発明では、側壁スペーサ３６は、ゲート電極の側壁上に
画定され、後工程のソース・ドレイン注入及びドライブ
・インの間にスペーシングを形成するが、米国特許第４
８８８０６３号では、側壁スペーサは使用しない。最後
に、本発明では、選択性ブリッジの形成前に、ゲート電
極とソース・ドレイン領域の両方を完全に形成するが、
米国特許第４６８８０６３号では、ブリッジは、ドーピ
ングした多結晶シリコン領域の付着及びエツチングによ
って画定し、（ソース領域は、ドーピングした多結晶シ
リコンの外方拡散により部分的に形成される）トランス
ファ・ゲートＦＥＴの形成の前に酸化物層で被覆する。

上記の違いのうちで、後の２つは重要である。

側壁スペーサ３６は、ブリッジ接点の形成中にゲート側
壁上でのケイ化物の形成を防止する誘電体を形成する。

さらに、ソース・ドレイン領域を最初に形成することに
より、ブリッジ接点の形成工程に拘束が課される。一般
に、スペーサとソース・ドレイン領域を形成する方法は
下記のとおりである。ゲート多結晶シリコンの画定後、
共形酸化物の第１の層をその上に付着させ、ｐ型及びｎ
型チャネル・デバイスのソース・ドレイン領域を、各マ
スクを介して注入することにより画定する。第１の酸化
物層により、注入中に、ゲート多結晶シリコン及びシリ
コン基板の両方の損傷が防止される。

次に第２の共形酸化物の層を第１の層の上に付着させ、
２つの共形酸化物層を、高エネルギー状態でＣＦ　４　
＋　０２プラズマ中で、ゲート多結晶シリコンの側壁等
の垂直面から除去することなく、水平面から実質的に除
去する。

本発明は、多結晶シリコンのトレンチ充てん物２４と、
隣接するＦＥＴデバイスの拡散領域３８Ｂとの間に、ブ
リッジ接点を形成する方法に関するものである。これら
２つの領域は、厚み約１５〜２０ｎｍの誘電体２２によ
り分離される。所要のブリッジ接点の形成にあたり、ソ
ース・ドレイン領域とゲート多結晶シリコン３４の上面
との間に、不必要なブリッジ接点が形成されることがあ
る。

ゲート多結晶シリコン３４の厚みは３００ｎｍである。

換言すれば、ブリッジは、ソース・ドレイン領域の表面
と、ゲート多結晶シリコンの露出面との間の３００ｎｍ
の絶縁体ギャップ上に形成させずに、１５〜２０ｎｍの
絶縁体ギャップ上には形成させる必要がある。説明を簡
単にするために、介在する絶縁体の横方向の長さ及び厚
さのいずれかまたは両方によって画定されるシリコン領
域間のこれらの水平・垂直絶縁体スペーシングを「絶縁
体ギャップ」と称する。

次に、第２図ないし第４図を参照して、本発明の方法に
ついて説明する。第２図に示すように、露出したシリコ
ン領域を、選択的に成長させた非ドープ・シリコン層で
覆う。選択的シリコン領域４０Ｃを、拡散領域３８Ａ上
に形成させ、選択的シリコン領域４０Ｂを、ゲート多結
晶シリコン３４の上面に形成させる。選択的シリコン領
域４０Ａは、拡散領域３８Ｂと多結晶シリコン充てん物
２４との間の誘電体２２の上にまたがっていることに注
目されたい。すなわち、選択的シリコンが成長する条件
は、広い絶縁体ギャップ（たとえば側壁スペーサ３６）
の上に成長することなく、狭い絶縁体ギャップ（たとえ
ば誘電体２２）の上に成長するように制御する。

選択的シリコンは、基板をクロロシラン／エッチャント
付着ガスに露出させることにより形成させる。一般式５
ｉＨｘＣＪ２ｙのクロロシラン類は、選択性と妥当な反
応速度とをもたらす。シラン自体は選択性を与えること
はない（すなわち、得られるシリコン層は、絶縁体で覆
われた表面を含む基板の表面全体の上に形成される）。

本発明では、ＨＣＱを雰囲気に添加することにより、い
くつかの有用な特性が得られる。ＨＣＱはクロロシラン
化合物中のシリコンの解離エネルギーを低下させること
により、反応速度を高める。ＨＣＱはまた、選択的シリ
コン付着中に付着したシリコンを絶縁体表面から除去す
る、ＣＱを主成分としたエッチ成分を与える。一般に、
シリコン・ガス／ＨＣＱ雰囲気中での選択的シリコンの
成長については、米国特許第４５２２７９２号、第４５
７８１４２号、第４５７９８２１号、第４５２２９２号
各明細口、ならびにジャーナル・オプ・エレクトロケミ
カル・ソサエティ（Ｊｏｕｒｎａｌ　ｏｆ　ｔｈｅＥｌ
ｅｃｔｒｏｃｈｅｍｉｃａｌ　５ｏｃｉｅｔｙ）所載の
各論文１すなわち、ロスマン（Ｒｏｔｈｍａｎ　）等の
ｒｓｉｏ２上のシＩＪ−１ンの横方向エピタキシアル成
長（ＬａｔｅｒａｌＥｐｉｔａｘｉａｌ　Ｏｖｅｒｇｒ
ｏｗｔｈ　ｏｒＳｉｌｉｃｏｎ　ｏｎ　Ｓ　ｉ　０２）
ハＶｏ１．１２９、Ｎｏ、１０．ｉｐ、２３０３〜２３
０６、ジャスチェブスキ（Ｊａｓｔｒｚｅｂｓｋｉ）等
のｒＣＶＤによる５ｉ０２上へのシリコンの成長方法：
横方向エピタキシアル成長技術（ＧｒｏｗｔｈＰｒｏｃ
ｅｓｓ　ｏｆ　５ｉｌｉｃｏｎ　ｏｖｅｒ　Ｓ　ｉ　０
２　　Ｂｙ　ＣＶＤ　：Ｅｐｉｔａｘｉａｌ　Ｌａｔｅ
ｒａｌ　Ｏｖｅｒｇｒｏｗｔｈ　Ｔｅｃｈｎｉｑｕｅ）
　Ｊ　ＮＶｏｌ、１３０、Ｎｏ、７、ｐｐ、１５７１〜
１５８０１ジング（Ｚｒｎｇｇ）等の「厚い５ｉｏ２の
股上へのシリコンの横方向エピタキシアル成長（Ｅｐｉ
ｔａｘｉａｌ　Ｌａｔｅｒａｌ　Ｏｖｅｒｇｒｏｗｔｈ
　ｏｆ　５ｉｌｉｃｏｎｏｖｅｒ　５ｔｅｐｓ　ｏｆ　
Ｔｈ１ｃｋ　Ｓ　１０２）　Ｊ　、Ｖｏ　１．　１３３
、Ｎｏ、６、Ｉ）り、１２７４〜１２７５に開示されて
いる。本発明者らは、選択性と制御された横方向成長の
両方をもたらすクロロシランとＨＣＱの比の一般的範囲
があることを見出した。

一般に、５ｉＨ２ＣＱ２の流速が５７５８ＣＣＭの場合
、ＨＣＱ（１）流速は、５ｏｏないし８００ＳＣＣＭの
範囲にされるべきである。Ｈ（ｌの流速が約５００８Ｃ
ＣＭ未満の場合は、ｓｉの付着速度がかなり増大し、選
択性はがなり低下する。ＨＣ，Ｑの流速が約８００８Ｃ
ＣＭを超えると、シリコンの成長は遅くなり、不十分な
量のシリコンが小さい絶縁体ギャップ上に形成される。

さらに、露出したシリコンの表面が、エツチングされる
ことがある。このように、ジクロロシランとＨＣＱの混
合比が約０．７：１から１．１５：１の範囲のとき、広
い絶縁体ギャップ（たとえばスペーサ３６）上にではな
く、狭い絶縁体ギャップ（たとえば誘電体２２）上にま
たがる十分な横方向のエピタキシアル成長が行なわれる
。

付着の間に、雰囲気の温度は、シリコンがシリコン源の
ガスから解離するのに十分なほど高くなければならない
。エピタキシアル・シリコンは通常１０００°Ｃ程度の
温度で成長する。本発明では、ブリッジ接点は、ソース
・ドレイン注入及びドライブ・インの後で形成される。

選択的シリコンを１０００°Ｃで成長させる場合、付着
中にドーパントがシリコン基板中に下方拡散し、成長し
たシリコン中に上方拡散するために、接合部でのドーパ
ントの分布が変化する。（付着ガス中にはドーパント源
はないため、成長したシリコン領域は付着したままでは
ドーピングされないことに留意されたい。そのため、接
合部内でのドーパント濃度の変化がさらに防止される。

）したがって、この発明では、温度は約８６０″Ｃない
し９００”Ｃに保つ。

さらにソース・ドレイン領域を、ブリッジ接点の形成後
に形成させる場合でも、保護すべき他の浅い拡散領域（
たとえばチャネル・ティラ注入部）があるため、低温で
の付着が好ましい。

こうした低い何首温度は、低圧で付着を行なうことによ
り可能になる。具体的に言うと、付着は、酸素を含まな
い環境で５０Ｔｏ　ｒ　ｒ未溝の圧力で行なうことが望
ましい。圧力を現在の動作点である４ＯＴｏｒｒ未溝に
低下させることができれば、付着温度をさらに低くでき
ると予想される。

次に、第３図に示すように、耐火性金属の層を基板上に
付着させる。耐火金属の厚みは、選択的に成長させたシ
リコン領域の厚みと同程度、またはこれよりもわずかに
厚い程度にすべきである。

こうすると、あとのケイ化物を生成させるアニーリング
中に、下側のシリコン領域は少量しか消耗しない。耐火
金属がエピタキシアル領域より薄いと、エピタキシアル
・シリコンの残量がシリコン領域上に残り、接点の抵抗
を大幅に増大させる。

一般に、耐火金属は、多くの周知の方法（たとえば化学
蒸着、スパッタリング等）を用いて付着させることがで
きるが、皮膜の段の被覆（ステップ・カバレッジ）を増
大させる高温条件での蒸着によって耐火金属を形成させ
ることが好ましい。上記の米国特許出願第９２０４７１
号明細書では、耐火金属を高温（すなわち３９０°Ｃ）
で付着させて、横方向の長さがトレンチ誘電体の横方向
の長さと同程度の柱状粒子の生成を促進させている。本
発明では、トレンチ誘電体上にシリコンが形成されるた
め、粒子の横方向の長さは重要ではない。しかし、本発
明者等は、柱状粒子が皮膜による段の被■を促進させ、
したがって約３００°Ｃを超える基板温度で皮膜を蒸着
させることが好ましいことを発見した。

最後に、横方向でのケイ化物の生成を防ぐため、窒素を
主体とする雰囲気中で耐火金属を焼成し、未反応の耐火
金属を湿式エツチングで除去する（第４図参照）。ソー
ス拡散領域３８Ｂと多結晶シリコン充てん物２４との間
の誘電体２２上にシリコンが存在するため、これら２つ
の領域間にブリッジ接点が形成される。同時に、ケイ化
物領域６０Ａ、６０Ｂ及び６０Ｃが、それぞれソース領
域３８Ｂ１ゲート多結晶シリコン３４、及びドレイン領
域３８Ａ上に形成され、これらの領域に低抵抗率の接点
をもたらす。

次に、下記の例を参照して、本発明を説明する。

加工の前に、元来の酸化物を除去するため、まず第１図
の基板を単時間ＨＦに浸漬する。次に、基板を９２０℃
で３分間Ｎ２雰囲気に露出させる。

このサイクルにより、露出されたシリコン領域上に形成
された元来の酸化物が除去される。次に温度を８８０°
Ｃに下げ、基板を５７５ＳＣＣＭの５ｉＨ２ＣＱ、２．
６７５ＳＣＣＭのＮ２及び７６０００ＳＣＣＭのＮ２（
反応に化学的に関与しないキャリア・ガス）からなる雰
囲気に３分間露出して、厚み約７５ｎｍの選択的シリコ
ン領域を形成させる。次に、温度を下げ、窒素を使用し
て系をパージする。基板をＨＦ浸漬エツチングして酸化
物をすべて除去した後、基板温度３９０″Ｃで、二重電
子線源から、厚み７５ｎｍのチタンを蒸着させる。次に
基板をＮ２９０％、Ｎ２１０％の雰囲気中で、約７００
°Ｃで２０分間アニーリングし、ケイ化物領域を浸食し
ない脱イオン水、ＮＨ４ＯＨ。

Ｈ２０゜が５：１：１の比率のエッチ液に浸漬して未反
応のチタンを除去する。

この発明の方法は、従来技術によるブリッジ形成方法に
付随する問題を解決する。この方法は、拡散領域上にさ
らにシリコンを形成させることにより、拡散ケイ化物接
点の抵抗を改善させて、浅い接合技術との適合性を増大
させる。この方法により、所定の接合深さでより厚いケ
イ化物が形成される。同時に、薄い絶縁体ギャップ上に
シリコンを追加することにより、ケイ化反応中に十分な
シリコンが利用可能となり、かつケイ化物焼成サイクル
中の耐火金属の薄化を補償する追加的なシリコンの厚み
が得られる。本発明では、下側の拡散領域のドーピング
のプロファイルを変えることのある追加的なマスキング
工程やドーピングしたシリコン層を使用しない。

上記の本発明の方法には、いくつかの変更を加えること
ができる。拡散領域と多結晶シリコン充てんトレンチと
の間にブリッジ接点を形成することに関して本発明の説
明を行なったが、この方法は、薄い絶縁体ギャップによ
り分離された任意のシリコン領域間に、選択的ブリッジ
接点を形成するのにも用いることができる。選択的シリ
コン・プロセスのエッチ／解離成分としてＨ（ｌを用イ
たが、同様な特性を有する他のハロゲン化物のガス（た
とえばトリクロロエタン）を使用することもできる。シ
リコンの付着は８８０℃で行なったが、圧力を４０Ｔｏ
　ｒ　ｒ未満に下げることができれば（本発明者等は、
圧力をこの値以下に下げる手段を持たなかった）、この
温度を低くすることができる。各ガスの流速は、全体的
な百分率が比較的一定に保たれる限り、変えることもで
きる。

耐火金属としてチタンを用いたが、低抵抗率特性を有す
る他の耐火金属（たとえばタングステン、コバルト等）
を使用することもできる。

【図面の簡単な説明】

第１図は、本発明の方法を実施するのに用いる加工済み
の半導体基板の断面図、第２図は、選択的シリコン成長
後の第１図の基板の断面図、第３図は、耐火金属の層を
付着させた後の第２図の基板の断面図、第４図は、焼成
してケイ化物を生成させ未反応の耐火金属を除去した後
の第３図の基板の断面図である。 １０・・・・単結晶シリコン基板、２・・・・Ｎ型ウェ
ル、２０・・・・トレンチ記憶キャパシタ、２２・・・
・トレンチ誘電体、２４・・・・ｐ型ドーピング多結晶
シリコン、３０・・・・トランスファ・ゲートＦＥＴ１
３４・・・・ｎ型多結晶シリコン層、３６・・・・酸化
物スペーサ、３８Ａ・・・・ドレイン領域、３８Ｂ・・
・・ソース領域、４０Ａ１４０８１４０Ｃ・・・・選択
的シリコン領域、５０・・・・耐火金属層、θＯＡ、６
０Ｂ１６０Ｃ・・・・ケイ化物領域、１００・・・・半
埋込み酸化領域。 ■− Ｏ

Claims (1)

1. 【特許請求の範囲】 　狭い絶縁体領域及び広い絶縁体領域によって分離され
   た複数の露出されたシリコン領域を有し、該シリコン領
   域の少なくとも一部が上記狭い絶縁体領域に接した浅い
   拡散領域からなる半導体基板を準備し、 シリコン成分とエッチャント成分とを含む混合ガスより
   なり、上記狭い絶縁体領域にシリコンを成長させるが上
   記広い絶縁体領域にシリコンを成長させないように上記
   シリコン成分とエッチャント成分との混合比を選択した
   付着ガスにさらして上記シリコン領域に非ドープ・シリ
   コン領域を成長させ、 上記非ドープ・シリコン領域の厚さと同程度の厚さに上
   記基板に耐火性金属を付着し、 上記基板を焼成して上記シリコン領域及び上記狭い絶縁
   体領域上に上記耐火性金属のケイ化物を形成し、 上記耐火性金属の未反応部分を除去して、上記狭い絶縁
   体領域上を通って上記シリコン領域間に延びるブリッジ
   接点を形成する、 ブリッジ接点の形成方法。