JPH01144738A - ウインドウ法同期保護回路 - Google Patents
ウインドウ法同期保護回路Info
- Publication number
- JPH01144738A JPH01144738A JP62302843A JP30284387A JPH01144738A JP H01144738 A JPH01144738 A JP H01144738A JP 62302843 A JP62302843 A JP 62302843A JP 30284387 A JP30284387 A JP 30284387A JP H01144738 A JPH01144738 A JP H01144738A
- Authority
- JP
- Japan
- Prior art keywords
- window
- detection
- synchronization signal
- detecting
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000001514 detection method Methods 0.000 claims description 96
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 206010020751 Hypersensitivity Diseases 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、検出窓内で検出された同期信号を保護する
ウィンドウ法同期保護回路に関する。
ウィンドウ法同期保護回路に関する。
［従来の技術］
第３図に示す同期保護回路ｌは、ディジタルデータに付
された同期信号を監視し、信号欠落や信号位相の揺らぎ
をできるだけ押さえた保護同期信号を生成する。検出さ
れた同期信号（検出同期信号）は、ビットクロック発生
回路２から送られてくるビットクロックを計数する計数
回路３をトリガする一方、照合回路４にて計数回路３の
計数出力と照合される。計数回路３は、同期期間に対応
する計数値を計数した時点で、保護同期信号を出力し、
かつリセットされるため、保護同期信号と検出同期信号
の位相が一致しない場合には、照合回路４から不一致カ
ウンタ５に対し、不一致出力が供給される。そして、不
一致カウンタ５にて計数される不一致回数が規定回数を
越えたときに、それまで照合回路４から出力されていた
保護同期信号に代わって検出同期信号が出力される構成
をとる。
された同期信号を監視し、信号欠落や信号位相の揺らぎ
をできるだけ押さえた保護同期信号を生成する。検出さ
れた同期信号（検出同期信号）は、ビットクロック発生
回路２から送られてくるビットクロックを計数する計数
回路３をトリガする一方、照合回路４にて計数回路３の
計数出力と照合される。計数回路３は、同期期間に対応
する計数値を計数した時点で、保護同期信号を出力し、
かつリセットされるため、保護同期信号と検出同期信号
の位相が一致しない場合には、照合回路４から不一致カ
ウンタ５に対し、不一致出力が供給される。そして、不
一致カウンタ５にて計数される不一致回数が規定回数を
越えたときに、それまで照合回路４から出力されていた
保護同期信号に代わって検出同期信号が出力される構成
をとる。
［発明が解決しようとする問題点］
上記従来の同期保護回路Ｉは、保護同期信号と検出同期
信号が規定回数を越えて連続的に位相が一致しない場合
に、検出同期信号を出力するいわゆるリセット法を採用
しているため、例えば第４図に示したように、ひとたび
検出同期信号の位相が揺らげば、その後の検出同期信号
の同期間隔に狂いがなくとも、不一致カウンタ５からは
連続して不一致出力が供給されてしまい、しかもその間
は検出同期信号ではなく保護同期信号が優先的に出力さ
れるため、同期部れに対する過敏な反応が返って同期位
相のずれを産む結果となり、コンパクトディスクの再生
信号のように、エラーレートは低いがジブタが問題化し
やすいディジタルデータの同期処理には不向きである等
の問題点があり 。
信号が規定回数を越えて連続的に位相が一致しない場合
に、検出同期信号を出力するいわゆるリセット法を採用
しているため、例えば第４図に示したように、ひとたび
検出同期信号の位相が揺らげば、その後の検出同期信号
の同期間隔に狂いがなくとも、不一致カウンタ５からは
連続して不一致出力が供給されてしまい、しかもその間
は検出同期信号ではなく保護同期信号が優先的に出力さ
れるため、同期部れに対する過敏な反応が返って同期位
相のずれを産む結果となり、コンパクトディスクの再生
信号のように、エラーレートは低いがジブタが問題化し
やすいディジタルデータの同期処理には不向きである等
の問題点があり 。
た。
［問題点を解決するための手段］
この発明は、上記問題点を解決したものであり、ディジ
タルデータに付された同期信号を検出し、検出同期信号
間でビットクロックを計数し、その計数値にもとづいて
来るべき同期信号の検出時期の前後に所定数のビットク
ロックに相当する検出窓を形成するウィンドウ形成回路
と、面記検出窓内に検出同期信号が存在する場合は、検
出同期信号と所定の位相関係にある保護同期信号を出力
するとともに、検出窓内に検出同期信号が存在しない場
合は、検出窓のほぼ中央に存在するものと仮定して前記
保護同期信号を出力する保護同期発生回路と、前記検出
同期信号が一定期間を越えて検出窓内に存在しない場合
は、次の検出同期信号に合わせて検出窓の位置を変更す
るウィンドウリセット回路から構成したことを特徴とす
るものである。
タルデータに付された同期信号を検出し、検出同期信号
間でビットクロックを計数し、その計数値にもとづいて
来るべき同期信号の検出時期の前後に所定数のビットク
ロックに相当する検出窓を形成するウィンドウ形成回路
と、面記検出窓内に検出同期信号が存在する場合は、検
出同期信号と所定の位相関係にある保護同期信号を出力
するとともに、検出窓内に検出同期信号が存在しない場
合は、検出窓のほぼ中央に存在するものと仮定して前記
保護同期信号を出力する保護同期発生回路と、前記検出
同期信号が一定期間を越えて検出窓内に存在しない場合
は、次の検出同期信号に合わせて検出窓の位置を変更す
るウィンドウリセット回路から構成したことを特徴とす
るものである。
［作用］
この発明は、検出同期信号間で計数したビットクロック
の計数値から、来るべき同期信号の検出時期の前後に所
定数のビットクロツタに相当する検出窓を設け、この検
出窓内に検出同期信号が存在する場合は、検出同期信号
と所定の位相関係にある保護同期信号を出力し、また検
出窓内に検出同期信号が存在しない場合は、検出窓のほ
ぼ中央に存在するものと仮定し、保護同期信号を出力す
るとともに、検出同期信号が一定期間を越えて検出窓内
に存在しない場合は、次の検出同期信号に合わせて検出
窓を位置設定することにより、同期信号を大局的観点か
らもっとも実効性の高い方法で保護する。
の計数値から、来るべき同期信号の検出時期の前後に所
定数のビットクロツタに相当する検出窓を設け、この検
出窓内に検出同期信号が存在する場合は、検出同期信号
と所定の位相関係にある保護同期信号を出力し、また検
出窓内に検出同期信号が存在しない場合は、検出窓のほ
ぼ中央に存在するものと仮定し、保護同期信号を出力す
るとともに、検出同期信号が一定期間を越えて検出窓内
に存在しない場合は、次の検出同期信号に合わせて検出
窓を位置設定することにより、同期信号を大局的観点か
らもっとも実効性の高い方法で保護する。
［実施例］
以下、この発明の実施例について、第１．２図を参照し
て説明する。第１図は、この発明のウィンドウ法同期保
護回路の一実施例を示す回路構成図、第２図は、第１図
に示した回路各部の信号波形図である。
て説明する。第１図は、この発明のウィンドウ法同期保
護回路の一実施例を示す回路構成図、第２図は、第１図
に示した回路各部の信号波形図である。
第１図中、ウィンドウ法同期保護回路１１は、ウィンド
ウ形成回路１２と保護同期発生回路１３及びウィンドウ
リセット回路１４から構成される。
ウ形成回路１２と保護同期発生回路１３及びウィンドウ
リセット回路１４から構成される。
ウィンドウ形成回路１２は、検出同期信号間でビットク
ロックを計数する５８８進のフレームカウンタＩ５を有
しており、その計数値にもとづいて来るべき同期信号の
検出時期の前後に９ビツトクロツクに相当する検出窓を
形成する。すなわち、フレームカウンタ１５は、検出窓
内に存在する検出同期信号を受けてクリアされ、ビット
クロック発生回路２から供給されるビットクロックを計
数する。
ロックを計数する５８８進のフレームカウンタＩ５を有
しており、その計数値にもとづいて来るべき同期信号の
検出時期の前後に９ビツトクロツクに相当する検出窓を
形成する。すなわち、フレームカウンタ１５は、検出窓
内に存在する検出同期信号を受けてクリアされ、ビット
クロック発生回路２から供給されるビットクロックを計
数する。
そして、このビットクロックの計数値が２４７ Ｈに達
したときに前縁エツジ信号を出力する一方、検出同期信
号が検出窓内に存在しないために計数値が２４ Ｂ Ｈ
を越えたときは、計数値が２４Ｆｕに達したときに、後
縁エツジ信号を出力する。なお、後縁エツジ信号は、ロ
ード入力端子に帰還され、その帰還によりデータ入力端
子に人力された計数値００４ Ｈがロードされる。
したときに前縁エツジ信号を出力する一方、検出同期信
号が検出窓内に存在しないために計数値が２４ Ｂ Ｈ
を越えたときは、計数値が２４Ｆｕに達したときに、後
縁エツジ信号を出力する。なお、後縁エツジ信号は、ロ
ード入力端子に帰還され、その帰還によりデータ入力端
子に人力された計数値００４ Ｈがロードされる。
検出窓の前縁と後縁を示すエツジ信号は、ともに負極性
であり、それぞれＤフリップフロップ回路１６．１７に
てラッチされるが、ラッチされた前縁エツジ信号は、ア
ンドゲート回路１８を通過した後縁エツジ信号によりク
リアされるＤフリップフロブブ回路１９のクロック入力
とされる。アンドゲート回路１８は、上記後縁エツジ信
号と後述するシフトレジスタ２０のＱａ出力とを論理積
演算するものであり、この演算結果に応じて立ち上がり
時期が異なるＤフリップフロラ１回路１９のＱ出力が、
ウィンドウ信号として保護同期発生回路１３に供給され
る。
であり、それぞれＤフリップフロップ回路１６．１７に
てラッチされるが、ラッチされた前縁エツジ信号は、ア
ンドゲート回路１８を通過した後縁エツジ信号によりク
リアされるＤフリップフロブブ回路１９のクロック入力
とされる。アンドゲート回路１８は、上記後縁エツジ信
号と後述するシフトレジスタ２０のＱａ出力とを論理積
演算するものであり、この演算結果に応じて立ち上がり
時期が異なるＤフリップフロラ１回路１９のＱ出力が、
ウィンドウ信号として保護同期発生回路１３に供給され
る。
保護同期発生回路１３は、検出窓内に検出同期信号が存
在する場合は、検出同期信号と所定の位相関係にある保
護同期信号を出力するさともに、検出窓内に検出同期信
号が存在しない場合は、検出窓のほぼ中央に存在するも
のと仮定して保護同期信号を出力する。この場合、検出
同期信号は、まず上記ウィンドウ信号との論理和をとる
オアゲート回路２１を経てシフトレジスタ２０に供給さ
れる。シフトレジスタ２０からは、１ビツトクロック分
のシフト出力Ｑａと５ビツトクロック分のシフト出力Ｑ
ｅが得られる。シフト出力Ｑａは、前記アンドゲート回
路１８の一方の入力とされるとともに、ウィンドウリセ
ット回路１４に供給される。また、シフト出力Ｑｅは、
Ｄフリップフロップ回路のＱ出力との論理積をとるアン
ドゲート回路２２を経て、ビットクロックの極性反転信
号をクロック人力とするＤリップフロラプ回路２３のデ
ータ入力端子に供給され、これにより検出同期信号から
５ビツトクロツク遅れて保護同期信号の前身となるＱ出
力が得られる。このＤフリップフロラプ回路２３のＱ出
力は、クロック反転用のインバータ回路２４の出力と論
理和をとるオアゲート回路２５により波形整形され、最
終的な保護同期信号とされる。なお、オアゲート回路２
１へのウィンドウ信号供給路に設けたアンドゲート回路
３１は、ウィンドウリセット回路１４からのリセット信
号を受けてゲートを遮断する。
在する場合は、検出同期信号と所定の位相関係にある保
護同期信号を出力するさともに、検出窓内に検出同期信
号が存在しない場合は、検出窓のほぼ中央に存在するも
のと仮定して保護同期信号を出力する。この場合、検出
同期信号は、まず上記ウィンドウ信号との論理和をとる
オアゲート回路２１を経てシフトレジスタ２０に供給さ
れる。シフトレジスタ２０からは、１ビツトクロック分
のシフト出力Ｑａと５ビツトクロック分のシフト出力Ｑ
ｅが得られる。シフト出力Ｑａは、前記アンドゲート回
路１８の一方の入力とされるとともに、ウィンドウリセ
ット回路１４に供給される。また、シフト出力Ｑｅは、
Ｄフリップフロップ回路のＱ出力との論理積をとるアン
ドゲート回路２２を経て、ビットクロックの極性反転信
号をクロック人力とするＤリップフロラプ回路２３のデ
ータ入力端子に供給され、これにより検出同期信号から
５ビツトクロツク遅れて保護同期信号の前身となるＱ出
力が得られる。このＤフリップフロラプ回路２３のＱ出
力は、クロック反転用のインバータ回路２４の出力と論
理和をとるオアゲート回路２５により波形整形され、最
終的な保護同期信号とされる。なお、オアゲート回路２
１へのウィンドウ信号供給路に設けたアンドゲート回路
３１は、ウィンドウリセット回路１４からのリセット信
号を受けてゲートを遮断する。
ウィンドウリセット回路１４は、検出同期信号が一定期
間を越えて検出窓内に存在しない場合に、次の検出同期
信号に合わせて検出窓を位置変更するものであり、イン
バータ回路２６にて極性反転されたシフト出力Ｑｅをク
リア人力とし、インバータ回路２７にて極性反転したＤ
フリップフロラプ回路１７のＱ出力をクロック入力とす
る不一致カウンタ２８を有する。不一致カウンタ２８は
、検出同期信号が検出窓内に存在しないためにクロック
入力がクリアされないまま一定値（例えば３）に達した
ときに、次段のＤフリップフロラプ回路２９に対し不一
致出力を供給する。Ｄフリップフロラプ回路２９のＱ出
力は、続くＤフリップフロップ回路３０のクロック人力
とされる。Ｄフリップフロップ回路３０は、クロック入
力があったときにだけＱ出力がロウレベルとされ、この
ロウレベルのＱ出力（リセット信号）をもってアンドゲ
ート回路３１のゲートを遮断する。
間を越えて検出窓内に存在しない場合に、次の検出同期
信号に合わせて検出窓を位置変更するものであり、イン
バータ回路２６にて極性反転されたシフト出力Ｑｅをク
リア人力とし、インバータ回路２７にて極性反転したＤ
フリップフロラプ回路１７のＱ出力をクロック入力とす
る不一致カウンタ２８を有する。不一致カウンタ２８は
、検出同期信号が検出窓内に存在しないためにクロック
入力がクリアされないまま一定値（例えば３）に達した
ときに、次段のＤフリップフロラプ回路２９に対し不一
致出力を供給する。Ｄフリップフロラプ回路２９のＱ出
力は、続くＤフリップフロップ回路３０のクロック人力
とされる。Ｄフリップフロップ回路３０は、クロック入
力があったときにだけＱ出力がロウレベルとされ、この
ロウレベルのＱ出力（リセット信号）をもってアンドゲ
ート回路３１のゲートを遮断する。
すなわち、保護同期発生回路１３内のアンドゲート回路
３１は、不一致回数が規定回数を越えたときに、ウィン
ドウリセット回路１４からのリセット信号を受け、ウィ
ンドウ信号であるＤフリップフロップ回路Ｉ９のＱ出力
を遮断する。そして、アンドゲート回路３１によるウィ
ンドウ信号の遮断により、新たな検出同期信号がそのま
まオアゲート回路２１を通過し、この検出同期信号に合
わせて検出窓の位置が変更される。
３１は、不一致回数が規定回数を越えたときに、ウィン
ドウリセット回路１４からのリセット信号を受け、ウィ
ンドウ信号であるＤフリップフロップ回路Ｉ９のＱ出力
を遮断する。そして、アンドゲート回路３１によるウィ
ンドウ信号の遮断により、新たな検出同期信号がそのま
まオアゲート回路２１を通過し、この検出同期信号に合
わせて検出窓の位置が変更される。
ここで、検出窓内に検出同期信号が存在する場合は、第
２図（Ａ）〜（Ｌ）に実線示したように、検出同期信号
から５ビツトクロツク後に保護同期信号が出力され、同
時に不一致カウンタ２８がリセットされる。これに対し
、検出窓内に検出同期信号が存在しない場合は、第２図
（Ｅ）に点線で示した後縁エツジ信号を受けたアンドゲ
ート回路２２により、後縁エツジの直後に保護同期信号
が出力され、同期間隔の一貫性は保たれることになる。
２図（Ａ）〜（Ｌ）に実線示したように、検出同期信号
から５ビツトクロツク後に保護同期信号が出力され、同
時に不一致カウンタ２８がリセットされる。これに対し
、検出窓内に検出同期信号が存在しない場合は、第２図
（Ｅ）に点線で示した後縁エツジ信号を受けたアンドゲ
ート回路２２により、後縁エツジの直後に保護同期信号
が出力され、同期間隔の一貫性は保たれることになる。
すなわち、検出同期信号が検出窓の中央に存在したと仮
定した場合と同様の結果が得られる。
定した場合と同様の結果が得られる。
また、不一致カウンタ２８の計数値が増大し、規定値を
越えた場合は、既に述べたように、Ｄフリップフロップ
回路３０のＱ出力がロウレベルとなり、次の検出同期信
号が入力された後５ビツトクロツク遅れて保護同期信号
が出力される。
越えた場合は、既に述べたように、Ｄフリップフロップ
回路３０のＱ出力がロウレベルとなり、次の検出同期信
号が入力された後５ビツトクロツク遅れて保護同期信号
が出力される。
このように、ウィンドウ法同期保護回路１１は、検出同
期信号間でフレームカウンタ１５が計数したビットクロ
ックの計数値から、来るべき同期信号の検出時期の萌後
に９ビツトクロツクに相当する検出窓を設け、この検出
窓内に検出同期信号が存在する場合は、検出同期信号か
ら５ビツトクロブク遅れて保護同期信号を出力し、また
検出窓内に検出同期信号が存在しない場合は、検出窓の
中央に存在するものと仮定し、保護同期信号を出力する
とともに、検出同期信号が一定期間を越えて検出窓内に
存在しない場合は、ウィンドウリセット回路１４が次の
検出同期信号に合わせて検出窓を位置設定する構成とし
たから、検出同期信号と保護同期信号の位相誤差の許容
範囲を検・出窓内に拡張し、個々の検出同期信号の微細
な位相揺らぎは敢えて看過しつつ、規定回数を越える極
端な位相の揺らぎに対してだけ、検出窓をリセットする
ことにより、位相管理を厳密化する余りにジッタを助長
するといった不都合を避け、検出同期信号とディジタル
データとの位相関係を最大限尊重した同期保護が可能で
ある。
期信号間でフレームカウンタ１５が計数したビットクロ
ックの計数値から、来るべき同期信号の検出時期の萌後
に９ビツトクロツクに相当する検出窓を設け、この検出
窓内に検出同期信号が存在する場合は、検出同期信号か
ら５ビツトクロブク遅れて保護同期信号を出力し、また
検出窓内に検出同期信号が存在しない場合は、検出窓の
中央に存在するものと仮定し、保護同期信号を出力する
とともに、検出同期信号が一定期間を越えて検出窓内に
存在しない場合は、ウィンドウリセット回路１４が次の
検出同期信号に合わせて検出窓を位置設定する構成とし
たから、検出同期信号と保護同期信号の位相誤差の許容
範囲を検・出窓内に拡張し、個々の検出同期信号の微細
な位相揺らぎは敢えて看過しつつ、規定回数を越える極
端な位相の揺らぎに対してだけ、検出窓をリセットする
ことにより、位相管理を厳密化する余りにジッタを助長
するといった不都合を避け、検出同期信号とディジタル
データとの位相関係を最大限尊重した同期保護が可能で
ある。
なお、上記実施例において、ウィンドウ信号により規定
される検出窓の幅は、フレームカウンタ１５の設定計数
値を変えることで、自由に変更することができ、また不
一致カウンタ２８に設定する規定値も、ディジタルデー
タとその同期信号の特徴に合わせて適宜のものとすると
よい。
される検出窓の幅は、フレームカウンタ１５の設定計数
値を変えることで、自由に変更することができ、また不
一致カウンタ２８に設定する規定値も、ディジタルデー
タとその同期信号の特徴に合わせて適宜のものとすると
よい。
Ｕ発明の効果］
以上説明したように、この発明は、検出同期信号間で計
数したビットクロックの計数値から、来るべき同期信号
の検出時期の前後に所定数のビットクロックに相当する
検出窓を設け、この検出窓内に検出同期信号が存在する
場合は、検出同期信号と所定の位相関係にある保護同期
信号を出力し、また検出窓内に検出同期信号が存在しな
い場合は、検出窓のほぼ中央に存在するものと仮定し、
保護同期信号を出力するとともに、検出同期信号が一定
期間を越えて検出窓内に存在しない場合は、次の検出同
期信号に合わせて検出窓を位置設定する構成としたから
、検出同期信号と保護同期信号の位相誤差の許容範囲を
検出窓内に拡張し、個々の検出同期信号の微細な位相揺
らぎは敢えて看過しつつ、規定回数を越える極端な位相
の揺らぎに対してだけ、検出窓をリセットすることによ
り、位相管理を厳密化する余りにジッタを助長するとい
った不都合を避け、検出同期信号とディジタルデータと
の位相関係を最大限尊重した同期保護が可能である等の
優れた効果を奏する。
数したビットクロックの計数値から、来るべき同期信号
の検出時期の前後に所定数のビットクロックに相当する
検出窓を設け、この検出窓内に検出同期信号が存在する
場合は、検出同期信号と所定の位相関係にある保護同期
信号を出力し、また検出窓内に検出同期信号が存在しな
い場合は、検出窓のほぼ中央に存在するものと仮定し、
保護同期信号を出力するとともに、検出同期信号が一定
期間を越えて検出窓内に存在しない場合は、次の検出同
期信号に合わせて検出窓を位置設定する構成としたから
、検出同期信号と保護同期信号の位相誤差の許容範囲を
検出窓内に拡張し、個々の検出同期信号の微細な位相揺
らぎは敢えて看過しつつ、規定回数を越える極端な位相
の揺らぎに対してだけ、検出窓をリセットすることによ
り、位相管理を厳密化する余りにジッタを助長するとい
った不都合を避け、検出同期信号とディジタルデータと
の位相関係を最大限尊重した同期保護が可能である等の
優れた効果を奏する。
第１図は、この発明のウィンドウ法同期保護回路の一実
施例を示す回路構成図、第２図は、第１図に示した回路
各部の信号波形図、第３．４図は、それぞれ従来の同期
保護回路の一例を示す回路構成図及び回路各部の信号波
形図である。 ２１１．ビットクロック発生回路、Ｉｌ、、。 ウィンドウ法同期保護回路、１２．．、ウィンドウ形成
回路、１３．、、保護同期発生回路、１４゜１．ウィン
ドウリセット回路。
施例を示す回路構成図、第２図は、第１図に示した回路
各部の信号波形図、第３．４図は、それぞれ従来の同期
保護回路の一例を示す回路構成図及び回路各部の信号波
形図である。 ２１１．ビットクロック発生回路、Ｉｌ、、。 ウィンドウ法同期保護回路、１２．．、ウィンドウ形成
回路、１３．、、保護同期発生回路、１４゜１．ウィン
ドウリセット回路。
Claims (1)
- ディジタルデータに付された同期信号を検出し、検出同
期信号間でビットクロックを計数し、その計数値にもと
づいて来るべき同期信号の検出時期の前後に所定数のビ
ットクロックに相当する検出窓を形成するウィンドウ形
成回路と、前記検出窓内に検出同期信号が存在する場合
は、検出同期信号と所定の位相関係にある保護同期信号
を出力するとともに、検出窓内に検出同期信号が存在し
ない場合は、検出窓のほぼ中央に存在するものと仮定し
て前記保護同期信号を出力する保護同期発生回路と、前
記検出同期信号が一定期間を越えて検出窓内に存在しな
い場合は、次の検出同期信号に合わせて検出窓の位置を
変更するウィンドウリセット回路からなるウィンドウ法
同期保護回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302843A JPH01144738A (ja) | 1987-11-30 | 1987-11-30 | ウインドウ法同期保護回路 |
| GB8827555A GB2213028A (en) | 1987-11-30 | 1988-11-25 | Window system synchronising protective circuit |
| US07/278,029 US5005190A (en) | 1987-11-30 | 1988-11-30 | Window system synchronizing protective circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302843A JPH01144738A (ja) | 1987-11-30 | 1987-11-30 | ウインドウ法同期保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01144738A true JPH01144738A (ja) | 1989-06-07 |
Family
ID=17913764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62302843A Pending JPH01144738A (ja) | 1987-11-30 | 1987-11-30 | ウインドウ法同期保護回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5005190A (ja) |
| JP (1) | JPH01144738A (ja) |
| GB (1) | GB2213028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268827B2 (en) | 2001-05-31 | 2007-09-11 | Nec Electronics Corporation | Circuit for transferring a timing signal between circuits having different clock frequencies |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI87026C (fi) * | 1989-12-01 | 1992-11-10 | Nokia Mobile Phones Ltd | Pao en digital faslaosningskrets baserad frekvensdetektor |
| DE69122338T2 (de) * | 1990-08-03 | 1997-02-13 | Canon Kk | Synchronsignal-Detektorschaltung und dieselbe enthaltender Synchronsignal-Detektorapparat |
| US5177740A (en) * | 1991-09-03 | 1993-01-05 | General Electric Company | Frame/slot synchronization for U.S. digital cellular TDMA radio telephone system |
| FR2683411B1 (fr) * | 1991-11-06 | 1994-12-09 | Inst Francais Du Petrole | Methode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux recus. |
| ES2146312T3 (es) * | 1994-06-10 | 2000-08-01 | Koninkl Philips Electronics Nv | Metodo y dispositivo de sincronizacion. |
| US5604745A (en) * | 1994-06-28 | 1997-02-18 | Nec Corporation | TDMA mobile telephone apparatus |
| DE4431023C2 (de) * | 1994-08-31 | 1996-10-02 | Siemens Ag | Verfahren zur Neusynchronisation eines Datenempfangsgerätes |
| US6167526A (en) * | 1998-12-29 | 2000-12-26 | Adaptec, Inc. | Method and apparatus for synchronizing a decoder circuit with a phase-encoded data signal in a data storage device |
| JP2007228765A (ja) * | 2006-02-24 | 2007-09-06 | Fuji Electric Fa Components & Systems Co Ltd | 時間計数機能付インバータ装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160240A (en) * | 1978-01-13 | 1979-07-03 | Motorola, Inc. | Binary digital pager having an eight function code read-out |
| CA1212729A (en) * | 1981-12-08 | 1986-10-14 | Hiroshi Ogawa | Digital signal detecting and compensating circuit with adjustable window signal |
| US4453260A (en) * | 1982-06-15 | 1984-06-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Synchronizing circuit for detecting and interpolating sync signals contained in digital signal |
| US4525754A (en) * | 1983-04-06 | 1985-06-25 | Ampex Corporation | System and method for synchronization of rotary head magnetic recording/reproducing devices |
| US4716578A (en) * | 1986-09-29 | 1987-12-29 | Northern Telecom Limited | Circuit and method for the recovery of data from a digital data stream |
-
1987
- 1987-11-30 JP JP62302843A patent/JPH01144738A/ja active Pending
-
1988
- 1988-11-25 GB GB8827555A patent/GB2213028A/en not_active Withdrawn
- 1988-11-30 US US07/278,029 patent/US5005190A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268827B2 (en) | 2001-05-31 | 2007-09-11 | Nec Electronics Corporation | Circuit for transferring a timing signal between circuits having different clock frequencies |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2213028A (en) | 1989-08-02 |
| US5005190A (en) | 1991-04-02 |
| GB8827555D0 (en) | 1988-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4718074A (en) | Dejitterizer method and apparatus | |
| US4054747A (en) | Data buffer | |
| JPS6340370B2 (ja) | ||
| JPH01144738A (ja) | ウインドウ法同期保護回路 | |
| JPH04363926A (ja) | デジタルデータの検出回路及びその検出方法 | |
| US6968027B2 (en) | Digital PLL device and digital PBX using the same | |
| US4841548A (en) | Method and apparatus for extracting an auxiliary data clock from the clock and/or the clock-phase of a synchronous or plesiochronic digital signal | |
| US4163946A (en) | Noise-immune master timing generator | |
| US6339833B1 (en) | Automatic recovery from clock signal loss | |
| US4628519A (en) | Digital phase-locked loop circuit | |
| US4691327A (en) | Clock regenerator | |
| JPS62276925A (ja) | デジタル計数回路 | |
| US20070290732A1 (en) | Reset method for digital circuit and related signal generating apparatus | |
| JP2964916B2 (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
| JPH04306930A (ja) | クロック異常検出器 | |
| US4327442A (en) | Clock recovery device | |
| JPH04233346A (ja) | ２つの信号のビットレートを整合するための回路装置 | |
| JP2651688B2 (ja) | ディジタルｐｌｌ回路 | |
| JP3159981B2 (ja) | ホールドオーバー回路 | |
| NZ206464A (en) | Phase adjusting pulse corrector | |
| JP2708151B2 (ja) | 内部タイミングデジタル同期化インターフエース回路 | |
| JPS6366455B2 (ja) | ||
| JPH0983354A (ja) | Ｄｐｌｌ回路 | |
| JPS6248932B2 (ja) | ||
| JPH04124909A (ja) | ディジタル信号回路 |