[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH01113670A - Rotation detector - Google Patents

Rotation detector

Info

Publication number
JPH01113670A
JPH01113670A JP27065687A JP27065687A JPH01113670A JP H01113670 A JPH01113670 A JP H01113670A JP 27065687 A JP27065687 A JP 27065687A JP 27065687 A JP27065687 A JP 27065687A JP H01113670 A JPH01113670 A JP H01113670A
Authority
JP
Japan
Prior art keywords
output
circuit
rotation
signal
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27065687A
Other languages
Japanese (ja)
Inventor
Takeshi Shimohata
下畠 剛
Makoto Goto
誠 後藤
Naoya Okada
直哉 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27065687A priority Critical patent/JPH01113670A/en
Publication of JPH01113670A publication Critical patent/JPH01113670A/en
Pending legal-status Critical Current

Links

Landscapes

  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

PURPOSE:To increase the precision of detection in the direction of rotation and to prevent the occurrence of a count error in a rotation pulse signal, by generating the rotation pulse signal delayed by a prescribed time width from a generation edge of an output signal of a two-edge detecting circuit. CONSTITUTION:Signals S2 and S1 of two different phases being synchronous with the rotation of a motor are inputted, the rising and falling edges of the input signal S1 are detected by the two-edge detecting circuit 20, and a pulse signal (b) of a prescribed time width is outputted therefrom. An FF circuit 30 receives an output (a) of an exclusive OR circuit 10 and the output (b) of the two-edge detecting circuit 20 as inputs and outputs from NAND circuits 34 and 35 a rotation direction output Y of which an L level and an H level are inverted. The output (b) of the two-edge detecting circuit 20 and an inverted clock signal are inputted to a rotation pulse generating circuit 40, a logical product is taken in an AND circuit 42 and a rotation pulse signal P delayed by a half period of the clock from the output (b) is generated. Accordingly, the rotation pulse signal delayed invariably from the rotation direction output Y when outputted can be obtained.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、各種の映像音響機器の駆動源に使用される電
動機の回転検出器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a rotation detector for a motor used as a drive source for various audiovisual equipment.

従来の技術 第3図に従来の回転検出器の構成、第4図に第3図にお
ける各部の動作波形を示す。回転検出器の働きは、電動
機における回転方向情報の出力と回転速度に伴う回転パ
ルス信号を出力することである。
BACKGROUND ART FIG. 3 shows the configuration of a conventional rotation detector, and FIG. 4 shows operating waveforms of each part in FIG. 3. The function of the rotation detector is to output rotation direction information of the electric motor and a rotation pulse signal associated with the rotation speed.

電動機の回転に同期した位相の異なる2相の信号s2(
第4図(A))、sl(第4図(B))がそれぞれフリ
ップ・フロップ回路100のD(データ)端子及びCK
(クロック)端子に入力され、出力Qは、入力信号sl
の立ち上がりエツジでの入力信号S2の状態を検出して
出力する。第3図では、出力y(第4図(C))として
Qを用いているため回転方向が正転の場合は、y=“L
”、反転の場合は、y=“H”を回転方向の情報として
出力する。又回転パルス信号pは、入力信号の1相(第
3図では、sl)を用いている。
A two-phase signal s2 (
4(A)) and sl (FIG. 4(B)) are the D (data) terminal and CK of the flip-flop circuit 100, respectively.
(clock) terminal, and the output Q is the input signal sl
The state of the input signal S2 at the rising edge of is detected and output. In Fig. 3, Q is used as the output y (Fig. 4 (C)), so if the rotation direction is forward, y = “L
”, in the case of inversion, y=“H” is output as rotation direction information. Also, one phase of the input signal (sl in FIG. 3) is used as the rotation pulse signal p.

発明が解決しようとする問題点 しかしながら従来の回転検出器では、回転方向出力を入
力信号の1相の立ち上がりエツジのみで検出しているた
め実際の反転位置より反転検出位置が遅れる場合がある
という問題がある。又、第3図においては入力信号s1
は、フリップ・フロップ100のクロック(CK)と回
転パルス信号pとなっておりフリップ・フロップ100
のゲート遅延のため回転方向出力yは、人力信号slの
立ち上がりエツジよりも僅かに遅れる。このため例えば
回転検出器の次段に正方向の回転の場合はアップカウン
ト、逆方向の回転では、ダウンカウント動作をするアッ
プダウン方式のカウンタを動作させる場合カウント誤差
を生じるという問題を有していた。本発明は上記問題点
に鑑み、回転方向検出精度を高めかつ次段のカウンタに
おいて回転パルス数のカウント誤差を発生しない回転ネ
★出器を提供するものである。
Problems to be Solved by the Invention However, in conventional rotation detectors, since the rotation direction output is detected only by the rising edge of one phase of the input signal, the reversal detection position may lag behind the actual reversal position. There is. Moreover, in FIG. 3, the input signal s1
is the clock (CK) of the flip-flop 100 and the rotation pulse signal p, and the flip-flop 100
Due to the gate delay of , the rotational direction output y lags slightly behind the rising edge of the human input signal sl. For this reason, for example, if the next stage of the rotation detector is operated with an up-down counter that counts up when the rotation is in the forward direction and counts down when the rotation is in the reverse direction, there is a problem that a counting error will occur. Ta. SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a rotary nebulizer that increases rotational direction detection accuracy and does not cause counting errors in the number of rotational pulses in the next-stage counter.

問題点を解決するための手段 上記問題点を解決するために本発明の回転検出器は、電
動機の回転に同期した位相の異なる2つのパルス信号の
一致時に一方の状態になり不一致時に他方の状態になる
出力信号を得る論理回路と、前記2つのパルス信号のう
ちの一方の信号の立ち上がりエツジ及び立ち下がりエツ
ジにおいて所定の時間幅のパルス信号を得る両エツジ検
出回路と、前記論理回路の出力信号の状態を前記両エツ
ジ検出回路のパルス信号発生時に保持するフリップ・フ
ロップ回路と、前記両エツジ検出回路の出力信号の発生
エツジよりも所定の時間幅遅れて変化する回転パルス信
号を得る回転パルス発生回路とを具備するという構成を
備えたものである。
Means for Solving the Problems In order to solve the above problems, the rotation detector of the present invention enters one state when two pulse signals synchronized with the rotation of the motor and having different phases match, and changes to the other state when they do not match. a logic circuit that obtains an output signal that becomes , a double edge detection circuit that obtains a pulse signal of a predetermined time width at a rising edge and a falling edge of one of the two pulse signals, and an output signal of the logic circuit. a flip-flop circuit that maintains the state of when the pulse signals of the both edge detection circuits are generated; and a rotation pulse generator that obtains a rotation pulse signal that changes with a predetermined time width delay from the generation edge of the output signal of the both edge detection circuits. The configuration includes a circuit.

作用 本発明は、上記の構成によって回転方向出力を入力パル
ス信号の立ち上がり及び立ち下がりの両エツジで検出し
出力することができる。又回転パルス信号は、回転方向
出力よりも必ず遅れて出力されることとなる。
Operation The present invention can detect and output the rotational direction output at both the rising and falling edges of the input pulse signal with the above-described configuration. Further, the rotation pulse signal is always output later than the rotation direction output.

実施例 以下、本発明の一実施例の回転検出器について、図面を
参照しながら説明する。第1図に本発明の一実施例を表
す具体的な回路図を示す。10は、排他的論理和回路で
あり、2つの入力端子には電動機の回転に同期した位相
の異なる入力パルス信号S2、Slがそれぞれ入力され
る。20は、両エツジ検出回路であり、第1のD型フリ
ップ・フロップ21と第2のD型フリップ・フロップ2
2及び排他的論理和回路23で構成されている。第1の
D型フリップ・フロップ21のD(データ)端子には、
前記入力パルス信号S1が入力され、CLK (クロッ
ク)端子には、CK(クロック)信号が入力される。第
2のD型フリップ・フロップ22のD端子は、第1のD
型フリップ・フロップ21の出力端子Qと接続され、C
LK端子にはCK倍信号人力される。排他的論理和回路
23の一方の入力端子は、第1のD型フリップ・フロッ
プ21の出力端子Qと、他方の入力端子は第2のD型フ
リップ・フロップ22の出力端子Qと接続される。30
は、フリップ・フロップ回路であり、インパーク回路3
1及びナンド回路32.33.34.35で構成されて
いる。ナンド回路32の一方の入力端子は前記排他的論
理和回路lOの出力端子と接続され、他方の入力端子は
前記排他的論理和回路23の出力端子と接続されている
EXAMPLE Hereinafter, a rotation detector according to an example of the present invention will be described with reference to the drawings. FIG. 1 shows a specific circuit diagram representing one embodiment of the present invention. Reference numeral 10 denotes an exclusive OR circuit, and input pulse signals S2 and Sl, which are synchronized with the rotation of the motor and have different phases, are respectively input to two input terminals. 20 is a double edge detection circuit, which includes a first D-type flip-flop 21 and a second D-type flip-flop 2.
2 and an exclusive OR circuit 23. The D (data) terminal of the first D-type flip-flop 21 has
The input pulse signal S1 is input, and a CK (clock) signal is input to the CLK (clock) terminal. The D terminal of the second D-type flip-flop 22 is connected to the first D-type flip-flop 22.
It is connected to the output terminal Q of the type flip-flop 21, and the C
A CK multiplied signal is input to the LK terminal. One input terminal of the exclusive OR circuit 23 is connected to the output terminal Q of the first D-type flip-flop 21, and the other input terminal is connected to the output terminal Q of the second D-type flip-flop 22. . 30
is a flip-flop circuit, and impark circuit 3
1 and NAND circuits 32, 33, 34, and 35. One input terminal of the NAND circuit 32 is connected to the output terminal of the exclusive OR circuit 10, and the other input terminal is connected to the output terminal of the exclusive OR circuit 23.

インバータ回路31の入力端子は、前記排他的論理和回
路10の出力端子と接続される。ナンド回路33の一方
の入力端子は、インバータ回路31の出力端子と接続さ
れ、他方の入力端子は、前記排他的論理和回路23の出
力端子と接続されている。ナンド回路34の一方の入力
端子は、ナンド回路32の出力端子と接続され、他方の
入力端子は、ナンド回路35の出力端子と接続される。
The input terminal of the inverter circuit 31 is connected to the output terminal of the exclusive OR circuit 10. One input terminal of the NAND circuit 33 is connected to the output terminal of the inverter circuit 31, and the other input terminal is connected to the output terminal of the exclusive OR circuit 23. One input terminal of the NAND circuit 34 is connected to the output terminal of the NAND circuit 32, and the other input terminal is connected to the output terminal of the NAND circuit 35.

ナンド回路35の一方の入力端子は、ナンド回路33の
出力端子と接続され、他方の入力端子は、ナンド回路3
4の出力端子と接続されている。40は、回転パルス発
生回路でありインバータ回路41とアンド回路42で構
成されている。インバータ回路41の入力端子にはCK
倍信号入力される。アンド回路42の一方の入力端子は
インバータ回路41の出力端子と接続され、他方の入力
端子は、前記排他的論理和回路23の出力端子と接続さ
れる。前記フリップ・フロップ回路30の出力Yが回転
方向出力、回転パルス発生回路40の出力Pが回転パル
ス信号となる。
One input terminal of the NAND circuit 35 is connected to the output terminal of the NAND circuit 33, and the other input terminal is connected to the output terminal of the NAND circuit 33.
It is connected to output terminal 4. Reference numeral 40 denotes a rotation pulse generation circuit, which is composed of an inverter circuit 41 and an AND circuit 42. The input terminal of the inverter circuit 41 has CK
A double signal is input. One input terminal of the AND circuit 42 is connected to the output terminal of the inverter circuit 41, and the other input terminal is connected to the output terminal of the exclusive OR circuit 23. The output Y of the flip-flop circuit 30 is a rotation direction output, and the output P of the rotation pulse generation circuit 40 is a rotation pulse signal.

以上のように構成された回転検出器について、以下第1
図及び第2図を用いてその動作を説明する。
Regarding the rotation detector configured as above, the first
The operation will be explained using FIG.

第2図は、第1図に示す回転検出器の各部の動作波形を
示すものである。入力パルス信号S2(第2図(A))
、31(第2図(B))は、排他的論理和回路10に入
力されS2、Slの不一致状態で“H”レベルの信号a
(第2図(D))を出力する。入力信号Slは、両エツ
ジ検出回路20の第1のD型フリップ・フロップ21の
D(データ)端子に入力されその出力Qは、Slの直後
のCK(クロック)信号(第2図(C))の立ち上がり
エツジで同期化される。(ここでCK倍信号周波数は、
S2、S 1よりも十分高い。)第1のD型フリップ・
フロップの出力Qは、第2のD型フリップ・フロップの
D(データ)端子に入力されその出力Qは、第1のD型
フリップ・フロップ21の出力Qよりクロックの1周期
分遅延された信号が出力される。排他的論理和回路23
は、前記第1及び第2のD型フリップ・フロップ212
2の出力の不一致状態で“H”レベルの信号b(第2図
(E))を出力する。これより分かるように両エツジ検
出回路20は、入力信号Slの立ち上がり及び立ち下が
りエツジを検出して所定の時間幅のパルス信号を発生し
ている。
FIG. 2 shows operating waveforms of each part of the rotation detector shown in FIG. 1. Input pulse signal S2 (Figure 2 (A))
, 31 (FIG. 2(B)) are input to the exclusive OR circuit 10, and when S2 and Sl do not match, the signal a becomes "H" level.
(Figure 2 (D)) is output. The input signal Sl is input to the D (data) terminal of the first D-type flip-flop 21 of the both edge detection circuits 20, and its output Q is the CK (clock) signal immediately after Sl (FIG. 2(C)). ) is synchronized at the rising edge of (Here, the CK multiplied signal frequency is
It is sufficiently higher than S2 and S1. ) 1st D type flip・
The output Q of the flop is input to the D (data) terminal of the second D-type flip-flop, and its output Q is a signal delayed by one clock period from the output Q of the first D-type flip-flop 21. is output. Exclusive OR circuit 23
are the first and second D-type flip-flops 212
When the two outputs do not match, an "H" level signal b (FIG. 2(E)) is output. As can be seen, the double edge detection circuit 20 detects the rising and falling edges of the input signal Sl and generates a pulse signal with a predetermined time width.

フリップ・フロップ回路30は、前記排他的論理和回路
10の出力aを前記両エツジ検出回路20の出力すによ
って保持する働きを行う。動作を簡単に説明すると、排
他的論理和回路10の出力aと両エツジ検出回路20の
出力すを入力とするナンド回路32と、aを反転するイ
ンバータ31と、インバータ31の出力とbを入力とす
るナンド回路33によって、ナンバ回路34及びナンド
回路35で構成されたフリップ・フロップのセット、リ
セット信号を作り出す。第2図a、bより分かるように
反転位置以前では、ナンド回路32の出力は“H”レベ
ル、ナンド回路33はbの反転した信号を出力する。こ
れよりナンド回路34.35で構成されたフリップ・フ
ロップの出力Y(第2図(F))は、“L”レベルとな
る。反転位置以後は、ナンド回路32はbの反転した信
号を出力しナンド回路33の出力は“H”レベルである
ためフリップ・フロップの出力Yは、その状態が反転し
“H”レベルを出力する。以上の説明から理解されるよ
うに本回転検出器では、回転方向の検出を入力信号の立
ち上がり及び立ち下がりの両エツジで行っており従来例
で示されている入力信号の立ち上がりエツジのみで検出
している場合よりもその検出精度を高めている。
The flip-flop circuit 30 functions to hold the output a of the exclusive OR circuit 10 using the output a of the both edge detection circuits 20. To briefly explain the operation, a NAND circuit 32 receives the output a of the exclusive OR circuit 10 and the output of the both edge detection circuit 20, an inverter 31 inverts a, and inputs the output of the inverter 31 and b. A set of flip-flops composed of a number circuit 34 and a NAND circuit 35 and a reset signal are generated by a NAND circuit 33. As can be seen from FIGS. 2a and 2b, before the inversion position, the output of the NAND circuit 32 is at "H" level, and the NAND circuit 33 outputs an inverted signal of b. As a result, the output Y (FIG. 2(F)) of the flip-flop composed of NAND circuits 34 and 35 becomes "L" level. After the inversion position, the NAND circuit 32 outputs the inverted signal of b, and the output of the NAND circuit 33 is at the "H" level, so the flip-flop output Y reverses its state and outputs the "H" level. . As can be understood from the above explanation, this rotation detector detects the rotation direction using both the rising and falling edges of the input signal, unlike the conventional example, which detects the rotation direction only from the rising edge of the input signal. The detection accuracy is higher than when

、回転パルス発生回路40は、クロックを反転させるイ
ンバータ回路41とインバータ回路41の出力と両エツ
ジ検出回路20の出力すの論理積を出力するアンド回路
42で構成されている。両エツジ検出回路20の出力す
は、前述したように入力パルス信号の立ち上がりエツジ
及び立ち下がりエツジを検出してクロックの立ち上がり
エツジに同期したクロック1周期分のパルス信号を発生
する。回転パルス発生回路40では、このbと反転した
クロックとの論理積をとるためこれにより出力P(第2
図(G))は、クロックの立ち下がりエツジに同期した
クロック半周期分のパルス信号となる。この結果回転パ
ルス信号Pは、両エツジ検出回路20の出力すよりもク
ロックの半周期遅れたパルス信号となる。回転方向の検
出は、両エツジ検出回路20の出力すの立ち上がりエツ
ジで行われるための回転パルス信号Pは、回転方向出力
Yよりも必ず遅れて出力する。又この回転パルス信号P
は、入力信号の立ち上がり及び立ち下がりの両エツジで
発生するため従来例に示された回転パルス信号の2倍の
周波数すなわち逓倍していることとなる。
The rotational pulse generating circuit 40 is composed of an inverter circuit 41 that inverts the clock and an AND circuit 42 that outputs the logical product of the output of the inverter circuit 41 and the outputs of both edge detection circuits 20. As described above, the output of the double edge detection circuit 20 detects the rising edge and falling edge of the input pulse signal and generates a pulse signal for one period of the clock synchronized with the rising edge of the clock. In the rotation pulse generation circuit 40, the AND of this b and the inverted clock is performed, so that the output P (second
Figure (G)) is a pulse signal for half a clock period synchronized with the falling edge of the clock. As a result, the rotation pulse signal P becomes a pulse signal that is delayed by half a clock cycle from the outputs of both edge detection circuits 20. Since the rotation direction is detected at the rising edge of the output of both edge detection circuits 20, the rotation pulse signal P is always output later than the rotation direction output Y. Also, this rotation pulse signal P
is generated at both the rising and falling edges of the input signal, so it is twice the frequency of the rotation pulse signal shown in the conventional example, that is, it is multiplied.

以上のように本実施碗によれば、電動機の回転に同期し
た2相のパルス信号の不一致状態を1相の入力パルス信
号の立ち上がり及び立ち下がりの両エツジで検出するこ
とによって精度の高い回転方向出力を、又両エツジ検出
部の出力パルス信号を所定の時間幅遅らせて回転パルス
信号とすることにより回転方向出力よりも必ず遅れて出
力する回転パルス信号を得ることが出来る。また本発明
の回転検出器の具体的な実施例は、上述の実施例に限定
されるものではなく、本発明の主旨を変えずに種々の変
形が可罷である。
As described above, according to this embodiment, by detecting the mismatch state of the two-phase pulse signals synchronized with the rotation of the motor at both the rising and falling edges of the one-phase input pulse signal, the rotation direction can be determined with high precision. By delaying the output or the output pulse signals of both edge detection sections by a predetermined time width to obtain a rotation pulse signal, it is possible to obtain a rotation pulse signal that is always output later than the output in the rotation direction. Further, the specific embodiments of the rotation detector of the present invention are not limited to the above-described embodiments, and various modifications can be made without changing the gist of the present invention.

発明の効果 以上のように本発明の回転検出器によれば、回転方向出
力を入カバルス信号の両エツジで検出出来るため方向検
出の精度を高めることができる。
Effects of the Invention As described above, according to the rotation detector of the present invention, since the rotation direction output can be detected at both edges of the input cabling signal, the accuracy of direction detection can be improved.

又、回転パルス信号は、回転方向出力よりも必ず遅れて
出力するため次段のカウンタにおいてカウント誤差を生
じないといった優れた効果が得られる。
Further, since the rotation pulse signal is always output with a delay from the rotation direction output, an excellent effect can be obtained in that a counting error does not occur in the next stage counter.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を表す回路図、第2図は前記
実施例の動作波形図、第3図は従来の回転検出器を表す
回路図、第4図は従来の回転検出器の動作波形図である
。 10.23・・・・・・排他的論理和回路、20・・・
・・・両エツジ検出回路、30・・・・・・フリップ・
フロップ回路、40・・・・・・回転パルス発生回路。 代理人の氏名 弁理士 中尾敏男 はか1名−Qq  
    + 的    め          Q 第2図 (C)CKJ識■°  J罰− <G) P 第 3 図 第 4 図 (C)!/
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is an operating waveform diagram of the embodiment, Fig. 3 is a circuit diagram showing a conventional rotation detector, and Fig. 4 is a conventional rotation detector. FIG. 10.23...Exclusive OR circuit, 20...
・・・Both edge detection circuit, 30...Flip・
Flop circuit, 40... rotation pulse generation circuit. Name of agent: Patent attorney Toshio Nakao Haka1 person-Qq
+ Target Q Figure 2 (C) CKJ knowledge ■° J Punishment - <G) P Figure 3 Figure 4 (C)! /

Claims (1)

【特許請求の範囲】[Claims] 電動機の回転に同期した位相の異なる2つのパルス信号
の一致時に一方の状態になり不一致時に他方の状態にな
る出力信号を得る論理回路と、前記2つのパルス信号の
うちの一方の信号の立ち上がりエッジ及び立ち下がりエ
ッジにおいて所定の時間幅のパルス信号を得る両エッジ
検出回路と、前記論理回路の出力信号の状態を前記両エ
ッジ検出回路のパルス信号発生時に保持するフリップ・
フロップ回路と、前記両エッジ検出回路の出力信号の発
生エッジよりも所定の時間幅遅れて変化する回転パルス
信号を得る回転パルス発生回路とを具備する回転検出器
A logic circuit that obtains an output signal that is in one state when two pulse signals of different phases synchronized with the rotation of the motor match and becomes the other state when they do not match, and a rising edge of one of the two pulse signals. and a double-edge detection circuit that obtains a pulse signal of a predetermined time width at a falling edge, and a flip-flop that maintains the state of the output signal of the logic circuit when the pulse signal of the double-edge detection circuit is generated.
A rotation detector comprising a flop circuit and a rotation pulse generation circuit that obtains a rotation pulse signal that changes with a predetermined time delay from the generated edge of the output signal of the both edge detection circuits.
JP27065687A 1987-10-27 1987-10-27 Rotation detector Pending JPH01113670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27065687A JPH01113670A (en) 1987-10-27 1987-10-27 Rotation detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27065687A JPH01113670A (en) 1987-10-27 1987-10-27 Rotation detector

Publications (1)

Publication Number Publication Date
JPH01113670A true JPH01113670A (en) 1989-05-02

Family

ID=17489127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27065687A Pending JPH01113670A (en) 1987-10-27 1987-10-27 Rotation detector

Country Status (1)

Country Link
JP (1) JPH01113670A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312515A (en) * 1989-06-09 1991-01-21 Matsushita Electric Ind Co Ltd Rotating direction detecting circuit
JPH0375813A (en) * 1989-08-17 1991-03-29 Matsushita Electric Ind Co Ltd Method and device for controlling menu

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312515A (en) * 1989-06-09 1991-01-21 Matsushita Electric Ind Co Ltd Rotating direction detecting circuit
JPH0375813A (en) * 1989-08-17 1991-03-29 Matsushita Electric Ind Co Ltd Method and device for controlling menu

Similar Documents

Publication Publication Date Title
JPH0447765B2 (en)
US3735324A (en) Digital frequency discriminator
US5198750A (en) Extremely wide range frequency measurement method
JPH01113670A (en) Rotation detector
JP3125556B2 (en) Multi-phase clock time measurement circuit
JP2819127B2 (en) Phase measurement circuit
JPH01174977A (en) Operation detector
JP2699522B2 (en) Time measurement device
JPS61189460A (en) Speed detector failure detection method
JPH0820461B2 (en) Motion detector
JP2754005B2 (en) Polyphase pulse generation circuit
JPH0318773B2 (en)
JPH01113671A (en) Rotation detector
JPS59100817A (en) Processing circuit of pulse from encoder
JPS5887919A (en) Pulse count circuit
KR890004858Y1 (en) Rotation direction discrimination and rotation counting circuit of motor
JPH01194709A (en) Phase discrimination circuit
JPH0770996B2 (en) Method and apparatus for converting a write clock with a gear to a read clock without a gear.
JPS5929819B2 (en) Movement direction discrimination circuit
JPH03162622A (en) Counting circuit
JPH01174979A (en) Operation detector
JPS63119319A (en) Phase discriminating and processing circuit
JPH01174971A (en) Operation detector
JPS59204769A (en) Displacement direction detecting circuit
JPH08201452A (en) Phase difference measuring apparatus