[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0997874A - Method for testing semiconductor device and semiconductor device applicable to it - Google Patents

Method for testing semiconductor device and semiconductor device applicable to it

Info

Publication number
JPH0997874A
JPH0997874A JP7253230A JP25323095A JPH0997874A JP H0997874 A JPH0997874 A JP H0997874A JP 7253230 A JP7253230 A JP 7253230A JP 25323095 A JP25323095 A JP 25323095A JP H0997874 A JPH0997874 A JP H0997874A
Authority
JP
Japan
Prior art keywords
ring oscillator
semiconductor device
evaluation
transistor
bidirectional operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7253230A
Other languages
Japanese (ja)
Inventor
Kyoya Onoda
恭也 小野田
Isao Amano
功 天野
Naoki Yuzawa
直樹 湯沢
Toshiyuki Hirowatari
俊亨 廣渡
Katsuhisa Kubota
勝久 久保田
Kenji Nakamura
研二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7253230A priority Critical patent/JPH0997874A/en
Publication of JPH0997874A publication Critical patent/JPH0997874A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for testing semiconductor device which makes it possible to make an alternating current action and a direct current measurement and a semiconductor device which is applicable to the method. SOLUTION: A bidirectionally operating transistor 1 to which electric currents flow from two directions, an oscillation signal means 3 which impresses oscillation signals of opposite phases upon the transistor 1, and an oscillation signal connecting means 4 which controls the connection between the transistor 1 and means 2 are provided. The means 2 is a circuit constituting part of a ring oscillator and, when the means 4 connects the transistor 1 and means 2 to each other, the ring oscillator is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の特性
評価方法及び特性を評価するための機能を設けた半導体
装置に関し、特に、実際の使用状態に近い状態での評価
を可能にする方法及びそのようなことを可能にした半導
体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for evaluating the characteristics of a semiconductor device and a semiconductor device provided with a function for evaluating the characteristics, and more particularly, to a method and an evaluation method which enable the evaluation in a state close to an actual use state. The present invention relates to a semiconductor device that enables such a thing.

【0002】[0002]

【従来の技術】近年、半導体集積回路(IC)の微細
化、高集積化及び動作速度の高速化が進められている
が、トランジスタ特性の劣化による半導体装置の寿命の
低下が問題となっている。このような問題をなくすた
め、試験を行って劣化量を見積もり、その試験結果をフ
ィードバックすることにより、半導体装置に改良を加
え、より劣化の少ない高信頼性の半導体装置を開発する
ようにしている。このような改良を可能にするために
は、半導体装置の特性の劣化を正確に評価し、測定する
技術が求められている。
2. Description of the Related Art In recent years, semiconductor integrated circuits (ICs) have been miniaturized, highly integrated, and their operating speeds have been increased, but the deterioration of transistor characteristics has caused a problem of shortening the life of semiconductor devices. . In order to eliminate such problems, a semiconductor device is improved by conducting a test to estimate the deterioration amount and feeding back the test result, and a highly reliable semiconductor device with less deterioration is developed. . In order to enable such an improvement, a technique for accurately evaluating and measuring the deterioration of the characteristics of the semiconductor device is required.

【0003】上記のような半導体装置の特性の劣化を評
価するためには、対象となる半導体装置を動作させ、そ
の上で特性の劣化を評価する必要がある。動作条件とし
ては通常の使用条件で保証時間以上使用することが望ま
しいが、それでは試験に要する時間が長くなり過ぎるた
め、通常は試験対象の半導体装置に過負荷をかけた上で
劣化を評価していた。例えば、半導体装置に高電圧を印
加したり、半導体装置の要素であるトランジスタのドレ
イン端子に外部から発振信号を入力したりしていた。し
かし、これでは直流的動作における劣化や、低速動作に
おける劣化の再現しかできなかった。
In order to evaluate the deterioration of the characteristics of the semiconductor device as described above, it is necessary to operate the target semiconductor device and then evaluate the deterioration of the characteristics. As operating conditions, it is desirable to use under the normal operating conditions for longer than the guaranteed time.However, since the time required for the test will be too long, the semiconductor device under test is usually overloaded and then evaluated for deterioration. It was For example, a high voltage is applied to a semiconductor device, or an oscillation signal is externally input to the drain terminal of a transistor which is an element of the semiconductor device. However, this could only reproduce the deterioration in DC operation and the deterioration in low speed operation.

【0004】特に、ホットキャリアノ劣化具合の評価に
は、トランジスタのドレイン電流(Ids)の変化量が
指標として用いられ、これまでの加速試験方法では、直
流的に電流が大きく流れる状態にトランジスタを保持し
て負荷(ストレス)を印加した後、ドレイン電流の特性
変化量を検出する方法が採用されていた。
In particular, the amount of change in the drain current (Ids) of the transistor is used as an index for evaluating the degree of hot carrier deterioration. In the conventional acceleration test methods, the transistor is placed in a state in which a large DC current flows. A method of detecting the amount of change in drain current characteristics after holding and applying a load (stress) has been adopted.

【0005】[0005]

【発明が解決しようとする課題】しかし、近年の半導体
装置の高速化の進行に伴い、直流的動作における劣化や
低速動作における劣化の評価では再現できない、実際の
動作により近い高速の動作状態での劣化を評価すること
が必要となっている。そこで、最近では、交流動作時の
劣化量見積もりには、BTA Technology Inc.製のBTABERT
(商品名)といったシミュレータが使用されるように
なっている。これにより、交流動作でのVLSIデバイ
スの寿命(ある規定レベルまで劣化するまでの動作時
間)の見積もりが可能になった。
However, with the recent progress in speeding up of semiconductor devices, in a high-speed operating state closer to actual operation, which cannot be reproduced by evaluation of deterioration in direct current operation or deterioration in low-speed operation. It is necessary to evaluate the deterioration. Therefore, recently, BTABERT manufactured by BTA Technology Inc. is used to estimate the deterioration amount during AC operation.
Simulators such as (product name) are being used. This makes it possible to estimate the life of the VLSI device in AC operation (operation time until deterioration to a specified level).

【0006】しかし、これらのシミュレータは精度が十
分でなく、その上交流特性そのものの評価としても十分
とはいえないのが現状である。本発明は、上記問題点に
鑑みてなされたものであり、交流的動作と直流的測定が
可能となる半導体装置の試験方法及びそのような試験を
可能にする半導体装置の実現を目的とする。
However, under the present circumstances, these simulators are not sufficiently accurate and, moreover, cannot be said to be sufficient for evaluating the AC characteristics themselves. The present invention has been made in view of the above problems, and an object of the present invention is to realize a semiconductor device test method capable of performing AC operation and DC measurement, and a semiconductor device that enables such a test.

【0007】更に、ホットキャリアの劣化量を実際に近
い状態で精度よく評価するための方法及びそのような評
価を可能にする半導体装置の実現、更にはホットキャリ
アによる特性劣化に対処する方法及び対処した半導体装
置の実現を目的とする。
Furthermore, a method for accurately evaluating the amount of deterioration of hot carriers in a state close to an actual condition, realization of a semiconductor device that enables such evaluation, and a method and measures for coping with characteristic deterioration due to hot carriers. It is an object of the present invention to realize a semiconductor device.

【0008】[0008]

【課題を解決するための手段】図1は、本発明の原理構
成を示す図である。本発明の第1の態様の半導体装置及
びその試験方法は、双方向に電流が流れる双方向動作ト
ランジスタ1を有する半導体装置100及びその試験方
法であって、双方向動作トランジスタに逆位相の発振信
号を印加できるようにする。所定条件で所定時間、双方
向動作トランジスタに逆位相の発振信号を印加した後、
双方向動作トランジスタの特性に関係する物理量を測定
し、劣化具合を判定する。
FIG. 1 is a diagram showing the principle configuration of the present invention. A semiconductor device and a test method therefor according to a first aspect of the present invention are a semiconductor device 100 having a bidirectional operation transistor 1 in which a current flows bidirectionally and a test method therefor. To be applied. After applying an oscillation signal of opposite phase to the bidirectional operation transistor for a predetermined time under a predetermined condition,
A physical quantity related to the characteristics of the bidirectional operation transistor is measured to determine the degree of deterioration.

【0009】図1の(1)に示すように、逆位相の発振
信号は、前記半導体装置の外部から印加されるようにし
ても、図1の(2)に示すように、逆位相の発振信号源
2を半導体装置の内部に設けるようにしてもよい。逆位
相の発振信号の発振信号を外部から印加できるようにす
るためには、双方向動作トランジスタの両方の被制御端
子に外部から信号が印加できるように、両方の被制御端
子を外部に引き出す必要がある。
As shown in (1) of FIG. 1, even if the antiphase oscillation signal is applied from the outside of the semiconductor device, as shown in (2) of FIG. 1, the antiphase oscillation signal is generated. The signal source 2 may be provided inside the semiconductor device. In order to be able to apply the oscillation signal of the opposite phase oscillation signal from the outside, it is necessary to pull out both controlled terminals to the outside so that the signals can be applied to both controlled terminals of the bidirectional operation transistor from the outside. There is.

【0010】内部に逆位相の発振信号源2を設ける場合
には、図1の(2)に示すように、逆位相の発振信号を
印加する場合には、双方向動作トランジスタ1を発振信
号源に接続し、測定時には、双方向動作トランジスタ1
を発振信号源から切り離し、測定するために外部に接続
できるようにする必要がある。双方向動作トランジスタ
1に逆位相の発振信号を印加するには、図2に示すよう
に、双方向動作トランジスタの被制御端子を、2個の反
転回路(インバータ)の出力と入力にそれぞれ接続し、
被制御端子が出力に接続された反転回路の入力に発振信
号を印加するようにする。より好ましくは、2個の反転
回路を含めてリングオシレータを構成するようにする。
When the opposite phase oscillation signal source 2 is provided inside, as shown in (2) of FIG. 1, when the opposite phase oscillation signal is applied, the bidirectional operation transistor 1 is set to the oscillation signal source. Connected to, and at the time of measurement, bidirectional operation transistor 1
Needs to be disconnected from the source of the oscillating signal so that it can be connected to the outside for measurement. To apply an oscillation signal of opposite phase to the bidirectional operation transistor 1, as shown in FIG. 2, the controlled terminals of the bidirectional operation transistor are connected to the outputs and inputs of the two inverting circuits (inverters), respectively. ,
An oscillating signal is applied to the input of the inverting circuit whose controlled terminal is connected to the output. More preferably, the ring oscillator is configured to include two inverting circuits.

【0011】更に、別の方法では、図3に示すように、
双方向動作トランジスタ1の被制御端子を、2個の反転
回路の出力部に接続し、2個の反転回路の入力部にそれ
ぞれ逆位相の発振信号を印加するようにする。この逆位
相の発振信号もリングオシレータで発生することができ
る。双方向動作トランジスタ1の劣化の評価は、例え
ば、その直流特性で行う。
Further, in another method, as shown in FIG.
The controlled terminal of the bidirectional operation transistor 1 is connected to the output parts of the two inverting circuits, and the oscillation signals of opposite phases are applied to the input parts of the two inverting circuits. This antiphase oscillation signal can also be generated by the ring oscillator. The deterioration of the bidirectional operation transistor 1 is evaluated by, for example, its DC characteristic.

【0012】更に、図1の(3)に示すように、双方向
動作トランジスタを評価用と参照用に複数個設け、負荷
を加える時に、評価用には負荷を加えるが、参照用には
負荷を加えないようにし、その差を評価することによ
り、より正確な評価が可能になる。更に、評価用双方向
動作トランジスタを複数個設けて、負荷の条件をかえて
もよい。
Further, as shown in (3) of FIG. 1, a plurality of bidirectional operation transistors are provided for evaluation and reference, and when a load is applied, a load is added for evaluation, but a load is added for reference. By not adding the value and evaluating the difference, more accurate evaluation becomes possible. Furthermore, a plurality of bidirectional operation transistors for evaluation may be provided to change the load condition.

【0013】双方向動作トランジスタはNチャンネル型
トランジスタ又はPチャンネル型トランジスタのいずれ
でもよい。半導体装置の劣化具合、特にホットキャリア
の劣化具合を評価するのにリングオシレータを使用す
る。その場合には、リングオシレータの発振周波数の変
化で劣化量を評価する。
The bidirectional operation transistor may be either an N-channel type transistor or a P-channel type transistor. A ring oscillator is used to evaluate the degree of deterioration of a semiconductor device, particularly the degree of deterioration of hot carriers. In that case, the deterioration amount is evaluated by the change of the oscillation frequency of the ring oscillator.

【0014】リングオシレータの発振周波数で評価する
場合、リングオシレータを評価用と参照用に複数個設
け、負荷をかける時には評価用かけて参照用にはかけ
ず、両方の発振周波数の差で劣化量を評価する。測定磨
る場合には、評価用リングオシレータと参照用リングオ
シレータの発振周波数を、複数の温度で測定するか、参
照用リングオシレータの発振周波数を所定周波数になる
ように半導体装置を温度制御した上で、評価用リングオ
シレータの発振周波数を測定して所定周波数との差を劣
化量とする。
When evaluating the oscillation frequency of the ring oscillator, a plurality of ring oscillators are provided for evaluation and reference, and when a load is applied, the evaluation is not performed for reference and the deterioration amount is caused by the difference between both oscillation frequencies. Evaluate. When polishing the measurement, measure the oscillation frequency of the evaluation ring oscillator and the reference ring oscillator at multiple temperatures, or control the temperature of the semiconductor device so that the oscillation frequency of the reference ring oscillator becomes a predetermined frequency. Then, the oscillation frequency of the evaluation ring oscillator is measured and the difference from the predetermined frequency is taken as the deterioration amount.

【0015】評価用と参照用の一方を測定している時に
は、もう一方は動作指せないようにして、相互の干渉に
よる誤差を除くようにする。段数の多いリングオシレー
タを使用すると、周波数が低下して十分な負荷がかけら
れないので、負荷(ストレス)印加時には、ループを切
断して、外部から交流パルスを印加できるようにする。
また、これにより、ストレス印加中の発振周波数の経時
変化が防止できる。
When one of the evaluation and the reference is being measured, the other one is not allowed to be operated so that an error due to mutual interference is eliminated. When a ring oscillator having a large number of stages is used, the frequency is lowered and a sufficient load cannot be applied. Therefore, when a load (stress) is applied, the loop is cut so that an AC pulse can be applied from the outside.
Further, this can prevent the oscillation frequency from changing with time during the stress application.

【0016】評価用及び参照用リングオシレータの電源
供給線の近くの電源電圧を検出して所定値になるように
調整した後、測定を行うようにする。これにより、周波
数の低下によって発生する電源電圧の低下による測定誤
差が低減できる。警報手段を設けて、測定された劣化具
合に応じて、警報を出力するようにする。その場合、評
価用リングオシレータと参照用リングオシレータから得
られる発振周波数、又はその周波数の両方又はいずれか
を分周して、評価用リングオシレータから得られる信号
の周波数を参照用リングオシレータから得られる信号の
周波数より若干高く設定し、評価用リングオシレータか
ら得られる信号の周波数が前記参照用リングオシレータ
から得られる信号の周波数と同じ又は低くなった時に警
報を発生する。
The power supply voltage near the power supply lines of the evaluation and reference ring oscillators is detected and adjusted to a predetermined value, and then the measurement is performed. As a result, it is possible to reduce the measurement error caused by the decrease in the power supply voltage caused by the decrease in frequency. An alarm means is provided to output an alarm according to the measured deterioration degree. In that case, the oscillation frequency obtained from the evaluation ring oscillator and the reference ring oscillator, or both or either of the frequencies is divided, and the frequency of the signal obtained from the evaluation ring oscillator is obtained from the reference ring oscillator. The frequency is set slightly higher than the frequency of the signal, and an alarm is issued when the frequency of the signal obtained from the evaluation ring oscillator becomes equal to or lower than the frequency of the signal obtained from the reference ring oscillator.

【0017】加速試験を行う場合には、通常の使用条件
より厳しい動作条件を印加する。
When carrying out the acceleration test, stricter operating conditions than normal operating conditions are applied.

【0018】[0018]

【発明の実施の形態】図4は、本発明の第1実施例の構
成を示す図である。図4において、参照番号21は、双
方向動作するNチャンネルトランジスタであり、22は
複数個(奇数個)の反転回路(インバータ)を直列に接
続した反転回路で、トランジスタ21と接続されて発振
回路を形成する部分であり、23は測定パッドP、Q、
R、Sとトランジスタ1を接続するトランスファーゲー
トであり、24は反転回路2とトランジスタ1を接続す
るトランスファゲートであり、25はノードとグランド
を接続するトランスファーゲートであり、26はバッフ
ァであり、27はトランスファゲート23、24、25
の制御回路であり、P、Q、S、Tはトランジスタ1の
特性を測定するためのパッドであり、Rはトランジスタ
21のゲート端子を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 4 is a diagram showing the configuration of a first embodiment of the present invention. In FIG. 4, reference numeral 21 is an bidirectionally operating N-channel transistor, and 22 is an inverting circuit in which a plurality (odd number) of inverting circuits (inverters) are connected in series. And 23 is a portion for forming measurement pads P, Q,
Reference numeral 24 is a transfer gate connecting R and S to the transistor 1, 24 is a transfer gate connecting the inverting circuit 2 to the transistor 1, 25 is a transfer gate connecting the node to the ground, 26 is a buffer, and 27 is a buffer. Are transfer gates 23, 24, 25
, P is a pad for measuring the characteristics of the transistor 1, and R is a gate terminal of the transistor 21.

【0019】ストレス印加時には、制御回路27のパッ
ドDC/AC に「高(H)」の信号を入力すると、端子aが
「低(L)」に、端子bが「高」になり、トランスファ
ーゲート24は導通し、トランスファーゲート23と2
5は遮断状態になり、反転回路22の出力と入力がトラ
ンジスタ21を介して接続され、リングオシレータが構
成され、発振する。これにより、試験対象であるトラン
ジスタ1の被接続端子(ドレイン端子とソース端子)
に、交互に逆位相の信号が印加されることになる。この
信号の位相が切り替わる周期は、リングオシレータの周
期である。これにより、トランジスタに交流的な高スト
レスが印加されることになる。リングオシレータの発振
周波数は、バッファ26で増幅され、パッドUで観察す
ることができる。パッドRには評価したい条件の電圧を
かけておく。リングオシレータを構成する反転回路(イ
ンバータ)の段数を変えることにより、発振周波数を自
由に設定できる。
When a "high (H)" signal is input to the pad DC / AC of the control circuit 27 during stress application, the terminal a becomes "low (L)" and the terminal b becomes "high", and the transfer gate 24 becomes conductive and transfer gates 23 and 2
5 is cut off, the output and the input of the inverting circuit 22 are connected via the transistor 21, a ring oscillator is constituted, and oscillates. This allows the connected terminals (drain terminal and source terminal) of the transistor 1 to be tested.
Then, signals having opposite phases are alternately applied. The cycle at which the phase of this signal switches is the cycle of the ring oscillator. As a result, a high alternating stress is applied to the transistor. The oscillation frequency of the ring oscillator is amplified by the buffer 26 and can be observed at the pad U. The voltage of the condition to be evaluated is applied to the pad R. The oscillation frequency can be freely set by changing the number of stages of the inverting circuit (inverter) that constitutes the ring oscillator.

【0020】測定時には、制御回路27のパッドDC/AC
に「低」の信号を入力すると、端子aが「高」に、端子
bが「低」になり、トランスファーゲート24は遮断状
態になり、トランジスタ21は反転回路22から切り離
され、トランスファーゲート23と25は導通状態にな
る。反転回路22は、トランスファーゲート25が導通
状態になるため、入力がGND(グランド)に固定され
るため、一定の状態になる。
At the time of measurement, the pad DC / AC of the control circuit 27 is used.
When a "low" signal is input to the terminal a, the terminal a becomes "high", the terminal b becomes "low", the transfer gate 24 is cut off, the transistor 21 is disconnected from the inverting circuit 22, and the transfer gate 23 and 25 becomes conductive. Since the transfer gate 25 is in the conductive state and the input is fixed to GND (ground), the inverting circuit 22 is in a constant state.

【0021】トランジスタ21の測定は、抵抗の小さな
トランスファーゲートを介してトランジスタ21に接続
されるパッドPとパッドSに電流計を接続してバイアス
電圧をかけ、電流を測定する。この時、トランスファー
ゲートの抵抗のためにトランジスタ21にかかる電圧が
低下するので、流れる電流が無視できるような抵抗の大
きなトランスファーゲートを介してトランジスタ21に
接続されるパッドQとパッドTとGND間に電圧計を接
続して、トランジスタ21の被制御電極に印加される電
圧を正確に検出する。これにより、トランジスタ21の
電圧/電流特性が正確に測定できる。
In the measurement of the transistor 21, an ammeter is connected to the pad P and the pad S connected to the transistor 21 via a transfer gate having a small resistance, a bias voltage is applied, and the current is measured. At this time, the voltage applied to the transistor 21 decreases due to the resistance of the transfer gate. Therefore, the pad Q, the pad T, and the GND connected to the transistor 21 via the transfer gate having a large resistance that allows the flowing current to be ignored. A voltmeter is connected to accurately detect the voltage applied to the controlled electrode of the transistor 21. Thereby, the voltage / current characteristic of the transistor 21 can be accurately measured.

【0022】なお、第1実施例では測定対象のトランジ
スタをNチャンネル型としたが、Pチャンネル型でも構
わない。これは、以下の実施例でも同様である。図5
は、本発明の第2実施例の構成を示す図である。図5に
おいて、参照番号31は、双方向動作するトランジスタ
であり、32は複数個(偶数個)の反転回路(インバー
タ)とNANDゲートを直列に接続したリングオシレー
タであり、33は測定パッドP、Q、R、Sとトランジ
スタ31を接続するトランスファーゲートであり、34
と35は反転回路であり、36は反転回路34、35と
トランジスタ31を接続するトランスファーゲートであ
り、37はバッファであり、38はトランスファゲート
33、36の制御回路であり、P、Q、S、Tはトラン
ジスタ31の特性を測定するためのパッドであり、Rは
トランジスタ31のゲート端子を示す。
Although the transistor to be measured is an N-channel type in the first embodiment, it may be a P-channel type. This also applies to the following examples. FIG.
FIG. 6 is a diagram showing a configuration of a second exemplary embodiment of the present invention. In FIG. 5, reference numeral 31 is a bidirectionally operating transistor, 32 is a ring oscillator in which a plurality (even number) of inverting circuits (inverters) and NAND gates are connected in series, 33 is a measurement pad P, A transfer gate for connecting Q, R, S and the transistor 31.
And 35 are inverting circuits, 36 is a transfer gate connecting the inverting circuits 34 and 35 with the transistor 31, 37 is a buffer, 38 is a control circuit for the transfer gates 33 and 36, and P, Q, S , T are pads for measuring the characteristics of the transistor 31, and R is the gate terminal of the transistor 31.

【0023】ストレス印加時には、制御回路38のパッ
ドDC/AC に「高」の信号を入力すると、端子aが「低」
に、端子bが「高」になり、トランスファーゲート36
は導通し、トランスファーゲート33は遮断状態にな
り、リングオシレータ32が発振を始める。反転回路3
4に「高」の信号が印加される時には反転回路34のN
チャンネルトランジスタが導通状態になり、この時反転
回路35には「低」の信号が印加されるため反転回路3
5のPチャンネルトランジスタが導通状態になり、反転
回路35のPチャンネルトランジスタとトランジスタ3
1と反転回路34のNチャンネルトランジスタを介し
て、電源の高電位からGNDに電流が流れる。
At the time of stress application, if a "high" signal is input to the pad DC / AC of the control circuit 38, the terminal a becomes "low".
Then, the terminal b becomes "high", and the transfer gate 36
Are turned on, the transfer gate 33 is turned off, and the ring oscillator 32 starts oscillating. Inverting circuit 3
When a "high" signal is applied to 4, the inverting circuit 34 outputs N
The channel transistor becomes conductive, and the "low" signal is applied to the inverting circuit 35 at this time, so the inverting circuit 3
The P-channel transistor of No. 5 becomes conductive, and the P-channel transistor of the inverting circuit 35 and the transistor 3
A current flows from the high potential of the power supply to GND through 1 and the N-channel transistor of the inverting circuit 34.

【0024】リングオシレータ32の位相が反転する
と、反転回路34に「低」の信号が印加され、反転回路
35には「低」の信号が印加され、反転回路34のPチ
ャンネルトランジスタと反転回路35のNチャンネルト
ランジスタが導通状態になり、反転回路34のPチャン
ネルトランジスタとトランジスタ31と反転回路35の
Nチャンネルトランジスタを介して、トランジスタ31
を上記とは逆方向に電流が流れる。このようにして、ト
ランジスタ31に逆位相の信号が印加される。信号の位
相が切り替わる周期は、リングオシレータの周期であ
り、リングオシレータの発振周波数はバッファ36で増
幅され、パッドUで観察することができる。パッドRに
は評価したい条件の電圧をかけておく。
When the phase of the ring oscillator 32 is inverted, the "low" signal is applied to the inverting circuit 34, the "low" signal is applied to the inverting circuit 35, and the P-channel transistor of the inverting circuit 34 and the inverting circuit 35 are applied. Of the inverting circuit 34 and the N-channel transistor of the inverting circuit 35 and the N-channel transistor of the inverting circuit 34 are turned on.
A current flows in the opposite direction to the above. In this way, the signal of the opposite phase is applied to the transistor 31. The cycle in which the phase of the signal is switched is the cycle of the ring oscillator, and the oscillation frequency of the ring oscillator is amplified by the buffer 36 and can be observed at the pad U. The voltage of the condition to be evaluated is applied to the pad R.

【0025】測定時には、制御回路38のパッドDC/AC
に「低」の信号を入力すると、端子aが「高」に、端子
bが「低」になり、トランスファーゲート36は遮断状
態になり、トランジスタ31は反転回路34、35から
切り離され、トランスファーゲート33が導通状態にな
る。トランジスタ31の測定は、第1実施例と同様に行
う。
During measurement, the pad DC / AC of the control circuit 38 is used.
When a “low” signal is input to the terminal a, the terminal a becomes “high”, the terminal b becomes “low”, the transfer gate 36 is turned off, the transistor 31 is disconnected from the inverting circuits 34 and 35, and the transfer gate is disconnected. 33 becomes conductive. The measurement of the transistor 31 is performed similarly to the first embodiment.

【0026】図6は、本発明の第3実施例の構成を示す
図である。図6において、参照番号41は、双方向動作
でない通常動作するトランジスタであり、42はトラン
ジスタ41と接続される発振回路であり、43は測定パ
ッドP、Q、R、Sとトランジスタ41を接続するトラ
ンスファーゲートであり、44は発振回路42とトラン
ジスタ41を接続するトランスファゲートであり、45
はノードとグランドを接続するトランスファーゲートで
あり、46はバッファであり、47はトランスファゲー
ト43、44、45の制御回路であり、49は発振回路
42とトランジスタ41を接続するクロックドインバー
タであり、50は発振回路42と入力パッドFINを接
続するクロックドインバータであり、48はクロックド
インバータ49、50を制御するストレス選択回路であ
り、GN、GP、ID、DVはトランジスタ41の特性
を測定するためのパッドであり、FINはパルス入力パ
ッドである。
FIG. 6 is a diagram showing the configuration of the third embodiment of the present invention. In FIG. 6, reference numeral 41 is a normally operating transistor that is not bidirectional, 42 is an oscillator circuit connected to the transistor 41, and 43 is a connection between the measurement pads P, Q, R, and S and the transistor 41. A transfer gate 44 is a transfer gate connecting the oscillation circuit 42 and the transistor 41, and a transfer gate 45
Is a transfer gate that connects the node to the ground, 46 is a buffer, 47 is a control circuit for the transfer gates 43, 44, 45, 49 is a clocked inverter that connects the oscillation circuit 42 and the transistor 41, Reference numeral 50 is a clocked inverter that connects the oscillation circuit 42 and the input pad FIN, 48 is a stress selection circuit that controls the clocked inverters 49 and 50, and GN, GP, ID, and DV measure the characteristics of the transistor 41. FIN is a pulse input pad.

【0027】ストレス印加時には、制御回路47のパッ
ドDC/AC に「高(H)」の信号を入力すると、端子aが
「低」に、端子bが「高」になり、トランスファーゲー
ト44は導通し、トランスファーゲート43と45は遮
断状態になる。この時、ストレス選択回路48のパッド
PATH/RING に「低」の信号を入力すると、端子Pは
「高」になり、端子Qは「低」になり、クロックドイン
バータ49は動作状態になり、クロックドインバータ4
8は非動作状態になり、リング発振する。ストレス選択
回路48のパッドPATH/RING に「高」の信号を入力する
と、端子Pは「低」になり、端子Qは「高」になり、ク
ロックドインバータ49は非動作状態になり、クロック
ドインバータ48は動作状態になり、パッドFINに高
周波の信号を印加することにより、所望の高周波信号を
外部から印加できる。
When a "high (H)" signal is input to the pad DC / AC of the control circuit 47 during stress application, the terminal a becomes "low", the terminal b becomes "high", and the transfer gate 44 becomes conductive. Then, the transfer gates 43 and 45 are turned off. At this time, the pad of the stress selection circuit 48
When a "low" signal is input to PATH / RING, the terminal P becomes "high", the terminal Q becomes "low", the clocked inverter 49 becomes the operating state, and the clocked inverter 4
No. 8 is in a non-operating state, and ring oscillation occurs. When a "high" signal is input to the pad PATH / RING of the stress selection circuit 48, the terminal P becomes "low", the terminal Q becomes "high", the clocked inverter 49 becomes inactive, and the clocked inverter 49 becomes inactive. The inverter 48 enters the operating state, and by applying a high frequency signal to the pad FIN, a desired high frequency signal can be applied from the outside.

【0028】測定時には、制御回路47のパッドDC/AC
に「低」の信号を入力すると、端子aが「高」に、端子
bが「低」になり、トランスファーゲート44は遮断状
態になり、トランジスタ41はリングオシレータ42か
ら切り離され、トランスファーゲート43と45は導通
状態になる。トランジスタ41の測定は第1実施例と同
じである。
During measurement, the pad DC / AC of the control circuit 47 is used.
When a "low" signal is input to, the terminal a becomes "high", the terminal b becomes "low", the transfer gate 44 is cut off, the transistor 41 is disconnected from the ring oscillator 42, and the transfer gate 43 and 45 becomes conductive. The measurement of the transistor 41 is the same as that of the first embodiment.

【0029】図7は、第4実施例の構成を示すブロック
図である。第4実施例では、ホットキャリアの劣化を評
価するためにリングオシレータの発振周波数の変化を測
定する。しかもリングオシレータを2個設け、一方を評
価用とし、もう一方を参照用とする。図7において、参
照番号100は半導体装置であり、10は評価用リング
オシレータであり、11は参照用リングオシレータであ
る。Uは評価用リングオシレータ10の発振動作を制御
する制御信号の端子であり、Wは参照用リングオシレー
タ11の発振動作を制御する制御信号の端子であり、X
は評価用リングオシレータ10の発振周波数を測定する
ためのパッドであり、Yは参照用リングオシレータ11
の発振周波数を測定するためのパッドであり、Dは電源
端子であり、Eは接地(GND)端子であり、Fは電源
配線の評価用リングオシレータ10への接続点に近い部
分から引き出した線であり、Gは電源配線の参照用リン
グオシレータ11への接続点に近い部分から引き出した
線である。
FIG. 7 is a block diagram showing the structure of the fourth embodiment. In the fourth embodiment, changes in the oscillation frequency of the ring oscillator are measured in order to evaluate the deterioration of hot carriers. Moreover, two ring oscillators are provided, one for evaluation and one for reference. In FIG. 7, reference numeral 100 is a semiconductor device, 10 is an evaluation ring oscillator, and 11 is a reference ring oscillator. U is a control signal terminal for controlling the oscillation operation of the evaluation ring oscillator 10, W is a control signal terminal for controlling the oscillation operation of the reference ring oscillator 11, and X is a control signal terminal.
Is a pad for measuring the oscillation frequency of the evaluation ring oscillator 10, and Y is a reference ring oscillator 11.
Is a pad for measuring the oscillation frequency of D, D is a power supply terminal, E is a ground (GND) terminal, and F is a line drawn from a portion near the connection point of the power supply wiring to the ring oscillator for evaluation 10. And G is a line drawn from a portion near the connection point of the power supply wiring to the reference ring oscillator 11.

【0030】図8は第4実施例での試験における処理を
示すフローチャートである。ステップ801では、参照
用リングオシレータ11を停止状態にする。ステップ8
02では、評価用リングオシレータ10を所定条件で所
定時間動作させる。これにより、評価用リングオシレー
タ10にのみ付加がかけられる。ステップ803では、
評価用リングオシレータ10を停止状態にする。
FIG. 8 is a flow chart showing the processing in the test in the fourth embodiment. In step 801, the reference ring oscillator 11 is stopped. Step 8
In 02, the evaluation ring oscillator 10 is operated under a predetermined condition for a predetermined time. As a result, the addition is applied only to the evaluation ring oscillator 10. In step 803,
The evaluation ring oscillator 10 is stopped.

【0031】ステップ804では、半導体装置100を
第1の温度条件にする。ステップ805では、評価用リ
ングオシレータ10を動作させて、その特性、この場合
には発振周波数を測定する。ステップ806では、評価
用リングオシレータ10を停止状態にする。ステップ8
07では、参照用リングオシレータ11を動作させて、
発振周波数を測定する。
In step 804, the semiconductor device 100 is brought to the first temperature condition. In step 805, the evaluation ring oscillator 10 is operated to measure its characteristic, in this case, the oscillation frequency. In step 806, the evaluation ring oscillator 10 is stopped. Step 8
At 07, the reference ring oscillator 11 is operated,
Measure the oscillation frequency.

【0032】ステップ808では、あらかじめ定められ
たすべての温度条件での測定が終了したかを判定する。
もし、すべての温度条件での測定が終了していなけれ
ば、ステップ809で温度条件を変更してすべての温度
条件での測定が終了するまで、ステップ805から80
9を繰り返す。
In step 808, it is determined whether the measurement under all the predetermined temperature conditions has been completed.
If the measurement under all the temperature conditions has not been completed, the temperature conditions are changed in step 809 and the steps under 805 to 80 are performed until the measurement under all the temperature conditions is completed.
Repeat 9.

【0033】ステップ810では、複数の温度における
評価用リングオシレータ10と参照用リングオシレータ
11の発振周波数の差を評価する。第4実施例では、評
価用リングオシレータ10と参照用リングオシレータ1
1を設け、一方にのみ負荷を印加し、負荷印加後の差を
測定するため、負荷印加による差が測定し易くなる。ま
た、リングオシレータの発振周波数は温度に応じて変化
するため、複数の温度条件での差を評価している。これ
により、より正確な評価が可能になる。
In step 810, the difference between the oscillation frequencies of the evaluation ring oscillator 10 and the reference ring oscillator 11 at a plurality of temperatures is evaluated. In the fourth embodiment, the evaluation ring oscillator 10 and the reference ring oscillator 1 are used.
Since 1 is provided and the load is applied to only one side and the difference after the load application is measured, the difference due to the load application becomes easy to measure. Further, since the oscillation frequency of the ring oscillator changes depending on the temperature, the difference under a plurality of temperature conditions is evaluated. This allows a more accurate evaluation.

【0034】また、劣化により発振周波数が変化すると
電力消費量が変化し、電源配線からリングオシレータへ
の電源供給に伴う電圧降下量も変化する。これはリング
オシレータへ印加される電圧が変化することを意味し、
電圧が変化すると当然のことながら発振周波数も変化す
る。これでは正確な測定はできないので、発振周波数の
測定の前には、図7のパッドFとGを介して評価用リン
グオシレータ10と参照用リングオシレータ11に印加
される電圧を測定し、所定値に正確に一致させるように
する。
When the oscillation frequency changes due to deterioration, the power consumption changes, and the voltage drop amount due to the power supply from the power supply wiring to the ring oscillator also changes. This means that the voltage applied to the ring oscillator changes,
When the voltage changes, the oscillation frequency naturally changes. Since accurate measurement cannot be performed with this, before measuring the oscillation frequency, the voltage applied to the evaluation ring oscillator 10 and the reference ring oscillator 11 via the pads F and G of FIG. Try to match exactly.

【0035】図9は第5実施例の試験における処理を示
すフローチャートである。第5実施例では、図7に示し
たのと同じ構成の半導体装置の試験を行うが、参照用リ
ングオシレータ11の活用法が若干異なる。ステップ9
03までは、第4実施例と同じ処理なので説明は省略す
る。ステップ903では、参照用リングオシレータ11
を動作させてその発振周波数を測定する。
FIG. 9 is a flow chart showing the processing in the test of the fifth embodiment. In the fifth embodiment, a semiconductor device having the same structure as that shown in FIG. 7 is tested, but the method of utilizing the reference ring oscillator 11 is slightly different. Step 9
Since the processes up to 03 are the same as those in the fourth embodiment, the description is omitted. In step 903, the reference ring oscillator 11
To measure the oscillation frequency.

【0036】ステップ904では、参照用リングオシレ
ータ11の発振周波数が規定の値に一致するかを判定す
る。もし一致しない場合には、ステップ906に進み参
照用リングオシレータ11の発振周波数が規定の値に一
致する方向に半導体装置の温度を変化させる。このよう
な処理を繰り返して、参照用リングオシレータ11の発
振周波数を規定の値に一致させる。
In step 904, it is determined whether the oscillation frequency of the reference ring oscillator 11 matches the specified value. If they do not match, the process proceeds to step 906, where the temperature of the semiconductor device is changed so that the oscillation frequency of the reference ring oscillator 11 matches the specified value. By repeating such processing, the oscillation frequency of the reference ring oscillator 11 is made to match the specified value.

【0037】ステップ907では、評価用リングオシレ
ータ10を動作させてその発振周波数を測定する。ステ
ップ907では、評価用リングオシレータ10の発振周
波数と規定値との差を算出する。これが劣化量を表す。
リングオシレータは、接続する段数によって発振周波数
が異なる。測定の際には発振周波数があまり高いと、高
い精度で発振周波数を測定するのが難しい。そのため、
評価用及び参照用リングオシレータの発振周波数はあま
り高くできないが、このような発振信号を印加しても十
分なストレスを与えることはできない。また、負荷を与
えている間にストレスのために評価用リングオシレータ
の発振周波数が変化してしまい、負荷条件が変化してし
まうという問題もある。第6実施例はこのような問題を
解決するためのものである。図10は、第6実施例の構
成を示す図である。
In step 907, the ring oscillator for evaluation 10 is operated and its oscillation frequency is measured. In step 907, the difference between the oscillation frequency of the evaluation ring oscillator 10 and the specified value is calculated. This represents the amount of deterioration.
The oscillation frequency of the ring oscillator differs depending on the number of stages connected. If the oscillation frequency is too high during measurement, it is difficult to measure the oscillation frequency with high accuracy. for that reason,
The oscillation frequencies of the evaluation and reference ring oscillators cannot be made very high, but even if such an oscillation signal is applied, sufficient stress cannot be applied. There is also a problem that the oscillation frequency of the evaluation ring oscillator changes due to stress while applying a load, and the load condition also changes. The sixth embodiment is to solve such a problem. FIG. 10 is a diagram showing the configuration of the sixth embodiment.

【0038】図10は、評価用リングオシレータ10の
構成のみを示す。参照用リングオシレータ11は、図1
0と同様な構成を有する。図10と図7を比較して明ら
かなように、第6実施例では、リングオシレータを構成
する反転回路(インバータ)51の前後にトランスファ
ーゲート54aと54bが設けられており、反転回路5
1の入力部と出力部がトランスファーゲート53aと5
3bを介してパッドに接続されている点が、図7の構成
を異なる。なお、図示していないが、図4の制御回路2
7と同様の回路が別途設けられている。図10では、こ
のような回路を1個の反転回路51についてのみ設けて
あるが、リングオシレータを構成するすべての反転回路
に設けてもよい。
FIG. 10 shows only the configuration of the evaluation ring oscillator 10. The reference ring oscillator 11 is shown in FIG.
It has the same configuration as 0. As is clear from comparison between FIG. 10 and FIG. 7, in the sixth embodiment, transfer gates 54a and 54b are provided before and after the inverting circuit (inverter) 51 forming the ring oscillator, and the inverting circuit 5 is provided.
The input part and the output part of 1 are transfer gates 53a and 5a.
7 is different in that it is connected to the pad via 3b. Although not shown, the control circuit 2 of FIG.
A circuit similar to that of 7 is provided separately. In FIG. 10, such a circuit is provided for only one inversion circuit 51, but it may be provided for all the inversion circuits forming the ring oscillator.

【0039】負荷印加時には、制御回路27に「高」の
信号を印加する。これにより、トランスファーゲート5
4aと54bは非導通状態になり、反転回路51はリン
グオシレータを構成する他の反転回路から切り離される
と共に、トランスファーゲート53aと53bが導通状
態になり、反転回路51の入力部と出力部はパッドに接
続される。このパッドに高周波発振器を接続すると、反
転回路51に高周波信号が印加されることになる。
When a load is applied, a "high" signal is applied to the control circuit 27. As a result, the transfer gate 5
4a and 54b become non-conductive, the inverting circuit 51 is disconnected from the other inverting circuit that constitutes the ring oscillator, the transfer gates 53a and 53b become conductive, and the input section and the output section of the inverting circuit 51 are padded. Connected to. When a high frequency oscillator is connected to this pad, a high frequency signal is applied to the inverting circuit 51.

【0040】以上のように構成することにより、任意の
周波数の高周波信号を印加することが可能になり、所望
のストレスが印加できる。測定時には、制御回路27に
「低」の信号を印加する。これにより、トランスファー
ゲート54aと54bは導通状態になり、反転回路51
は他の反転回路と接続されリングオシレータを構成す
る。この時、トランスファーゲート53aと53bが非
導通状態になり、パッドは切り離される。この状態で、
第4実施例と同様に発振周波数を測定する。試験での処
理は、図8と図9の処理と同様である。
With the above structure, it is possible to apply a high frequency signal of any frequency, and a desired stress can be applied. At the time of measurement, a “low” signal is applied to the control circuit 27. As a result, the transfer gates 54a and 54b become conductive and the inverting circuit 51
Is connected to another inverting circuit to form a ring oscillator. At this time, the transfer gates 53a and 53b are rendered non-conductive, and the pads are separated. In this state,
The oscillation frequency is measured as in the fourth embodiment. The processing in the test is similar to the processing in FIGS. 8 and 9.

【0041】これまでの第4から第6実施例では、発振
周波数の測定は外部の測定器を利用して行っていたが、
第7実施例では、半導体装置内部で評価用リングオシレ
ータと参照用リングオシレータの発振周波数を測定して
比較し、その差を表示するか、劣化量が所定量以上にな
った時には、警報を出力するようにして、寿命がきたこ
とを知らせて交換を促す。
In the fourth to sixth embodiments, the oscillation frequency is measured by using an external measuring device.
In the seventh embodiment, the oscillation frequencies of the evaluation ring oscillator and the reference ring oscillator are measured and compared inside the semiconductor device, and the difference is displayed or an alarm is output when the deterioration amount exceeds a predetermined amount. In this way, you will be notified that the product has reached the end of its life and you will be prompted to replace it.

【0042】図11は、第7実施例の構成を示す図であ
る。図11において、参照番号10は評価用リングオシ
レータであり、11は参照用リングオシレータであり、
61は評価用リングオシレータ10の発振周波数を測定
するカウンタであり、62は参照用リングオシレータ1
1の発振周波数を測定するカウンタであり、63はカウ
ンタ61と62のカウント期間を示す信号を出力するカ
ウント期間制御部であり、64はカウンタ61と62の
カウント値の差を演算する演算回路であり、65はカウ
ント値の差を表示する回路であり、66はカウント値の
差をあらかじめ設定されている基準値REFと比較し、
カウント値の差が所定値以上になった時には出力を変化
させる比較器であり、67は比較器の出力の変化に応じ
て警報を発生する警報部である。警報部67は、半導体
装置に設けるのではなく、半導体装置が組み込まれるシ
ステムに設けてもよい。
FIG. 11 is a diagram showing the configuration of the seventh embodiment. In FIG. 11, reference numeral 10 is a ring oscillator for evaluation, 11 is a ring oscillator for reference,
Reference numeral 61 is a counter for measuring the oscillation frequency of the evaluation ring oscillator 10, and reference numeral 62 is the reference ring oscillator 1.
1 is a counter that measures the oscillation frequency of 1; 63 is a count period control unit that outputs a signal indicating the count period of the counters 61 and 62; and 64 is an arithmetic circuit that calculates the difference between the count values of the counters 61 and 62. Yes, 65 is a circuit that displays the difference in the count value, 66 is the difference in the count value with a preset reference value REF,
Reference numeral 67 is a comparator that changes the output when the difference between the count values exceeds a predetermined value, and 67 is an alarm unit that issues an alarm according to the change in the output of the comparator. The alarm unit 67 may be provided not in the semiconductor device but in a system in which the semiconductor device is incorporated.

【0043】また、評価用リングオシレータ10と参照
用リングオシレータ10の周波数は、そのままカウンタ
61と62で測定しても、分周した後カウントするよう
にしてもよい。更に、リングオシレータの周波数は劣化
と共に低下するので、評価用リングオシレータから得ら
れる信号の周波数を参照用リングオシレータから得られ
る信号の周波数より若干高く設定し、カウンタ61と6
2の出力を比較する比較器を設けて、カウンタ61の出
力がカウンタ62の出力より小さくなった場合に警報を
発生するようにしてもよい。
The frequencies of the evaluation ring oscillator 10 and the reference ring oscillator 10 may be measured by the counters 61 and 62 as they are, or may be counted after frequency division. Further, since the frequency of the ring oscillator decreases with deterioration, the frequency of the signal obtained from the evaluation ring oscillator is set slightly higher than the frequency of the signal obtained from the reference ring oscillator, and the counters 61 and 6
It is also possible to provide a comparator for comparing the outputs of the two and issue an alarm when the output of the counter 61 becomes smaller than the output of the counter 62.

【0044】図12と図13は、第8実施例のホットキ
ャリア劣化評価回路の構成図である。201は参照用の
リングオシレータを構成するトランジスタ群、202は
インバータのホットキャリアによる劣化量を評価するリ
ングオシレータを構成するトランジスタ群、203は負
荷付きインバータのホットキャリアによる劣化量を評価
するリングオシレータを構成するトランジスタ群、20
4は多段セルのホットキャリアによる劣化量を評価する
リングオシレータを構成するトランジスタ群、205は
負荷付き多段セルのホットキャリアによる劣化量を評価
するリングオシレータを構成するトランジスタ群、20
6は発振制御用のデコーダ回路部、207はループ選択
回路部、208はリングオシレータ発振/外部パルス入
力選択部、209は連続パルス/単発信号選択部 21
0は分周回路、211は出力端子、212は電源電圧セ
ンス端子を示している。
12 and 13 are block diagrams of the hot carrier deterioration evaluation circuit of the eighth embodiment. Reference numeral 201 is a transistor group that constitutes a reference ring oscillator, 202 is a transistor group that constitutes a ring oscillator that evaluates the deterioration amount of the inverter due to hot carriers, and 203 is a ring oscillator that evaluates the deterioration amount of the loaded inverter due to hot carriers. Group of transistors, 20
Reference numeral 4 denotes a transistor group that constitutes a ring oscillator that evaluates the deterioration amount due to hot carriers in the multi-stage cell; 205 denotes a transistor group that constitutes a ring oscillator that evaluates the deterioration amount due to hot carriers in the loaded multi-stage cell;
Reference numeral 6 is an oscillation control decoder circuit section, 207 is a loop selection circuit section, 208 is a ring oscillator oscillation / external pulse input selection section, and 209 is a continuous pulse / single-shot signal selection section.
Reference numeral 0 indicates a frequency dividing circuit, 211 indicates an output terminal, and 212 indicates a power supply voltage sense terminal.

【0045】デコーダ回路部206の−SEL0から−
SEL2に信号を印加し、その組み合わせにより発振す
る回路をループ選択回路部207で決定する。ループ選
択回路部207は、SEL00AからSEL07AがL
OW状態のとき、OUT00の信号がつながり、SEL
01AがHIGHのときOUT01の信号が、SEL0
2AがHIGHのときOUT02の信号が繋がるように
なっている。
From -SEL0 of the decoder circuit unit 206-
A signal is applied to SEL2, and a circuit that oscillates is determined by the loop selection circuit unit 207 depending on the combination. In the loop selection circuit unit 207, SEL00A to SEL07A are L
In the OW state, the OUT00 signal is connected and the SEL
When 01A is HIGH, the signal of OUT01 is SEL0
When 2A is HIGH, the signal of OUT02 is connected.

【0046】リングオシレータとして発振させたいとき
は、発振/入力選択部208のRING SELにLO
W信号、EXT MENABLEにHIGH信号を入力
する。参照用リングオシレータ1を発振させる場合は、
デコーダ回路部206のSEL00AがLOW状態、S
EL00BがLOW状態となるようにする。
When it is desired to oscillate as a ring oscillator, the RING SEL of the oscillation / input selection unit 208 is set to LO.
The HIGH signal is input to the W signal and the EXT MENABLE. When oscillating the reference ring oscillator 1,
SEL00A of the decoder circuit unit 206 is in the LOW state, S
Make EL00B LOW.

【0047】評価用リングオシレータ202を発振させ
る場合は、デコーダ回路部206のSEL01BがLO
W状態、SEL01AがHIGH状態となるようにす
る。外部から交流パルスを入力する場合は、発振/入力
選択部208のEXT ENABLEにLOW信号を印
加する。この時、SEL00BはつねにHIGHとなり
参照ループ201は作動せず、SEL01BからSEL
07BはつねにLOW状態となり、評価ループ202か
ら205は動作可能状態となる。ループの選択は、リン
グオシレータの選択と同様にデコーダ回路部206で行
う。そして、発振/入力選択部209のEXT PUL
SEからパルス信号を入力する。
When the evaluation ring oscillator 202 is oscillated, SEL01B of the decoder circuit unit 206 is set to LO.
The W state and SEL01A are set to the HIGH state. When the AC pulse is input from the outside, the LOW signal is applied to the EXT ENABLE of the oscillation / input selection unit 208. At this time, SEL00B always becomes HIGH, the reference loop 201 does not operate, and SEL01B to SEL00B
07B is always in the LOW state, and the evaluation loops 202 to 205 are in the operable state. The selection of the loop is performed by the decoder circuit unit 206 similarly to the selection of the ring oscillator. Then, the EXT PUL of the oscillation / input selection unit 209
Input pulse signal from SE.

【0048】単発の信号をまわして評価を行うときは、
パルス/単発選択部209でRING SELにHIG
H信号を印加する。TRIGGERに単発の信号を入力
すると、チョップ/延長回路で整形され、選択された回
路をループして帰ってくる。エッジ選択回路で着目する
エッジを捕らえ、再び、チョップ/延長回路で整形さ
れ、いつも同じ波形が一ループするようになっている。
評価ループの選択はリングオシレータ評価時と同じ方法
で行う。
When the evaluation is performed by rotating a single signal,
HIGH to RING SEL in pulse / single shot selection unit 209
Apply the H signal. When a single-shot signal is input to TRIGGER, it is shaped by the chop / extension circuit and loops back the selected circuit to return. The edge of interest is captured by the edge selection circuit, and again shaped by the chop / extension circuit so that the same waveform always loops once.
The evaluation loop is selected in the same way as when evaluating the ring oscillator.

【0049】発振波形は分周回路210を通して分周さ
れ測定端子211で測定される。また、動作中の電源電
圧は電圧センス端子212で測定を行う。
The oscillation waveform is frequency-divided through the frequency dividing circuit 210 and measured at the measuring terminal 211. The operating power supply voltage is measured at the voltage sense terminal 212.

【0050】[0050]

【発明の効果】以上説明したように、本発明によれば、
ホットキャリアの劣化量を実際の使用条件に近い状態で
精度よく評価できるようになり、ホットキャリアによる
特性劣化に対処することが可能になる。
As described above, according to the present invention,
It becomes possible to accurately evaluate the deterioration amount of the hot carrier in a state close to the actual use condition, and it becomes possible to deal with the characteristic deterioration due to the hot carrier.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】試験ゲートへの試験信号入出力回路の基本構成
の1つの例を示す図である。
FIG. 2 is a diagram showing an example of a basic configuration of a test signal input / output circuit for a test gate.

【図3】試験ゲートへの試験信号入出力回路の基本構成
の別の例を示す図である。
FIG. 3 is a diagram showing another example of the basic configuration of a test signal input / output circuit for a test gate.

【図4】第1実施例の構成を示す図である。FIG. 4 is a diagram showing a configuration of the first embodiment.

【図5】第2実施例の構成を示す図である。FIG. 5 is a diagram showing a configuration of a second exemplary embodiment.

【図6】第3実施例の構成を示す図である。FIG. 6 is a diagram showing a configuration of a third exemplary embodiment.

【図7】第4実施例の構成を示す図である。FIG. 7 is a diagram showing a configuration of a fourth exemplary embodiment.

【図8】第4実施例での処理を示すフローチャートであ
る。
FIG. 8 is a flowchart showing a process in a fourth embodiment.

【図9】第5実施例での処理を示すフローチャートであ
る。
FIG. 9 is a flowchart showing the processing in the fifth embodiment.

【図10】第6実施例の構成を示す図である。FIG. 10 is a diagram showing a configuration of a sixth exemplary embodiment.

【図11】第7実施例の構成を示す図である。FIG. 11 is a diagram showing a configuration of a seventh exemplary embodiment.

【図12】第8実施例の構成の一部を示す図である。FIG. 12 is a diagram showing a part of the configuration of the eighth embodiment.

【図13】第8実施例の構成の残りの部分を示す図であ
る。
FIG. 13 is a diagram showing the rest of the configuration of the eighth embodiment.

【符号の説明】[Explanation of symbols]

1…双方向動作トランジスタ 2…発振信号手段 3…外部接続手段 4…発振信号接続手段 10…評価用リングオシレータ 11…参照用リングオシレータ DESCRIPTION OF SYMBOLS 1 ... Bidirectional operation transistor 2 ... Oscillation signal means 3 ... External connection means 4 ... Oscillation signal connection means 10 ... Evaluation ring oscillator 11 ... Reference ring oscillator

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/66 H01L 27/08 321L 21/8238 27/092 (72)発明者 湯沢 直樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 廣渡 俊亨 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 久保田 勝久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中村 研二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication location H01L 21/66 H01L 27/08 321L 21/8238 27/092 (72) Inventor Naoki Yuzawa Kawasaki, Kanagawa Prefecture 1015 Kamiodanaka, Nakahara-ku, Fujitsu Limited (72) Inventor, Shunro Hiroto, Kawasaki, Kanagawa 1015 Kamikodanaka, Nakahara-ku, Kanagawa Within Fujitsu Limited (72) Inventor Kenji Nakamura 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Inside Fujitsu Limited

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 双方向に電流が流れる双方向動作トラン
ジスタを有する半導体装置の試験方法であって、 前記双方向動作トランジスタに逆位相の発振信号を印加
する負荷印加工程と、 前記双方向動作トランジスタの特性に関係する物理量を
測定し、劣化具合を判定する測定工程とを備える半導体
装置の試験方法。
1. A test method for a semiconductor device having a bidirectional operation transistor in which a current flows bidirectionally, comprising a load applying step of applying an oscillation signal of an opposite phase to the bidirectional operation transistor, and the bidirectional operation transistor. And a measuring step of determining a deterioration degree by measuring a physical quantity related to the characteristics of the semiconductor device.
【請求項2】 前記負荷印加工程では、前記双方向動作
トランジスタの被制御端子を、前記半導体装置の内部に
設けられた複数の反転回路を直列接続した直列回路の入
力部と出力部に接続して、前記双方向動作トランジスタ
を含めてリングオシレータを形成し、前記双方向動作ト
ランジスタに逆位相の発振信号を印加し、 前記測定工程では、前記双方向動作トランジスタを前記
反転回路から切り離し、前記双方向動作トランジスタの
被制御端子を前記半導体装置の外部端子に接続し、該外
部端子を介して測定を行う請求項1に記載の半導体装置
の試験方法。
2. In the load applying step, the controlled terminal of the bidirectional operation transistor is connected to an input section and an output section of a series circuit in which a plurality of inverting circuits provided inside the semiconductor device are connected in series. And forming a ring oscillator including the bidirectional operation transistor, applying an oscillation signal of an opposite phase to the bidirectional operation transistor, disconnecting the bidirectional operation transistor from the inverting circuit in the measuring step, and The method for testing a semiconductor device according to claim 1, wherein the controlled terminal of the directional transistor is connected to an external terminal of the semiconductor device, and measurement is performed through the external terminal.
【請求項3】 前記負荷印加工程では、前記双方向動作
トランジスタの被制御端子を、前記半導体装置の内部に
設けられた2個の反転回路の出力部に接続し、該2個の
反転回路の入力部にそれぞれ逆位相の発振信号を印加し
て前記双方向動作トランジスタに逆位相の発振信号を印
加し、 前記測定工程では、前記双方向動作トランジスタを前記
2個の反転回路から切り離し、前記双方向動作トランジ
スタの被制御端子を前記半導体装置の外部端子に接続
し、該外部端子を介して測定を行う請求項1に記載の半
導体装置の試験方法。
3. In the load applying step, a controlled terminal of the bidirectional operation transistor is connected to an output section of two inverting circuits provided inside the semiconductor device, and the two inverting circuits are connected. An opposite phase oscillation signal is applied to each input section and an opposite phase oscillation signal is applied to the bidirectional operation transistor. In the measurement step, the bidirectional operation transistor is separated from the two inverting circuits, and The method for testing a semiconductor device according to claim 1, wherein the controlled terminal of the directional transistor is connected to an external terminal of the semiconductor device, and measurement is performed through the external terminal.
【請求項4】 前記双方向動作トランジスタを評価用と
参照用に複数個設け、 前記負荷印加工程において、前記評価用双方向動作トラ
ンジスタへは逆位相の発振信号を印加し、前記参照用双
方向動作トランジスタへは逆位相の発振信号を印加せ
ず、 前記測定工程においては、前記評価用双方向動作トラン
ジスタと前記参照用双方向動作トランジスタの物理量の
差で劣化量を評価する請求項1から6のいずれか1項に
記載の半導体装置の試験方法。
4. A plurality of the bidirectional operation transistors are provided for evaluation and reference, and in the load applying step, an oscillation signal of an opposite phase is applied to the evaluation bidirectional operation transistor to obtain the reference bidirectional operation. 7. A deterioration amount is evaluated by a difference in physical quantity between the evaluation bidirectional operation transistor and the reference bidirectional operation transistor in the measuring step without applying an antiphase oscillation signal to the operation transistor. The method for testing a semiconductor device according to any one of 1.
【請求項5】 前記評価用双方向動作トランジスタは複
数個設けられており、 前記負荷印加工程において前記評価用双方向動作トラン
ジスタへ印加する逆位相の発振信号の特性を変化させる
請求項4に記載の半導体装置の試験方法。
5. The evaluation bidirectional operation transistor is provided in plural, and the characteristic of an oscillation signal of an opposite phase applied to the evaluation bidirectional operation transistor is changed in the load applying step. Semiconductor device testing method.
【請求項6】 半導体装置内にリングオシレータを設
け、該リングオシレータの動作に伴う特性の劣化を測定
することにより半導体装置の劣化量を評価する半導体装
置の試験方法であって、 前記リングオシレータを動作させる負荷工程と、 前記リングオシレータの特性に関係する物理量を測定
し、劣化具合を判定する測定工程とを備える半導体装置
の試験方法。
6. A test method for a semiconductor device, wherein a ring oscillator is provided in a semiconductor device, and a deterioration amount of the semiconductor device is evaluated by measuring deterioration of characteristics due to operation of the ring oscillator. A method of testing a semiconductor device, comprising: a load step of operating; and a measurement step of measuring a physical quantity related to characteristics of the ring oscillator to determine a degree of deterioration.
【請求項7】 前記測定工程で測定される物理量は、前
記リングオシレータの発振周波数であり、 前記リングオシレータを評価用と参照用に複数個設け、 前記負荷工程において、前記評価用リングオシレータを
所定条件で所定時間動作させ、前記参照用リングオシレ
ータは動作させず、 前記測定工程で、前記評価用リングオシレータと前記参
照用リングオシレータの発振周波数の差で劣化量を評価
する請求項6に記載の半導体装置の試験方法。
7. The physical quantity measured in the measuring step is an oscillation frequency of the ring oscillator, a plurality of the ring oscillators are provided for evaluation and reference, and the evaluation ring oscillator is predetermined in the loading step. 7. The deterioration amount is evaluated by the difference between the oscillation frequencies of the evaluation ring oscillator and the reference ring oscillator in the measurement step, which is operated for a predetermined period of time without operating the reference ring oscillator. Semiconductor device testing method.
【請求項8】 前記測定工程で、前記評価用リングオシ
レータと前記参照用リングオシレータの発振周波数を、
複数の温度で測定する請求項7に記載の半導体装置の試
験方法。
8. The oscillation frequency of the evaluation ring oscillator and the reference ring oscillator in the measuring step is
The semiconductor device test method according to claim 7, wherein the test is performed at a plurality of temperatures.
【請求項9】 前記測定工程で、前記参照用リングオシ
レータの発振周波数を所定周波数になるように前記半導
体装置を温度制御し、前記評価用リングオシレータの発
振周波数を測定して前記所定周波数との差を劣化量とす
る請求項7に記載の半導体装置の試験方法。
9. In the measuring step, the semiconductor device is temperature-controlled so that the oscillation frequency of the reference ring oscillator becomes a predetermined frequency, and the oscillation frequency of the evaluation ring oscillator is measured to obtain a predetermined frequency. The semiconductor device testing method according to claim 7, wherein the difference is the deterioration amount.
【請求項10】 前記測定工程で、前記評価用リングオ
シレータの発振周波数を測定している時には前記参照用
リングオシレータを動作させず、前記参照用リングオシ
レータの発振周波数を測定している時には前記評価用リ
ングオシレータを動作させないようにする請求項7から
9のいずれか1項に記載の半導体装置の試験方法。
10. In the measuring step, the reference ring oscillator is not operated when the oscillation frequency of the evaluation ring oscillator is being measured, and the evaluation is performed when the oscillation frequency of the reference ring oscillator is being measured. 10. The semiconductor device testing method according to claim 7, wherein the ring oscillator for use is not operated.
【請求項11】 前記負荷工程で、前記評価用リングオ
シレータのループを切断し、切断した部分を介して外部
から交流パルスを印加える請求項7に記載の半導体装置
の試験方法。
11. The method of testing a semiconductor device according to claim 7, wherein in the loading step, the loop of the evaluation ring oscillator is cut, and an AC pulse is applied from the outside through the cut portion.
【請求項12】 前記測定工程で、前記評価用リングオ
シレータ近傍の電源電圧を前記半導体装置の外部で測定
し、該電源電圧の測定値が所定の値になるように電源電
圧を調整した後、前記評価用リングオシレータ又は前記
参照用リングオシレータの発振周波数を測定する請求項
7に記載の半導体装置の試験方法。
12. In the measuring step, a power supply voltage in the vicinity of the evaluation ring oscillator is measured outside the semiconductor device, and the power supply voltage is adjusted so that the measured value of the power supply voltage becomes a predetermined value, The semiconductor device testing method according to claim 7, wherein the oscillation frequency of the evaluation ring oscillator or the reference ring oscillator is measured.
【請求項13】 双方向に電流が流れる双方向動作トラ
ンジスタと、 該双方向動作トランジスタに逆位相の発振信号を印加す
る発振信号手段と、 前記双方向動作トランジスタと前記発振信号手段との接
続を制御する発振信号接続手段とを備える半導体装置。
13. A bidirectional operation transistor in which a current flows bidirectionally, an oscillation signal means for applying an oscillation signal of an opposite phase to the bidirectional operation transistor, and a connection between the bidirectional operation transistor and the oscillation signal means. A semiconductor device comprising: an oscillation signal connecting means for controlling.
【請求項14】 前記発振信号手段は、リングオシレー
タの一部を構成する回路であり、前記発振信号接続手段
が前記双方向動作トランジスタと前記発振信号手段を接
続状態にした時に、リングオシレータが形成される請求
項13に記載の半導体装置。
14. The oscillation signal means is a circuit forming a part of a ring oscillator, and when the oscillation signal connection means connects the bidirectional operation transistor and the oscillation signal means, a ring oscillator is formed. 14. The semiconductor device according to claim 13, which is provided.
JP7253230A 1995-09-29 1995-09-29 Method for testing semiconductor device and semiconductor device applicable to it Withdrawn JPH0997874A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7253230A JPH0997874A (en) 1995-09-29 1995-09-29 Method for testing semiconductor device and semiconductor device applicable to it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7253230A JPH0997874A (en) 1995-09-29 1995-09-29 Method for testing semiconductor device and semiconductor device applicable to it

Publications (1)

Publication Number Publication Date
JPH0997874A true JPH0997874A (en) 1997-04-08

Family

ID=17248387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7253230A Withdrawn JPH0997874A (en) 1995-09-29 1995-09-29 Method for testing semiconductor device and semiconductor device applicable to it

Country Status (1)

Country Link
JP (1) JPH0997874A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192151A (en) * 2007-02-06 2008-08-21 Internatl Business Mach Corp <Ibm> Using ir drop data for instruction thread direction
JP2008193080A (en) * 2007-02-06 2008-08-21 Internatl Business Mach Corp <Ibm> On-chip adaptive voltage compensation
JP2008193084A (en) * 2007-02-06 2008-08-21 Internatl Business Mach Corp <Ibm> Digital adaptive voltage source
CN104764914A (en) * 2014-01-03 2015-07-08 致茂电子股份有限公司 Error compensation method and automatic testing device using same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192151A (en) * 2007-02-06 2008-08-21 Internatl Business Mach Corp <Ibm> Using ir drop data for instruction thread direction
JP2008193080A (en) * 2007-02-06 2008-08-21 Internatl Business Mach Corp <Ibm> On-chip adaptive voltage compensation
JP2008193084A (en) * 2007-02-06 2008-08-21 Internatl Business Mach Corp <Ibm> Digital adaptive voltage source
US8615767B2 (en) 2007-02-06 2013-12-24 International Business Machines Corporation Using IR drop data for instruction thread direction
CN104764914A (en) * 2014-01-03 2015-07-08 致茂电子股份有限公司 Error compensation method and automatic testing device using same

Similar Documents

Publication Publication Date Title
US5811983A (en) Test ring oscillator
US6785628B2 (en) Apparatus and method for determining effect of on-chip noise on signal propagation
US10458857B2 (en) Accurate on-chip temperature sensing using thermal oscillator
US20040041641A1 (en) Test method and apparatus for verifying fabrication of transistors in an integrated circuit
US7504896B2 (en) Methods and apparatus for inline measurement of switching delay history effects in PD-SOI technology
US8779787B2 (en) Apparatus and method for determining variation in a predetermined physical property of a circuit
TWI280380B (en) Testing a device
US7508246B2 (en) Performance variation compensating circuit and method
JP2002026099A (en) Circuit for evaluating electromigration
US6433567B1 (en) CMOS integrated circuit and timing signal generator using same
US7411409B2 (en) Digital leakage detector that detects transistor leakage current in an integrated circuit
US6590405B2 (en) CMOS integrated circuit and timing signal generator using same
JPH0997874A (en) Method for testing semiconductor device and semiconductor device applicable to it
US8315830B2 (en) On-chip variation, speed and power regulator
JP3123454B2 (en) Semiconductor integrated circuit
US6239591B1 (en) Method and apparatus for monitoring SOI hysterises effects
JPWO2006041059A1 (en) Test apparatus, test method, and electronic device
JPS61105629A (en) Clock controlling system
JPH07218578A (en) Method and circuit for testing defect of cmos or bicmos integrated circuit
US12072394B2 (en) Power leakage testing
JP4227314B2 (en) Voltage detection circuit
US11777483B1 (en) On-die techniques for asynchnorously comparing voltages
JP2848441B2 (en) CMOS semiconductor device
JP2734330B2 (en) Leakage current defect detection method for CMOS logic circuit
JPH04213849A (en) Semiconductor device and method of detecting initial failure thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203