JPH0996838A - Liquid crystal display element - Google Patents
Liquid crystal display elementInfo
- Publication number
- JPH0996838A JPH0996838A JP27502495A JP27502495A JPH0996838A JP H0996838 A JPH0996838 A JP H0996838A JP 27502495 A JP27502495 A JP 27502495A JP 27502495 A JP27502495 A JP 27502495A JP H0996838 A JPH0996838 A JP H0996838A
- Authority
- JP
- Japan
- Prior art keywords
- black mask
- layer
- glass substrate
- light
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Surface Treatment Of Optical Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、液晶表示素子に
関する。TECHNICAL FIELD The present invention relates to a liquid crystal display device.
【0002】[0002]
【従来の技術】従来の液晶表示素子としては、図5の要
部断面図に示すような構造のものが知られている。この
液晶表示素子は、相対向する一対の下ガラス基板1、上
ガラス基板2をシール材(図示省略する)介して接合
し、下ガラス基板1と上ガラス基板2とで形成される間
隙に液晶(図示省略する)を封入して大略構成されてい
る。下ガラス基板1の対向内側面には、画素毎に薄膜ト
ランジスタ(TFT)3や、この薄膜トランジスタに接
続された、例えばITOでなる画素電極4などが形成さ
れ、その上にこれらを覆う配向膜5が形成されている。
一方、上ガラス基板2の対向内側面には、下ガラス基板
1に形成されたTFTに対向し、かつマトリクス状にパ
ターン形成されたブラックマスク8が配置されると共
に、画素電極4に対向する位置にカラーフィルタ9が形
成されている。これらブラックマスク8およびカラーフ
ィルタ9の表面には、例えばITOでなる共通電極10
が表示領域全面にわたって形成され、さらに、この共通
電極10の上に配向膜11が形成されている。また、下
ガラス基板1の対向外側面(下面)には下偏光板12が
設けられ、上ガラス基板2の対向外側面(上面)には上
偏光板13が設けられている。2. Description of the Related Art As a conventional liquid crystal display element, there is known one having a structure shown in a sectional view of an essential part of FIG. In this liquid crystal display element, a pair of lower glass substrate 1 and upper glass substrate 2 facing each other are bonded via a sealing material (not shown), and a liquid crystal is formed in a gap formed between the lower glass substrate 1 and the upper glass substrate 2. It is generally configured by enclosing (not shown). A thin film transistor (TFT) 3 and a pixel electrode 4 made of, for example, ITO and connected to the thin film transistor are formed on the inner surface of the lower glass substrate 1 facing each other, and an alignment film 5 covering them is formed thereon. Has been formed.
On the other hand, on the inner surface of the upper glass substrate 2 facing the TFTs formed on the lower glass substrate 1, a black mask 8 patterned in a matrix is arranged, and at a position facing the pixel electrodes 4. A color filter 9 is formed on the. A common electrode 10 made of, for example, ITO is formed on the surfaces of the black mask 8 and the color filter 9.
Are formed over the entire display area, and an alignment film 11 is formed on the common electrode 10. Further, the lower polarizing plate 12 is provided on the facing outer surface (lower surface) of the lower glass substrate 1, and the upper polarizing plate 13 is provided on the facing outer surface (upper surface) of the upper glass substrate 2.
【0003】一般に、上記したブラックマスク8は、上
ガラス基板2に密着する酸化クロム層6と、この酸化ク
ロム層6の上(図では下)に形成されたクロム層7との
2層からなっている。また、上記した薄膜トランジスタ
3は、下ガラス基板1の対向内側面にパターン形成され
たゲート電極14、ゲート絶縁膜15、例えばアモルフ
ァスシリコンでなる半導体層16、メタル材料でなるソ
ース電極17、ドレイン電極18などから構成されてい
る。Generally, the above-mentioned black mask 8 is composed of two layers, a chromium oxide layer 6 adhered to the upper glass substrate 2 and a chromium layer 7 formed on the chromium oxide layer 6 (lower in the figure). ing. In the thin film transistor 3 described above, the gate electrode 14, the gate insulating film 15, the semiconductor layer 16 made of, for example, amorphous silicon, the source electrode 17 made of a metal material, and the drain electrode 18 patterned on the inner surface of the lower glass substrate 1 facing each other. Etc.
【0004】[0004]
【発明が解決しようとする課題】上記した従来の液晶表
示素子においては、ブラックマスク8の酸化クロム層6
が低反射材料であるため、上ガラス基板2の外側からブ
ラックマスク8に入射する光の反射を抑える構造になっ
ているが、上、下ガラス基板1、2間に斜め方向から入
射した光の多重反射を抑える構造になっていない。すな
わち、薄膜トランジスタ3部分に上ガラス基板2に対し
て垂直方向からの光が入射することはないが、液晶セル
内の多重反射によるによる斜め方向からの光入射を避け
ることができないものであった。具体的には、図5に示
すように、ブラックマスク8を構成するクロム層7が酸
化クロム層6より対向内側に形成されているため、ソー
ス電極17に斜め方向からの光入射があった場合、ソー
ス電極17で反射された光がクロム層7でさらに反射さ
れて半導体層16に光が入射するという問題があった。
半導体層16は光導電性を有するため、このような場合
には、薄膜トランジスタ3のオフ電流が増大するなどの
問題が生じる。液晶表示素子としては、このように薄膜
トランジスタに所謂光リーク電流が発生すると、コント
ラストが低下したり、クロストークなどが発生するとい
う問題がある。In the above-mentioned conventional liquid crystal display device, the chromium oxide layer 6 of the black mask 8 is used.
Is a low-reflection material, it has a structure that suppresses the reflection of light that enters the black mask 8 from the outside of the upper glass substrate 2. However, it does not reflect the light that enters obliquely between the upper and lower glass substrates 1 and 2. It is not structured to suppress multiple reflections. That is, light from the direction perpendicular to the upper glass substrate 2 does not enter the thin film transistor 3 portion, but light from the oblique direction due to multiple reflection in the liquid crystal cell cannot be avoided. Specifically, as shown in FIG. 5, since the chromium layer 7 forming the black mask 8 is formed on the inner side opposite to the chromium oxide layer 6, when the light is obliquely incident on the source electrode 17. However, there is a problem that the light reflected by the source electrode 17 is further reflected by the chrome layer 7 and enters the semiconductor layer 16.
Since the semiconductor layer 16 has photoconductivity, in such a case, a problem such as an increase in off current of the thin film transistor 3 occurs. As a liquid crystal display element, when a so-called light leak current occurs in the thin film transistor as described above, there is a problem that the contrast is lowered and crosstalk occurs.
【0005】この発明の目的は、それぞれの画素電極に
接続された薄膜トランジスタの半導体層に対する光入射
量を抑制した、表示性能の高い液晶表示素子を提供する
ことにある。An object of the present invention is to provide a liquid crystal display element having a high display performance in which the amount of light incident on the semiconductor layer of the thin film transistor connected to each pixel electrode is suppressed.
【0006】[0006]
【課題を解決するための手段】請求項1記載の発明は、
相対向する一対の透明基板の一方の前記透明基板の対向
内側面に、画素電極と、該画素電極に接続される、半導
体層部分を有するスイッチング素子と、が配設され、他
方の透明基板の対向内側面に少なくとも前記スイッチン
グ素子と対向するブラックマスクを備えた液晶表示素子
において、前記ブラックマスクの、少なくとも、前記一
方の透明基板に対向する表層が、反射率の低い材料で形
成されたことを、その解決手段としている。請求項1記
載の発明においては、ブラックマスクの液晶側に位置す
る表層が反射率の低い材料で形成されているため、透明
ガラス基板間に斜め方向から入射した光がブラックマス
クの表層で反射して半導体層に入射するのを抑制する作
用がある。このため、スイッチング素子の半導体層に光
電流が流れるのを防止することができる。According to the first aspect of the present invention,
A pixel electrode and a switching element having a semiconductor layer portion, which is connected to the pixel electrode, are arranged on the inner surface of the pair of transparent substrates facing each other, which face each other, and the other transparent substrate is provided. In a liquid crystal display device including a black mask facing at least the switching element on the facing inner surface, at least the surface layer facing the one transparent substrate of the black mask is formed of a material having a low reflectance. , As a solution. In the invention according to claim 1, since the surface layer located on the liquid crystal side of the black mask is made of a material having a low reflectance, light incident from a diagonal direction between the transparent glass substrates is reflected by the surface layer of the black mask. Has the effect of suppressing the incident on the semiconductor layer. Therefore, it is possible to prevent the photocurrent from flowing through the semiconductor layer of the switching element.
【0007】請求項2記載の発明は、前記スイッチング
素子の周囲に反射率の低い材料でなる反射防止層が配置
されたことを特徴としている。請求項2記載の発明にお
いては、スイッチング素子の周囲に配置した反射防止層
が、透明基板間に斜め方向から入射した光の反射を防止
し、ブラックマスクに入射する光を削減することができ
る。The invention according to claim 2 is characterized in that an antireflection layer made of a material having a low reflectance is disposed around the switching element. According to the second aspect of the present invention, the antireflection layer arranged around the switching element can prevent reflection of light that is obliquely incident between the transparent substrates and reduce light incident on the black mask.
【0008】請求項3記載の発明は、前記スイッチング
素子が、逆スタガ型構造の薄膜トランジスタであり、前
記薄膜トランジスタのソース・ドレイン電極の、前記他
方の透明基板に対向する表層が反射率の低い材料で形成
されたことを特徴としている。According to a third aspect of the present invention, the switching element is an inversely staggered type thin film transistor, and a surface layer of the source / drain electrode of the thin film transistor facing the other transparent substrate is made of a material having a low reflectance. It is characterized by being formed.
【0009】請求項3記載の発明においては、スイッチ
ング素子が、逆スタガ型構造の薄膜トランジスタである
ため、ソース・ドレイン間の半導体層に光入射が生じ易
い構造であるが、ブラックマスクの表層が反射率の低い
材料で形成されているため、または、薄膜トランジスタ
の周囲に反射防止層が形成されているため、半導体層へ
の光入射を抑制することができる。このため、薄膜トラ
ンジスタにオフ電流が発生するのを防止することがで
き、コントラストの低下や、クロストークの発生を防止
することができる。According to the third aspect of the invention, since the switching element is a thin film transistor having an inverted stagger type structure, light is likely to be incident on the semiconductor layer between the source and drain, but the surface layer of the black mask is reflected. Since it is formed of a material having a low ratio or an antireflection layer is formed around the thin film transistor, light incidence on the semiconductor layer can be suppressed. Therefore, off current can be prevented from being generated in the thin film transistor, which can prevent reduction in contrast and generation of crosstalk.
【0010】また、上記した薄膜トランジスタのソース
・ドレイン電極の、他方の透明基板に対向する(液晶側
の)表層が反射率の低い材料で形成されているため、透
明基板間に斜め方向から入射した光の反射を防止して、
多重反射により半導体層に光が入射するのを防止するこ
とができる。このため、薄膜トランジスタにオフ電流が
発生するのを防止することができ、コントラストの低下
や、クロストークの発生を防止することができる。Further, since the surface layer (on the liquid crystal side) of the source / drain electrodes of the thin film transistor facing the other transparent substrate is made of a material having a low reflectance, it is incident between the transparent substrates in an oblique direction. Prevents reflection of light,
It is possible to prevent light from entering the semiconductor layer due to multiple reflection. Therefore, off current can be prevented from being generated in the thin film transistor, which can prevent reduction in contrast and generation of crosstalk.
【0011】請求項4記載の発明は、前記薄膜トランジ
スタの周囲には、前記薄膜トランジスタの半導体層と同
じ部材からなる反射防止層が配置されたことを特徴とし
ている。請求項4記載の発明においては、反射防止膜を
薄膜トランジスタの半導体層と同じ部材にしたことによ
り、一括して形成できるため、反射防止膜を形成する工
程を付加する必要がない。The invention according to claim 4 is characterized in that an antireflection layer made of the same material as the semiconductor layer of the thin film transistor is arranged around the thin film transistor. In the invention according to claim 4, since the antireflection film is made of the same material as the semiconductor layer of the thin film transistor, the antireflection film can be formed at a time, so that it is not necessary to add a step of forming the antireflection film.
【0012】[0012]
【発明の実施形態】以下、この発明に係る液晶表示素子
の詳細を図面に示す実施形態に基づいて説明する。 (実施形態1)図1は、この発明の実施形態1の要部断
面図である。同図中20は液晶表示素子であり、一方の
透明基板としての下ガラス基板21と、他方の透明基板
としての上ガラス基板22とが対向するように配置さ
れ、両基板間に液晶(図示省略する)が封入されてい
る。下ガラス基板21の下面には、下偏光板23が設け
られている。また、下ガラス基板21の上面(上ガラス
基板22との対向内側面)には、ITOでなる画素電極
24、この画素電極24に接続されたスイッチング素子
としての薄膜トランジスタ25、図示しないゲートライ
ンやドレインラインなどが形成されている。BEST MODE FOR CARRYING OUT THE INVENTION The details of the liquid crystal display device according to the present invention will be described below with reference to the embodiments shown in the drawings. (Embodiment 1) FIG. 1 is a sectional view of an essential part of Embodiment 1 of the present invention. In the figure, reference numeral 20 denotes a liquid crystal display element, in which a lower glass substrate 21 as one transparent substrate and an upper glass substrate 22 as the other transparent substrate are arranged so as to face each other, and a liquid crystal (not shown) is provided between both substrates. Is included. A lower polarizing plate 23 is provided on the lower surface of the lower glass substrate 21. Further, on the upper surface of the lower glass substrate 21 (inside surface facing the upper glass substrate 22), a pixel electrode 24 made of ITO, a thin film transistor 25 as a switching element connected to the pixel electrode 24, a gate line and a drain not shown Lines are formed.
【0013】薄膜トランジスタ25は、下ガラス基板2
1の対向内側面上にパターニングされたゲート電極26
と、ゲート電極26および下ガラス基板21上に堆積さ
れたゲート絶縁膜27と、ゲート絶縁膜27上にゲート
電極26と対向するようにパターニングされた、アモル
ファスシリコンでなる半導体層28と、半導体層28上
で分離するように設けられたソース、ドレイン電極2
9、30と、から大略構成された逆スタガ型構造を採用
している。なお、画素電極24は、薄膜トランジスタ2
5の側方でかつゲート絶縁膜27上にパターニングされ
ている。そして、薄膜トランジスタ25のソース電極2
9の端部は、画素電極24の周縁部に重なるように形成
されている。さらに、これら薄膜トランジスタ25や画
素電極24などが形成された液晶表示領域全面に下配向
膜31が形成されている。The thin film transistor 25 is composed of the lower glass substrate 2
1. A gate electrode 26 patterned on the inner surface facing each other
A gate insulating film 27 deposited on the gate electrode 26 and the lower glass substrate 21, a semiconductor layer 28 made of amorphous silicon patterned on the gate insulating film 27 so as to face the gate electrode 26, and a semiconductor layer. Source / drain electrodes 2 provided separately on 28
The reverse stagger type structure, which is roughly composed of 9 and 30, is adopted. Note that the pixel electrode 24 is the thin film transistor 2
5 and is patterned on the gate insulating film 27. Then, the source electrode 2 of the thin film transistor 25
The end portion 9 is formed so as to overlap the peripheral portion of the pixel electrode 24. Further, a lower alignment film 31 is formed on the entire surface of the liquid crystal display area where the thin film transistors 25 and the pixel electrodes 24 are formed.
【0014】上ガラス基板22の上面には、上偏光板3
2が設けられている。また、上ガラス基板22の下面
(下ガラス基板21に対して対向内側面)には、下ガラ
ス基板21に設けられた薄膜トランジスタ25と対向す
る領域を含んだ、所定パターンをなすブラックマスク3
3が形成されている。また、上ガラス基板22の下面に
おけるブラックマスク33で囲まれた部分には、カラー
フィルタ34が配置されている。そして、ブラックマス
ク33およびカラーフィルタ34の下面には液晶表示領
域全面にわたって、ITOでなる共通電極35が形成さ
れ、さらに共通電極35の下面には上配向膜36が液晶
表示領域全面に設けられている。On the upper surface of the upper glass substrate 22, the upper polarizing plate 3
2 are provided. Further, on the lower surface of the upper glass substrate 22 (the inner surface facing the lower glass substrate 21), the black mask 3 having a predetermined pattern including a region facing the thin film transistor 25 provided on the lower glass substrate 21.
3 are formed. Further, a color filter 34 is arranged in a portion surrounded by the black mask 33 on the lower surface of the upper glass substrate 22. A common electrode 35 made of ITO is formed on the lower surfaces of the black mask 33 and the color filter 34 over the entire liquid crystal display area, and an upper alignment film 36 is provided on the lower surface of the common electrode 35 over the entire liquid crystal display area. There is.
【0015】本実施形態では、ブラックマスク33を、
上ガラス基板22より対向内側方向に向けて、順次、酸
化クロム層33A、クロム層33B、酸化クロム層33
Cの3層を積層して構成し、上下表層を光反射率の小さ
い材料で形成している。図1に示すように、上、下ガラ
ス基板21、22間に斜めに入射した光が例えばソース
電極29やドレイン電極30で反射してブラックマスク
33に入射した場合、酸化クロム層33Cの表面で光反
射が抑制されるため、半導体層28に光が入射するのを
抑制できる。また、図1に示した光反射以外の多重反射
が生じた場合でも、ブラックマスク33で入射光の光反
射を抑制することができる。このため、本実施例では、
薄膜トランジスタ25のオフ電流が増大するのを防止す
ることができる。また、オフ電流の増大を防止したこと
により、コントラストの低下や、クロストークの発生を
防止することができる。In this embodiment, the black mask 33 is
A chromium oxide layer 33A, a chromium layer 33B, and a chromium oxide layer 33 are sequentially provided from the upper glass substrate 22 toward the opposite inner side.
It is configured by laminating three layers of C, and the upper and lower surface layers are formed of a material having a small light reflectance. As shown in FIG. 1, when light obliquely incident between the upper and lower glass substrates 21 and 22 is reflected by, for example, the source electrode 29 or the drain electrode 30 and incident on the black mask 33, on the surface of the chromium oxide layer 33C. Since light reflection is suppressed, it is possible to suppress light from entering the semiconductor layer 28. Further, even when multiple reflections other than the light reflection shown in FIG. 1 occur, the black mask 33 can suppress the light reflection of the incident light. Therefore, in this embodiment,
It is possible to prevent the off current of the thin film transistor 25 from increasing. Further, by preventing the increase of the off current, it is possible to prevent the deterioration of contrast and the occurrence of crosstalk.
【0016】(実施形態2)図2は、この発明の実施形
態2を示す要部断面図である。本実施形態を説明するに
あたり、上記した実施形態1と同一の部分には同一の符
号を付して説明を省略する。本実施形態は、スイッチン
グ素子としての薄膜トランジスタのソース・ドレイン電
極の表層を光反射率の低い材料で形成したことを特徴と
している。(Embodiment 2) FIG. 2 is a cross-sectional view of essential parts showing Embodiment 2 of the present invention. In describing the present embodiment, the same parts as those in the above-described first embodiment are designated by the same reference numerals and the description thereof will be omitted. This embodiment is characterized in that the surface layer of the source / drain electrodes of the thin film transistor as the switching element is formed of a material having a low light reflectance.
【0017】本実施形態は、図2に示すように、逆スタ
ガ型の薄膜トランジスタ25のソース電極29およびド
レイン電極30をそれぞれ3層構造としている。ソース
電極29は、下層より、順次クロム層29A、アルミニ
ウム層29B、酸化クロム層29Cが積層されて構成さ
れている。また、ドレイン電極30も同様に、下層よ
り、順次クロム層30A、アルミニウム層30B、酸化
クロム層30Cが積層されて構成されている。クロム層
29A、30Aは、バリヤメタルおよびオーミック層と
しての機能を有している。アルミニウム層29B、30
Bは、配線としの低抵抗化を図っている。そして、酸化
クロム層29C、30Cは、光反射率の低い材料であ
り、上下ガラス基板21、22間に斜めに光が入射した
場合に、光反射を抑制して半導体層28への光入射を防
止する機能を有している。なお、本実施形態における他
の構成は、上記した実施形態1と同様である。本実施形
態では、上ガラス基板22側に設けられたブラックマス
ク33の対向内側面(液晶側の面)の表層がクロム層3
3Bで形成されているが、ソース、ドレイン電極29、
30の表層が光反射率が低いため、半導体層28への光
入射を有効に抑えることができる。In the present embodiment, as shown in FIG. 2, the source electrode 29 and the drain electrode 30 of the inverted staggered thin film transistor 25 have a three-layer structure. The source electrode 29 is formed by sequentially stacking a chromium layer 29A, an aluminum layer 29B, and a chromium oxide layer 29C from the lower layer. Similarly, the drain electrode 30 is also formed by sequentially stacking a chromium layer 30A, an aluminum layer 30B, and a chromium oxide layer 30C from the lower layer. The chrome layers 29A and 30A have a function as a barrier metal and an ohmic layer. Aluminum layers 29B, 30
B has a low resistance as a wiring. The chromium oxide layers 29C and 30C are materials having a low light reflectance, and when light obliquely enters between the upper and lower glass substrates 21 and 22, the light reflection is suppressed and the light is incident on the semiconductor layer 28. Has a function to prevent. The other configurations in the present embodiment are the same as those in the first embodiment. In the present embodiment, the surface layer of the facing inner surface (the surface on the liquid crystal side) of the black mask 33 provided on the upper glass substrate 22 side is the chromium layer 3.
3B, the source and drain electrodes 29,
Since the surface layer of 30 has a low light reflectance, light incident on the semiconductor layer 28 can be effectively suppressed.
【0018】(実施形態3)図3は、この発明の実施例
3を示す要部断面図である。本実施形態は、上ガラス基
板22に設けたブラックマスク33を上記した実施形態
1と同様の構成とし、下ガラス基板21側に設けた薄膜
トランジスタ25のソース、ドレイン電極29、30を
上記した実施形態2と同様の構成としたものである。す
なわち、ブラックマスク33を、順次、酸化クロム層3
3A、クロム層33B、酸化クロム層33Cを積層した
構造としている。また、ソース、ドレイン電極29、3
0を、下層より、クロム層(29A、30A)、アルミ
ニウム層(29B、30B)、酸化クロム層(29C、
30C)を順次積層した構造としている。このため、本
実施形態では、上下ガラス基板21、22間に斜め方向
より光が入射した場合に、光の反射による半導体層28
への光入射をより有効に防止することができる。(Embodiment 3) FIG. 3 is a cross-sectional view of essential parts showing Embodiment 3 of the present invention. In this embodiment, the black mask 33 provided on the upper glass substrate 22 has the same configuration as that of the first embodiment described above, and the source and drain electrodes 29 and 30 of the thin film transistor 25 provided on the lower glass substrate 21 side are the same as those described in the above embodiment. The configuration is the same as that of 2. That is, the black mask 33 is sequentially formed on the chromium oxide layer 3
3A, a chromium layer 33B, and a chromium oxide layer 33C are laminated. Also, the source and drain electrodes 29, 3
0 is a chromium layer (29A, 30A), an aluminum layer (29B, 30B), a chromium oxide layer (29C,
30C) is sequentially laminated. Therefore, in the present embodiment, when light is incident between the upper and lower glass substrates 21 and 22 in an oblique direction, the semiconductor layer 28 due to the reflection of light.
It is possible to more effectively prevent light from entering.
【0019】(実施形態4)図4(A)および(B)
は、この発明の実施形態4を示す要部断面図である。図
4(A)は薄膜トランジスタ25と画素電極24とを示
す拡大平面図であり、同図(B)は同図(A)のA−A
断面図である。本実施形態は、図4(A)の平面図で示
すように、薄膜トランジスタ25の周囲に反射防止層3
7が形成されたことを特徴としている。この反射防止層
37は、溝37Aを介して4つの部分に分割されてお
り、ソース電極29とドレイン電極30とで、薄膜トラ
ンジスタ25以外のトランジスタを構成しないように形
成されている。なお、図4(A)において符号38はゲ
ートライン、39はドレインラインを示している。ま
た、本実施形態の他の構成は、上記した実施形態3と同
様である。(Embodiment 4) FIGS. 4A and 4B.
[FIG. 8] A sectional view of a main portion, which shows Embodiment 4 of the present invention. 4 (A) is an enlarged plan view showing the thin film transistor 25 and the pixel electrode 24, and FIG. 4 (B) is AA of FIG. 4 (A).
It is sectional drawing. In this embodiment, as shown in the plan view of FIG. 4A, the antireflection layer 3 is formed around the thin film transistor 25.
7 is formed. The antireflection layer 37 is divided into four parts via the groove 37A, and is formed so that the source electrode 29 and the drain electrode 30 do not form a transistor other than the thin film transistor 25. In FIG. 4A, reference numeral 38 indicates a gate line and 39 indicates a drain line. Further, the other configuration of this embodiment is the same as that of the above-described third embodiment.
【0020】薄膜トランジスタ25の周囲に形成した反
射防止層37は、薄膜トランジスタ25を構成する半導
体層28と同一材料でなり、同時にパターン形成された
ものであり、半導体層28のパターニングに伴うフォト
リソグラフィー工程およびエッチング工程を、パターン
マスクを変えるだけで形成することができる。本実施形
態では、反射防止層37が吸光度の高いアモルファスシ
リコンでなるため入射光を良好に吸収することができ
る。本実施形態によれば、図4(B)に示すように、ソ
ース電極29(またはドレイン電極30)に斜め方向か
らの光入射があった場合、上記実施形態3と同様に光反
射を防止できると共に、反射防止層37で斜め方向から
入射した光を吸収することができるため、光による影響
を極力抑制することができる。さらに、上ガラス基板2
2側のブラックマスク33の表面も反射防止作用を有す
るため、半導体層28への光入射を確実に防止すること
ができる。このため、薄膜トランジスタ25のリーク電
流の発生を抑制し、コントラストの低下や、クロストー
クの発生を確実に防止でき、表示性能の良好な液晶表示
素子を得ることができる。The antireflection layer 37 formed around the thin film transistor 25 is made of the same material as that of the semiconductor layer 28 forming the thin film transistor 25 and is patterned at the same time. The etching process can be formed simply by changing the pattern mask. In this embodiment, since the antireflection layer 37 is made of amorphous silicon having high absorbance, incident light can be absorbed well. According to this embodiment, as shown in FIG. 4B, when light is obliquely incident on the source electrode 29 (or the drain electrode 30), light reflection can be prevented as in the third embodiment. At the same time, since the antireflection layer 37 can absorb the light incident from the oblique direction, the influence of the light can be suppressed as much as possible. Furthermore, the upper glass substrate 2
Since the surface of the black mask 33 on the second side also has an antireflection effect, it is possible to reliably prevent light from entering the semiconductor layer 28. Therefore, it is possible to suppress the occurrence of leakage current of the thin film transistor 25, reliably prevent the deterioration of contrast and the occurrence of crosstalk, and obtain a liquid crystal display element having good display performance.
【0021】以上、実施形態1〜実施形態4について説
明したが、この発明はこれらに限定されるものではな
く、構成の要旨に付随する各種の設計変更が可能であ
る。例えば、上記した各実施形態では、ブラックマスク
33の液晶側の表層や、ソース、ドレイン電極29、3
0の表層の材料として酸化クロムを用いたが、光反射率
の低い材料であればこれに限定されるものではない。Although the first to fourth embodiments have been described above, the present invention is not limited to these, and various design changes associated with the gist of the configuration can be made. For example, in each of the above-described embodiments, the surface layer of the black mask 33 on the liquid crystal side, the source / drain electrodes 29, 3,
Although chromium oxide was used as the material for the surface layer of No. 0, it is not limited to this as long as it is a material having a low light reflectance.
【0022】また、上記した実施形態4では、反射防止
層37を4つの部分からなるように構成したが、ソー
ス、ドレイン電極29、30の両電極とが構成部分とな
ってトランジスタを形成しなければ、その数や形状は適
宜変更可能である。なお、反射防止層37どうしの間に
存在する溝37Aは、入射光が溝内で反射を繰り返すこ
とにより、光吸収を促進する機能を有する。また、反射
防止層37は、ソース、ドレイン電極29、30の周囲
に配置されていれば、電極29、30の下部まで介在し
なくてもよい。In the fourth embodiment, the antireflection layer 37 is composed of four parts, but both the source and drain electrodes 29 and 30 must be a constituent part to form a transistor. For example, the number and shape can be changed appropriately. The groove 37A existing between the antireflection layers 37 has a function of promoting light absorption by repeating reflection of incident light in the groove. Further, the antireflection layer 37 does not have to intervene under the electrodes 29 and 30 as long as it is disposed around the source and drain electrodes 29 and 30.
【0023】さらに、上記した各実施形態においては、
スイッチング素子として薄膜トランジスタを適用して説
明したが、半導体層を備えた各種のスイッチング素子を
適用することも勿論可能である。Furthermore, in each of the above-mentioned embodiments,
Although the thin film transistor is applied as the switching element in the description, it is of course possible to apply various switching elements including a semiconductor layer.
【0024】[0024]
【発明の効果】以上の説明から明らかなように、この発
明によれば、画素電極に接続されたスイッチング素子に
光電流が発生するのを防止できるため、液晶の駆動制御
を確実なものにするという効果を奏する。特に、薄膜ト
ランジスタをスイッチング素子とする場合に、半導体層
への光入射を抑制することができるため、薄膜トランジ
スタのオフ電流の増加を防止する効果を有する。また、
スイッチング素子の周囲に反射防止層を形成することに
より、工程数を増加させることなく、半導体層への光入
射を防止することが可能となる。As is apparent from the above description, according to the present invention, it is possible to prevent the photocurrent from being generated in the switching element connected to the pixel electrode, so that the drive control of the liquid crystal can be ensured. Has the effect. In particular, when a thin film transistor is used as a switching element, light incident on the semiconductor layer can be suppressed, so that it has an effect of preventing an increase in off-state current of the thin film transistor. Also,
By forming the antireflection layer around the switching element, it becomes possible to prevent light from entering the semiconductor layer without increasing the number of steps.
【図1】この発明の実施形態1を示す要部断面図。FIG. 1 is a sectional view of an essential part showing a first embodiment of the present invention.
【図2】この発明の実施形態2を示す要部断面図。FIG. 2 is a sectional view of a main part showing a second embodiment of the present invention.
【図3】この発明の実施形態3を示す要部断面図。FIG. 3 is a sectional view of an essential part showing a third embodiment of the present invention.
【図4】(A)はこの発明の実施形態4を示す要部拡大
平面図、(B)は(A)のA−A断面図。FIG. 4A is an enlarged plan view of an essential part showing Embodiment 4 of the present invention, and FIG. 4B is a sectional view taken along line AA of FIG.
【図5】従来の液晶表示素子の要部断面図。FIG. 5 is a cross-sectional view of a main part of a conventional liquid crystal display element.
【符号の説明】 21 上ガラス基板 22 下ガラス基板 25 薄膜トランジスタ 28 半導体層 29 ソース電極 30 ドレイン電極 33 ブラックマスク 33C 酸化クロム層 37 反射防止層[Description of Reference Signs] 21 upper glass substrate 22 lower glass substrate 25 thin film transistor 28 semiconductor layer 29 source electrode 30 drain electrode 33 black mask 33C chrome oxide layer 37 antireflection layer
Claims (4)
透明基板の対向内側面に、画素電極と、該画素電極に接
続される、半導体層部分を有するスイッチング素子と、
が配設され、他方の透明基板の対向内側面に少なくとも
前記スイッチング素子と対向するブラックマスクを備え
た液晶表示素子において、 前記ブラックマスクの、少なくとも、前記一方の透明基
板に対向する表層が、反射率の低い材料で形成されたこ
とを特徴とする液晶表示素子。1. A pixel electrode, a switching element having a semiconductor layer portion connected to the pixel electrode, on one of inner surfaces of the pair of transparent substrates facing each other, the inner surface facing the transparent substrate.
In the liquid crystal display element provided with a black mask facing at least the switching element on the opposite inner surface of the other transparent substrate, at least the surface layer of the black mask facing the one transparent substrate is reflective. A liquid crystal display element characterized by being formed of a material having a low rate.
低い材料でなる反射防止層が配置されたことを特徴とす
る請求項1記載の液晶表示素子。2. The liquid crystal display element according to claim 1, wherein an antireflection layer made of a material having a low reflectance is arranged around the switching element.
造の薄膜トランジスタであり、前記薄膜トランジスタの
ソース・ドレイン電極の、前記他方の透明基板に対向す
る表層が反射率の低い材料で形成されたことを特徴とす
る請求項2記載の液晶表示素子。3. The switching element is a thin film transistor having an inverted staggered structure, and a surface layer of the source / drain electrode of the thin film transistor facing the other transparent substrate is formed of a material having a low reflectance. The liquid crystal display element according to claim 2.
薄膜トランジスタの半導体層と同じ部材からなる反射防
止層が配置されたことを特徴とする請求項3記載の液晶
表示素子。4. The liquid crystal display element according to claim 3, wherein an antireflection layer made of the same material as the semiconductor layer of the thin film transistor is arranged around the thin film transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27502495A JPH0996838A (en) | 1995-09-29 | 1995-09-29 | Liquid crystal display element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27502495A JPH0996838A (en) | 1995-09-29 | 1995-09-29 | Liquid crystal display element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0996838A true JPH0996838A (en) | 1997-04-08 |
Family
ID=17549820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27502495A Pending JPH0996838A (en) | 1995-09-29 | 1995-09-29 | Liquid crystal display element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0996838A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498631B1 (en) * | 2001-12-29 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display and fabrication method thereof |
JP2008116873A (en) * | 2006-11-08 | 2008-05-22 | Epson Imaging Devices Corp | Liquid crystal display device |
JP2009047822A (en) * | 2007-08-17 | 2009-03-05 | Epson Imaging Devices Corp | Liquid crystal display device and electronic equipment |
JP2010117499A (en) * | 2008-11-12 | 2010-05-27 | Toshiba Mobile Display Co Ltd | Array substrate and method for manufacturing array substrate |
JP2012124194A (en) * | 2010-12-06 | 2012-06-28 | Mitsubishi Electric Corp | Thin film transistor, active matrix substrate, and manufacturing method for thin film transistor and active matrix substrate |
-
1995
- 1995-09-29 JP JP27502495A patent/JPH0996838A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498631B1 (en) * | 2001-12-29 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display and fabrication method thereof |
JP2008116873A (en) * | 2006-11-08 | 2008-05-22 | Epson Imaging Devices Corp | Liquid crystal display device |
JP2009047822A (en) * | 2007-08-17 | 2009-03-05 | Epson Imaging Devices Corp | Liquid crystal display device and electronic equipment |
JP2010117499A (en) * | 2008-11-12 | 2010-05-27 | Toshiba Mobile Display Co Ltd | Array substrate and method for manufacturing array substrate |
JP2012124194A (en) * | 2010-12-06 | 2012-06-28 | Mitsubishi Electric Corp | Thin film transistor, active matrix substrate, and manufacturing method for thin film transistor and active matrix substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3307181B2 (en) | Transmissive display | |
US7864284B2 (en) | Transflective liquid crystal display device with columnar spacers | |
US7038740B1 (en) | Liquid crystal display device having high light utilization efficiency | |
JP5616072B2 (en) | FFS mode liquid crystal display device and manufacturing method thereof | |
KR100310946B1 (en) | Liguid crystal Display Device and the same method | |
JP2003222854A (en) | Liquid crystal display device and manufacturing method therefor | |
JP2007079612A (en) | Reflective liquid crystal display device and method for manufacturing thereof | |
JP3904828B2 (en) | Liquid crystal display | |
KR100741537B1 (en) | Transflective liquid crystal display device and method for manufacturing the same | |
JPH06331975A (en) | Color liquid crystal display | |
KR20040055688A (en) | Manufacturing method for electrooptical substrate, electrooptical apparatus, and manufacturing method for same | |
JPH0996838A (en) | Liquid crystal display element | |
JP2004191500A (en) | Liquid crystal display device | |
KR20060028536A (en) | Color filter array panel and liquid crystal display include the same | |
JP2001021916A (en) | Matrix array substrate | |
JP4011645B2 (en) | Liquid crystal display | |
JPH06160901A (en) | Liquid crystal display device | |
JP2672524B2 (en) | Thin film transistor | |
JP4904677B2 (en) | Liquid crystal display element | |
JP4784104B2 (en) | Liquid crystal display | |
JPH10177185A (en) | Liquid crystal display device and its production | |
KR100854948B1 (en) | improvement of black matrix structure for transmittive liquid crystal display and fabrication method of the same | |
JP4419946B2 (en) | Liquid crystal display | |
KR20050038116A (en) | Panel for liquid crystal display device and method for fabricating the same | |
JP2001331124A (en) | Matrix array substrate |