JPH0996836A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH0996836A JPH0996836A JP25373795A JP25373795A JPH0996836A JP H0996836 A JPH0996836 A JP H0996836A JP 25373795 A JP25373795 A JP 25373795A JP 25373795 A JP25373795 A JP 25373795A JP H0996836 A JPH0996836 A JP H0996836A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- display device
- crystal display
- incorporated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、優れた特性の薄膜トランジスタを具備し、良
好な表示特性を有する液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device having a thin film transistor having excellent characteristics and having good display characteristics.
【0002】[0002]
【従来の技術】低消費電力化が可能な表示装置として、
反射型の液晶表示装置がある。この反射型の液晶表示装
置の一例について説明する。まず、ガラス基板上にSi
Ox膜を形成した後、ゲート電極層を形成する。次い
で、SiOxやSiNxの単層又は積層からなる絶縁
層、a−Si層、及びn+ a−Si層を順次堆積し、n
+ a−Si層及びa−Si層を順次パターニングして、
a−Siの島パターンを形成する。2. Description of the Related Art As a display device capable of reducing power consumption,
There is a reflective liquid crystal display device. An example of this reflective liquid crystal display device will be described. First, Si on a glass substrate
After forming the Ox film, a gate electrode layer is formed. Then, an insulating layer composed of a single layer or a laminated layer of SiOx or SiNx, an a-Si layer, and an n + a-Si layer are sequentially deposited, and n
+ sequentially patterning the a-Si layer and the a-Si layer,
An a-Si island pattern is formed.
【0003】次に、ゲ−ト絶縁膜をパターニングして、
ゲート電極取り出し用の孔を形成する。更に金属層を堆
積し、パターニングして、信号線電極層を形成する。な
お、このパターニング工程では、まずレジストパターン
を形成して、それをマスクに金属層をエッチングし、そ
の後、CDE装置等を用いてn+ a−Si層、a−Si
層を連続的にエッチングする。Next, by patterning the gate insulating film,
A hole for taking out the gate electrode is formed. Further, a metal layer is deposited and patterned to form a signal line electrode layer. In this patterning step, first, a resist pattern is formed, the metal layer is etched using the resist pattern as a mask, and thereafter, an n + a-Si layer and an a-Si layer are formed using a CDE device or the like.
The layers are etched continuously.
【0004】その後、SiNx膜等を堆積してパターニ
ングし、パッシベ−ション膜を形成する。次いで、A1
等の金属層を堆積し、パターニングして、画素電極層を
形成する。その後、液晶の配向膜となるポリイミド膜を
堆積し、アレイ基板が完成する。更に、ITO層及びカ
ラーフィルター層を有する対向基板と組み合わせ、これ
ら基板の間に液晶を注入することにより、反射型の液晶
表示装置が完成する。After that, a SiNx film or the like is deposited and patterned to form a passivation film. Then A1
A metal layer such as the above is deposited and patterned to form a pixel electrode layer. After that, a polyimide film serving as a liquid crystal alignment film is deposited to complete the array substrate. Furthermore, by combining with a counter substrate having an ITO layer and a color filter layer and injecting liquid crystal between these substrates, a reflection type liquid crystal display device is completed.
【0005】しかし、以上のような反射型の液晶表示装
置では、開口率を上げるため、薄膜トランジスタの上部
に画素電極がかぶっているため、画素電極の電位の影響
により薄膜トランジスタの特性劣化を引き起こすという
問題があった。特に、オフ時のリーク電流が増大するた
め、表示特性が劣化するという問題があった。However, in the reflective liquid crystal display device as described above, since the pixel electrode is covered on the upper part of the thin film transistor in order to increase the aperture ratio, the characteristic of the thin film transistor is deteriorated due to the influence of the potential of the pixel electrode. was there. In particular, there is a problem that display characteristics are deteriorated because the leak current at the time of turning off increases.
【0006】また、一方、透過型の液晶表示装置の低コ
スト化のため、以下のような構造が提案されている。即
ち、まず、ガラス基板上にSiOx膜を形成し、さらに
ゲート電極層を形成する。次いで、SiOxやSiNx
の単層又は積層からなる絶縁層、a−Si層、及びn+
a−Si層を順次堆積し、n+ a−Si層、a−Si層
を順次パターニングして、a−Si層の島パターンを形
成する。次に、ITO層をスパッタ法等で形成し、パタ
ーニングして、画素電極層を形成する。On the other hand, in order to reduce the cost of the transmissive liquid crystal display device, the following structure has been proposed. That is, first, a SiOx film is formed on a glass substrate, and then a gate electrode layer is formed. Next, SiOx and SiNx
Insulation layer, a-Si layer, and n +
The a-Si layer is sequentially deposited, and the n + a-Si layer and the a-Si layer are sequentially patterned to form an island pattern of the a-Si layer. Next, an ITO layer is formed by a sputtering method or the like and patterned to form a pixel electrode layer.
【0007】その後、ゲ−ト絶縁膜をパターニングし
て、ゲート電極取り出し用の孔を形成する。更に、金属
層を堆積し、パターニングして、信号線電極層を形成す
る。なお、このパターニング工程では、まずレジストパ
ターンを形成して、それをマスクに金属層をエッチング
し、その後、CDE装置等を用いてn+ a−Si層、a
−Si層を連続的にエッチングする。その後、液晶の配
向膜となるポリイミド膜を堆積し、アレイ基板が完成す
る。更に、ITO層及びカラーフィルター層を有する対
向基板と組み合わせ、これらの基板の間に液晶を注入す
ることにより、液晶表示装置が完成する。After that, the gate insulating film is patterned to form a hole for taking out the gate electrode. Further, a metal layer is deposited and patterned to form a signal line electrode layer. In this patterning step, first, a resist pattern is formed, the metal layer is etched using the resist pattern as a mask, and then the n + a-Si layer, a
-Si layer is continuously etched. After that, a polyimide film serving as a liquid crystal alignment film is deposited to complete the array substrate. Further, by combining with a counter substrate having an ITO layer and a color filter layer and injecting a liquid crystal between these substrates, a liquid crystal display device is completed.
【0008】しかし、以上のような構造では、通常、ポ
リイミド膜の形成前に形成しているSiNx層等からな
るパッシベ−ション膜が省かれているため、工程削減の
効果により低コスト化が可能であるが、ポリイミド膜が
信号線金属層やa−Si層と接しているため、長時間使
用した場合、信号線金属層等からポリイミド層への電荷
の注入が生じ、薄膜トランジスタの特性を悪化させると
いう問題があった。具体的には、注入電荷の電位の影響
によりオフ時のリーク電流の増加が起こり、特性の信頼
性が劣化するという問題があった。However, in the above structure, since the passivation film made of the SiNx layer or the like formed before the formation of the polyimide film is usually omitted, the cost can be reduced due to the effect of the process reduction. However, since the polyimide film is in contact with the signal line metal layer or the a-Si layer, when it is used for a long time, charge injection from the signal line metal layer or the like into the polyimide layer occurs, which deteriorates the characteristics of the thin film transistor. There was a problem. Specifically, there is a problem in that the leakage current at the time of off increases due to the influence of the potential of the injected charges, and the reliability of the characteristics deteriorates.
【0009】[0009]
【発明が解決しようとする課題】このように、従来の反
射型液晶表示装置では、画素電極の電位の影響によりオ
フ電流が増加し、表示特性が悪化するという問題があっ
た。また、パッシベ−ション膜を除いた透過型液晶表示
装置でも、オフ電流の増加が起こり、特性の信頼性に劣
っているという問題があった。As described above, the conventional reflective liquid crystal display device has a problem that the off-current increases due to the influence of the potential of the pixel electrode and the display characteristics are deteriorated. Further, the transmissive liquid crystal display device without the passivation film also has a problem that the off current increases and the reliability of the characteristics is poor.
【0010】本発明は、上記事情に鑑みなされたもの
で、薄膜トランジスタの上方にある電荷等による電位の
影響を受けにくく、特性の安定性に優れた液晶表示装置
を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal display device which is not easily affected by the potential due to charges or the like above a thin film transistor and which has excellent stability of characteristics.
【0011】[0011]
【課題を解決するための手段】上記課題を解決するた
め、本発明(請求項1)は、絶縁基板と、この絶縁基板
上に形成されたゲ−ト電極と、このゲ−ト電極上に絶縁
膜を間に介して形成されたアモルファスシリコンからな
る活性層とを有する薄膜トランジスタを具備し、前記活
性層の、前記ゲート電極と反対側の面から50nm以内
の範囲の領域に、0.1原子%以上の第0族元素が含有
され、それ以外の領域には、第0族元素は含有されない
か、又は0.1原子%未満しか含有されていないことを
特徴とする液晶表示装置を提供する。In order to solve the above problems, the present invention (claim 1) provides an insulating substrate, a gate electrode formed on the insulating substrate, and a gate electrode on the insulating substrate. A thin film transistor having an active layer made of amorphous silicon formed with an insulating film interposed therebetween. 0.1 atom is formed in a region within 50 nm from a surface of the active layer opposite to the gate electrode. % Or more Group 0 element is contained, and a Group 0 element is not contained in the other region, or less than 0.1 atomic% is provided, and a liquid crystal display device is provided. .
【0012】また、本発明(請求項2)は、上記液晶表
示装置(請求項1)において、前記活性層の、前記ゲー
ト電極と反対側の面から50nm以内の範囲の領域に、
0.1原子%〜1.0原子%のアルゴンが含有されるこ
とを特徴とする液晶表示装置を提供する。The present invention (Claim 2) provides the liquid crystal display device (Claim 1) in a region within 50 nm from a surface of the active layer opposite to the gate electrode,
Provided is a liquid crystal display device containing 0.1 atomic% to 1.0 atomic% of argon.
【0013】以下、本発明の液晶表示装置の構成、作
用、原理について、より詳細に説明する。本発明の液晶
表示装置における薄膜トランジスタでは、活性層のゲー
ト電極と反対側の面(以後、バックチャネル界面と呼ぶ
ことにする。)から50nm以内の範囲の領域に、0.
1原子%以上の第0族元素が含有される。The structure, operation, and principle of the liquid crystal display device of the present invention will be described in more detail below. In the thin film transistor in the liquid crystal display device according to the present invention, in the region within 50 nm from the surface of the active layer opposite to the gate electrode (hereinafter referred to as the back channel interface), 0.
It contains 1 atom% or more of a Group 0 element.
【0014】バックチャネル界面から50nm以内の範
囲の領域における第0族元素の含有量は、0.1原子%
以上が好ましい。また、1原子%以下であるのが好まし
い。更に、バックチャネル界面30nm以内の範囲の領
域に、0.1原子%以上の第0族元素が含有され、それ
以外の領域には含有されないか、又は0.1原子%未満
しか含有されていないことが好ましい。The content of the Group 0 element in the region within 50 nm from the back channel interface is 0.1 atom%.
The above is preferable. Further, it is preferably 1 atomic% or less. Further, the region within 30 nm of the back channel interface contains 0.1 atom% or more of a Group 0 element, and the region other than that contains no or less than 0.1 atom%. It is preferable.
【0015】活性層のバックチャネル界面から50nm
以内の範囲の領域に、0.1原子%未満の第0族元素し
か含有されていない場合には、オフ時のリ−ク電流の増
加を防ぐという本発明の効果を得ることが出来ない。一
方、1原子%を越えると、バックチャネル付近の抵抗が
下がり、逆にリ−ク電流が増加し、表示特性が劣化して
しまうことがある。50 nm from the back channel interface of the active layer
When the region within the range contains less than 0.1 atom% of the Group 0 element, the effect of the present invention that prevents the increase of the leak current at the time of off cannot be obtained. On the other hand, if it exceeds 1 atomic%, the resistance in the vicinity of the back channel decreases, conversely the leak current increases, and the display characteristics may deteriorate.
【0016】第0族元素としては、アルゴン、ネオン、
クリプトン、キセノン等が使用可能であるが、アルゴン
が最も好ましい。バックチャネル界面から50nmの領
域に含有される元素が第0族元素でなければならないの
は、これらの元素が活性層中でシリコンと結合を作らな
いからである。第0族元素以外の元素が含有される場合
には、これらの元素は活性層中でシリコンと結合を作
り、シリコンのダングリングボンドの形成を妨げ、好ま
しくない。また、水素のようなサイズの小さい元素で
は、熱工程により抜けてしまい、本発明の効果を得るこ
とが出来ない。As the group 0 element, argon, neon,
Although krypton, xenon, etc. can be used, argon is most preferred. The element contained in the region of 50 nm from the back channel interface must be a Group 0 element because these elements do not bond with silicon in the active layer. When an element other than the group 0 element is contained, these elements form a bond with silicon in the active layer and hinder the formation of a dangling bond of silicon, which is not preferable. Further, with a small-sized element such as hydrogen, the element escapes in the heat step, and the effect of the present invention cannot be obtained.
【0017】活性層のバックチャネル界面から50nm
を越える領域には、第0族元素は含有されないか、又は
0.1原子%未満しか含有されていなければならない。
活性層のバックチャネル界面から50nmを越える領域
に、第0族元素が0.1原子%以上含有する場合には、
薄膜トランジスタの素子特性が劣化してしまい、液晶表
示装置の表示特性を劣化させることになる。50 nm from the back channel interface of the active layer
The group exceeding 0 must contain no group 0 element or less than 0.1 atom%.
When the group 0 element is contained in the region exceeding 50 nm from the back channel interface of the active layer in an amount of 0.1 atom% or more,
The element characteristics of the thin film transistor are deteriorated, and the display characteristics of the liquid crystal display device are deteriorated.
【0018】薄膜トランジスタの上方の電位の影響によ
りオフリーク電流が増加するのは、その電位により、ト
ランジスタの活性層を構成するa−Si中で、通常のゲ
ート側と反対側の界面(以後、バックチャネル界面と呼
ぶことにする)付近において、バンドが曲がり、電子の
蓄積が起こってチャネルが生じ、電流が流れることが原
因であることがわかった。従って、この電流を減少させ
るためには、バックチャネル界面でのバンドの曲がり
(バンドベルディング)を防ぎ、チャネルを生じさせな
ければ良い。The off-leakage current increases due to the influence of the potential above the thin film transistor, because the potential causes the potential of the interface between the normal gate side and the opposite side (hereinafter referred to as back channel) in a-Si forming the active layer of the transistor. It has been found that the cause is that the band bends near the interface), electrons are accumulated, a channel is generated, and a current flows. Therefore, in order to reduce this current, it is sufficient to prevent the band from bending at the interface of the back channel (band-belding) and to generate the channel.
【0019】本発明者らは、このようなバンドベンディ
ングを防ぐ方法としては、界面準位密度を増加させるこ
とが有効であると考えた。そこで、本発明では、リアク
ティブイオンエッチング(RIE)装置等を用いて、プ
ラズマ処理を行うことにより、このバックチャネル界面
付近にダメージを与えることとした。このようにバイア
スをかけたプラズマ処理を行うことにより、イオンの物
理的ダメージが、a−Si層のバックチャネル部分に加
わることで、容易に界面準位を形成することができた。The present inventors have considered that increasing the interface state density is effective as a method for preventing such band bending. Therefore, in the present invention, plasma processing is performed using a reactive ion etching (RIE) device or the like to damage the vicinity of the back channel interface. By performing the biased plasma treatment in this manner, physical damage of ions is applied to the back channel portion of the a-Si layer, and thus the interface state can be easily formed.
【0020】これは、イオンダメージにより、a−Si
中のSi−H結合やSi−Si結合が切断され、Siの
ダングリングボンドが形成されているためであることが
わかった。と考えられる。更に、本発明者らは、Ar等
の不活性元素を用いたプラズマ処理を行うことにより、
界面準位を効率的に形成することが出来ることを見いだ
した。なぜなら、一般にはプラズマ処理によりプラズマ
種のイオンはa−Si中に残留する可能性があり、活性
な元素を用いている場合は、a−Si中のSiと反応し
てSiのダングリングボンドの形成を防げる可能性があ
ると考えられるが、不活性元素を用いた場合は、そのよ
うな心配はなくなると考えられるからである。This is because a-Si is caused by ion damage.
It was found that this is because the Si-H bond and the Si-Si bond in the inside were broken to form a dangling bond of Si. it is conceivable that. Furthermore, the inventors of the present invention perform plasma treatment using an inert element such as Ar,
It was found that the interface states can be formed efficiently. This is because, in general, ions of plasma species may remain in a-Si due to plasma treatment, and when an active element is used, it reacts with Si in a-Si to form a dangling bond of Si. It is considered that there is a possibility of preventing the formation, but when an inert element is used, such a concern is considered to disappear.
【0021】また、水素のようなサイズの小さい元素で
は、a−Si中に残留しても、後の熱工程により容易に
脱離してしまうが、不活性元素はサイズが大きいため、
後の熱工程によっても脱離することはない。Further, with a small-sized element such as hydrogen, even if it remains in a-Si, it is easily desorbed in a subsequent heat step, but the inert element has a large size,
It is not desorbed even in the subsequent heat step.
【0022】なお、イオンダメージが大きすぎると、a
−Si層のバックチャネル付近の抵抗が下がり、オフリ
ーク電流が増加してしまう。従って、適度なダメージが
必要である。If the ion damage is too large, a
The resistance in the vicinity of the back channel of the -Si layer decreases, and the off leak current increases. Therefore, moderate damage is required.
【0023】実際に、薄膜トランジスタの上方(ゲ−ト
と反対側)に電極(バックゲ−ト電極)を形成し、電圧
(バックゲ−ト電圧)を加える実験を行った。即ち、0
〜30Vのバックゲ−ト電圧を印加した状態で、ゲ−ト
電圧を−15V〜25Vの範囲で変化させて、オフ電流
を測定した。その結果を図1及び図2に示す。図1は、
バックチャネル界面にプラズマ処理をしなかった薄膜ト
ランジスタの場合のゲ−ト電圧とオフ電流の関係を示
し、図2は、バックチャネル界面にプラズマ処理を行っ
た薄膜トランジスタの場合のゲ−ト電圧とオフ電流の関
係を示す。An experiment was conducted by actually forming an electrode (back gate electrode) above the thin film transistor (on the side opposite to the gate) and applying a voltage (back gate voltage). That is, 0
The off-current was measured by changing the gate voltage in the range of -15V to 25V while applying the back gate voltage of -30V. The results are shown in FIGS. FIG.
FIG. 2 shows the relationship between the gate voltage and the off current in the case of a thin film transistor in which the back channel interface was not plasma-treated, and FIG. 2 is the gate voltage and the off current in the case of a thin film transistor in which the back channel interface was plasma-treated. Shows the relationship.
【0024】図1及び図2から、バックチャネル界面に
プラズマ処理をしなかった場合は、正の電圧の印加に対
し、オフ電流の増加が見られたが(図1)、Arプラズ
マで処理を行うと、このオフ電流の増加が見られなくな
った(図2)ことがわかる。From FIG. 1 and FIG. 2, when the back channel interface was not plasma-treated, the off-current increased with the application of the positive voltage (FIG. 1), but the plasma treatment was performed with Ar plasma. It can be seen that the increase in the off current is no longer observed when it is performed (FIG. 2).
【0025】このように、バックチャネル界面にAr等
の不活性元素を用いたプラズマ処理を施すことにより、
界面準位が形成され、薄膜トランジスタ上の電位に起因
するバンドベンディングを防止することが出来、それに
よって、a−Siのバックチャネル界面付近における電
子の蓄積を防ぎ、オフ時のリーク電流の増加を防ぐこと
ができる。その結果、表示特性の良好な反射型液晶表示
装置及び透過型液晶表示装置を得ることが可能である。As described above, the back channel interface is subjected to the plasma treatment using the inert element such as Ar,
An interface state is formed, and band bending due to the potential on the thin film transistor can be prevented, thereby preventing electrons from accumulating near the back channel interface of a-Si and preventing an increase in leak current at the time of off. be able to. As a result, it is possible to obtain a reflective liquid crystal display device and a transmissive liquid crystal display device having good display characteristics.
【0026】[0026]
【実施の形態】以下、図面を参照して、本発明の実施例
を示し、本発明をより具体的に説明する。 実施例1 図3は、本発明の一実施例に係る液晶表示装置の製造工
程を示す断面図、図4は、その平面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the present invention will be described below with reference to the drawings to explain the present invention more specifically. Example 1 FIG. 3 is a sectional view showing a manufacturing process of a liquid crystal display device according to an example of the present invention, and FIG. 4 is a plan view thereof.
【0027】まず、ガラス基板(図示せず)上にSiO
x膜1を形成し、このSiOx膜上にゲート電極層2を
形成する。(図3(a))。次いで、SiOxやSiN
xの単層又は積層からなる絶縁層、a−Si膜5、及び
n+ a−Si膜6を順次堆積し、n+ a−Si膜6、a
−Si膜5を順次パターニングし、a−Siの島パター
ンを形成する(図3(b))。First, SiO is formed on a glass substrate (not shown).
An x film 1 is formed, and a gate electrode layer 2 is formed on this SiOx film. (FIG. 3 (a)). Next, SiOx and SiN
An x-single-layer or laminated insulating layer, an a-Si film 5, and an n + a-Si film 6 are sequentially deposited to form an n + a-Si film 6, a
The -Si film 5 is sequentially patterned to form an a-Si island pattern (FIG. 3B).
【0028】次に、ゲ−ト絶縁膜をパターニングして、
ゲート電極取り出し用の孔7を形成する(図3
(c))。その後、金属層を堆積し、パターニングし、
信号線電極層8を形成する。なお、このパターニング工
程では、まずレジストパターンを形成して、それをマス
クに金属層をエッチングし、その後、CDE装置等を用
いてn+ a−Si膜6、a−Si膜5を連続的に選択的
にエッチングする。そしてArガスを用いたプラズマ処
理を行う(図3(d))。Next, by patterning the gate insulating film,
A hole 7 for taking out the gate electrode is formed (see FIG. 3).
(C)). Then deposit a metal layer, pattern,
The signal line electrode layer 8 is formed. In this patterning step, first, a resist pattern is formed, the metal layer is etched using the resist pattern as a mask, and then the n + a-Si film 6 and the a-Si film 5 are continuously formed by using a CDE device or the like. Selectively etch. Then, plasma processing using Ar gas is performed (FIG. 3D).
【0029】プラズマ処理は、次のようにして行われ
る。即ち、平行平板型のRIE処理装置を用い、面積6
00cm2 のカソ−ド電極上に試料を載置し、圧力10
Pa、電力100W、処理時間10秒〜10分間の条件
でプラズマ処理を行った。The plasma treatment is performed as follows. That is, using a parallel plate type RIE processing device, an area of 6
The sample was placed on a cathode electrode of 00 cm 2 and the pressure was adjusted to 10
The plasma treatment was performed under the conditions of Pa, power of 100 W, and treatment time of 10 seconds to 10 minutes.
【0030】このプラズマ処理により、a−Si層5の
バックチャネル界面から30nmの以内の領域9に、
0.2原子%のArが含まれることとなった。なお、A
rプラズマの代わりにNe、Kr、Xe等の他の希ガス
を用いることも可能である。By this plasma treatment, the region 9 within 30 nm from the back channel interface of the a-Si layer 5 is formed.
0.2 atomic% of Ar was included. Note that A
It is also possible to use other noble gases such as Ne, Kr, Xe instead of r plasma.
【0031】次いで、SiNx膜を堆積して、パターニ
ングし、バッシベーション層10を形成する(図3
(e))。次に、A1等の金属層を堆積し、パターニン
グして、画素電極層11を形成する(図3(f))。Next, a SiNx film is deposited and patterned to form a passivation layer 10 (FIG. 3).
(E)). Next, a metal layer such as A1 is deposited and patterned to form the pixel electrode layer 11 (FIG. 3 (f)).
【0032】その後、液晶の配向膜となるポリイミド層
を堆積し、アレイ基板が完成する。このアレイ基板を、
ITO層及びカラーフィルター層を有する対向基板と組
み合わせ、これらの基板間に液晶を注入することによ
り、反射型の液晶表示装置が完成する。After that, a polyimide layer serving as a liquid crystal alignment film is deposited to complete the array substrate. This array substrate
A reflection type liquid crystal display device is completed by combining with a counter substrate having an ITO layer and a color filter layer and injecting liquid crystal between these substrates.
【0033】この液晶表示装置について、表示特性を調
べたところ、良好な表示特性を示した。 比較例1 バックチャネル界面にプラズマ処理を行わなかったこと
を除いて、実施例1と同様にして反射型の液晶表示装置
を作成し、表示特性を調べたところ、劣化した表示特性
を示した。When the display characteristics of this liquid crystal display device were examined, good display characteristics were shown. Comparative Example 1 A reflective liquid crystal display device was produced in the same manner as in Example 1 except that the back channel interface was not subjected to plasma treatment, and the display characteristics were examined. As a result, the display characteristics were deteriorated.
【0034】比較例2 バックチャネル界面に水素を含む雰囲気でプラズマ処理
を行なったことを除いて、実施例1と同様にして反射型
の液晶表示装置を作成し、表示特性を調べたところ、劣
化した表示特性を示した。Comparative Example 2 A reflective liquid crystal display device was prepared in the same manner as in Example 1 except that the plasma treatment was performed in an atmosphere containing hydrogen on the back channel interface, and the display characteristics were examined. The display characteristics are shown.
【0035】表示特性が劣化した理由は、プラズマ処理
後の製造プロセスにおける熱処理により、水素が抜けた
結果、本発明の効果が失われたためと考えられる。 実施例2 図5は、本発明の一実施例に係る液晶表示装置の製造工
程を示す断面図、図6は、その平面図である。It is considered that the display characteristics are deteriorated because the effect of the present invention is lost as a result of hydrogen being released by the heat treatment in the manufacturing process after the plasma treatment. Embodiment 2 FIG. 5 is a sectional view showing a manufacturing process of a liquid crystal display device according to an embodiment of the present invention, and FIG. 6 is a plan view thereof.
【0036】まず、ガラス基板(図示せず)上にSiO
x膜1を形成し、このSiOx膜上にゲート電極層2を
形成する。(図5(a))。次いで、SiOxやSiN
xの単層又は積層からなる絶縁層、a−Si膜5、及び
n+ a−Si膜6を順次堆積し、n+ a−Si膜6、a
−Si膜5を順次パターニングし、a−Siの島パター
ンを形成する(図5(b))。First, SiO is formed on a glass substrate (not shown).
An x film 1 is formed, and a gate electrode layer 2 is formed on this SiOx film. (FIG. 5 (a)). Next, SiOx and SiN
An x-single-layer or laminated insulating layer, an a-Si film 5, and an n + a-Si film 6 are sequentially deposited to form an n + a-Si film 6, a
The -Si film 5 is sequentially patterned to form an a-Si island pattern (FIG. 5B).
【0037】次に、ITO膜をスパッタ法等で形成し、
パターニングして、画素電極層11を形成する(図5
(c))。その後、ゲ−ト絶縁膜をパターニングして、
ゲート電極取り出し用の孔を形成する(図5(d))。
更に、金属層を堆積して、パターニングし、信号線電極
層8を形成する。なお、このパターニング工程では、ま
ずレジストパターンを形成して、それをマスクに金属層
をエッチングし、その後CDE装置等を用いてn+ a−
Si膜6、a−Si膜5を連続的にエッチングする。そ
して、実施例1と同様にして、Arガスを用いたプラズ
マ処理を行う。この処理によりa−Si層5のバックチ
ャネル界面から30nmの領域9に0.2原子%のAr
が含まれる。Next, an ITO film is formed by a sputtering method or the like,
The pixel electrode layer 11 is formed by patterning (see FIG. 5).
(C)). After that, the gate insulating film is patterned,
A hole for taking out the gate electrode is formed (FIG. 5D).
Further, a metal layer is deposited and patterned to form the signal line electrode layer 8. In this patterning step, first, a resist pattern is formed, the metal layer is etched using the resist pattern as a mask, and then n + a − is formed by using a CDE device or the like.
The Si film 6 and the a-Si film 5 are continuously etched. Then, in the same manner as in Example 1, plasma processing using Ar gas is performed. By this treatment, 0.2 atomic% of Ar was introduced into the region 9 of 30 nm from the back channel interface of the a-Si layer 5.
Is included.
【0038】この後、液晶の配向膜となるポリイミド層
を堆積し、アレイ基板が完成する。このアレイ基板を、
ITO層及びカラーフィルター層を有する対向基板と組
み合わせ、その間に液晶を注入することにより液晶表示
装置が完成する。この液晶表示装置について、表示特性
を調べたところ、良好な表示特性を示した。After that, a polyimide layer to be an alignment film of liquid crystal is deposited to complete the array substrate. This array substrate
A liquid crystal display device is completed by combining with an opposite substrate having an ITO layer and a color filter layer, and injecting liquid crystal between them. When the display characteristics of this liquid crystal display device were examined, good display characteristics were shown.
【0039】[0039]
【発明の効果】以上説明したように、本発明によれば、
a−Siからなる活性層のバックチャネル部分にAr等
の不活性元素のプラズマ処理を行うことにより、薄膜ト
ランジスタ上の電極や電荷の電位の影響によるオフリー
ク電流の増加を抑制することができ、その結果、表示特
性の良好な液晶表示装置を得ることが可能である。As described above, according to the present invention,
By performing a plasma treatment of an inert element such as Ar on the back channel portion of the active layer made of a-Si, it is possible to suppress an increase in off-leakage current due to the influence of the potential on the electrodes and charges on the thin film transistor. It is possible to obtain a liquid crystal display device having excellent display characteristics.
【0040】[0040]
【0041】[0041]
【図1】従来の液晶表示装置の薄膜トランジスタの上部
の電位の影響によるオフ電流の増加を示す特性図。FIG. 1 is a characteristic diagram showing an increase in off-current due to an influence of a potential above a thin film transistor of a conventional liquid crystal display device.
【0042】[0042]
【図2】本発明の液晶表示装置の薄膜トランジスタの上
部の電位の影響によるオフ電流の減少を示す特性図。FIG. 2 is a characteristic diagram showing a decrease in off-current due to an influence of a potential above a thin film transistor of a liquid crystal display device of the present invention.
【0043】[0043]
【図3】本発明の第1の実施例に係る液晶表示装置の製
造工程を示す断面図。FIG. 3 is a sectional view showing a manufacturing process of the liquid crystal display device according to the first embodiment of the present invention.
【0044】[0044]
【図4】本発明の第1の実施例に係る液晶表示装置の平
面図。FIG. 4 is a plan view of the liquid crystal display device according to the first embodiment of the present invention.
【0045】[0045]
【図5】本発明の第2の実施例に係る液晶表示装置の製
造工程を示す断面図。FIG. 5 is a cross-sectional view showing the manufacturing process of the liquid crystal display device according to the second embodiment of the present invention.
【0046】[0046]
【図6】本発明の第2の実施例に係る液晶表示装置の平
面図。FIG. 6 is a plan view of a liquid crystal display device according to a second embodiment of the present invention.
【0047】[0047]
1…アンダーコートSiOx層 2…ゲート電極層 3…ゲート絶縁膜 5…a−Si層 6…n+ a−Si層 7…信号線電極層 8…パッシベーションSiNx層 9…画素電極層DESCRIPTION OF SYMBOLS 1 ... Undercoat SiOx layer 2 ... Gate electrode layer 3 ... Gate insulating film 5 ... a-Si layer 6 ... n + a-Si layer 7 ... Signal line electrode layer 8 ... Passivation SiNx layer 9 ... Pixel electrode layer
Claims (2)
たゲ−ト電極と、このゲ−ト電極上に絶縁膜を間に介し
て形成されたアモルファスシリコンからなる活性層とを
有する薄膜トランジスタを具備し、前記活性層の、前記
ゲート電極と反対側の面から50nm以内の範囲の領域
に、0.1原子%以上の第0族元素が含有され、それ以
外の領域には、第0族元素は含有されないか、又は0.
1原子%未満しか含有されていないことを特徴とする液
晶表示装置。1. A thin film transistor having an insulating substrate, a gate electrode formed on the insulating substrate, and an active layer made of amorphous silicon formed on the gate electrode with an insulating film interposed therebetween. 0.1 atomic% or more of a Group 0 element is contained in a region within 50 nm of the surface of the active layer opposite to the gate electrode, and the other region contains a Group 0 element. Group element is not contained or 0.
A liquid crystal display device characterized by containing less than 1 atomic%.
の面から50nm以内の範囲の領域に、0.1原子%〜
1.0原子%のアルゴンが含有されることを特徴とする
請求項1に記載の液晶表示装置。2. The region of the active layer, which is within 50 nm from the surface opposite to the gate electrode, is 0.1 atomic% to
The liquid crystal display device according to claim 1, wherein the liquid crystal display device contains 1.0 atomic% of argon.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25373795A JPH0996836A (en) | 1995-09-29 | 1995-09-29 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25373795A JPH0996836A (en) | 1995-09-29 | 1995-09-29 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0996836A true JPH0996836A (en) | 1997-04-08 |
Family
ID=17255445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25373795A Pending JPH0996836A (en) | 1995-09-29 | 1995-09-29 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0996836A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7145176B2 (en) | 2001-04-05 | 2006-12-05 | Hitachi, Ltd. | Active matrix display device |
WO2011068032A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8999751B2 (en) | 2009-10-09 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for making oxide semiconductor device |
CN108987279A (en) * | 2018-07-16 | 2018-12-11 | 惠科股份有限公司 | Method for manufacturing thin film transistor |
-
1995
- 1995-09-29 JP JP25373795A patent/JPH0996836A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7145176B2 (en) | 2001-04-05 | 2006-12-05 | Hitachi, Ltd. | Active matrix display device |
US8999751B2 (en) | 2009-10-09 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for making oxide semiconductor device |
US9006728B2 (en) | 2009-10-09 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor transistor |
US9349791B2 (en) | 2009-10-09 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor channel |
US9941413B2 (en) | 2009-10-09 | 2018-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having different types of thin film transistors |
WO2011068032A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9070596B2 (en) | 2009-12-04 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9411208B2 (en) | 2009-12-04 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
CN108987279A (en) * | 2018-07-16 | 2018-12-11 | 惠科股份有限公司 | Method for manufacturing thin film transistor |
CN108987279B (en) * | 2018-07-16 | 2021-06-18 | 惠科股份有限公司 | Method for manufacturing thin film transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3202362B2 (en) | Method for manufacturing semiconductor device | |
US6537890B2 (en) | Poly-silicon thin film transistor having back bias effects and fabrication method thereof | |
JP2000002892A (en) | Liquid crystal display device, matrix array substrate, and manufacture thereof | |
TW200810129A (en) | Active matrix TFT array substrate and method of manufacturing the same | |
US20020171084A1 (en) | Thin film transistor and method of fabricating the same | |
JPH0618215B2 (en) | Method of manufacturing thin film transistor | |
US20020048867A1 (en) | Process for forming thin film transistor | |
US6514804B1 (en) | Thin-film transistor and fabrication method thereof | |
JP3352191B2 (en) | Method for manufacturing thin film transistor | |
JPH0566747B2 (en) | ||
JPH0996836A (en) | Liquid crystal display device | |
JPH05304171A (en) | Thin-film transistor | |
JP3416472B2 (en) | Semiconductor element | |
JPH04349637A (en) | Manufacture of amorphous silicon thin film transistor array substrate | |
JPH10173195A (en) | Thin film transistor and its manufacturing method | |
JPH118396A (en) | Manufacture of thin-film transistor and thin-film transistor | |
JP3489217B2 (en) | Method for manufacturing thin film transistor | |
KR20020002655A (en) | Method of manufacturing tft-lcd | |
KR100370451B1 (en) | Method for manufacturing amorphous silicon thin film transistor and liquid crystal display using simple process | |
KR950003942B1 (en) | Method of manufacturing thin film transistor for lcd | |
JP2003303973A (en) | Thin film transistor array substrate and liquid crystal display employing the same | |
KR100422808B1 (en) | Fabrication Method For TFT With Very Thin Active Layer | |
JPH03116778A (en) | Manufacture of active matrix substrate and manufacture of display device | |
KR20020055787A (en) | Array Panel used for a Liquid Crystal Display and method for fabricating the same | |
JPH08321621A (en) | Thin film transistor |