[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0996651A - Amplification circuit - Google Patents

Amplification circuit

Info

Publication number
JPH0996651A
JPH0996651A JP25435195A JP25435195A JPH0996651A JP H0996651 A JPH0996651 A JP H0996651A JP 25435195 A JP25435195 A JP 25435195A JP 25435195 A JP25435195 A JP 25435195A JP H0996651 A JPH0996651 A JP H0996651A
Authority
JP
Japan
Prior art keywords
voltage
comparator
signal
sensor
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25435195A
Other languages
Japanese (ja)
Inventor
Masahide Nakatani
正秀 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP25435195A priority Critical patent/JPH0996651A/en
Publication of JPH0996651A publication Critical patent/JPH0996651A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

PROBLEM TO BE SOLVED: To detect output signal of a sensor with high resolution by comparing the output signal of the sensor with a reference signal by a comparator and by switching the reference signal in accordance with output of the comparator by a reference signal selector. SOLUTION: A comparator 2 receives output voltage Vsen of a sensor and reference voltage Vref as inputs, amplifies the difference between the voltages Vref and Vsen and outputs an output voltage Vad. Voltages in four stages are prepared for the voltage Vref of a reference voltage selector 3 and one of them is outputted selectively in accordance with a signal from an arithmetic means 4. Switching the voltage Vref from a lower voltage over to a higher one, the means 4 reads the voltage Vad, selects the voltage Vref so that the voltage Vad be a recognizable value and determines the voltage Vsen by computation from the voltages Vref and Vad at that time. According to this constitution, the output voltage Vsen of the sensor can be detected with high resolution by a simple construction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本願発明は、様々なセンサの出力
信号を増幅するための増幅回路に関するものであり、例
えば、複写機やプリンタ等に用いられる転写紙の水分検
出センサの出力信号を増幅するための増幅回路等に利用
することができる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit for amplifying output signals of various sensors. For example, it amplifies output signals of a moisture detection sensor for transfer paper used in copying machines, printers and the like. It can be used for an amplifier circuit for

【0002】[0002]

【従来の技術】従来よりセンサのアナログ出力信号を演
算装置のアナログデジタル変換器(以下A/D変換器と
標記する)で読み込み、センサの検出値を認識する技術
が知られている。A/D変換器は一般にビット数に比例
して読み込む信号の分解能(ビットあたりの読み込み電
圧)も高くなる。
2. Description of the Related Art Conventionally, there is known a technique of recognizing a detection value of a sensor by reading an analog output signal of the sensor with an analog-digital converter (hereinafter referred to as an A / D converter) of an arithmetic unit. In the A / D converter, the resolution of a signal to be read (read voltage per bit) is generally high in proportion to the number of bits.

【0003】[0003]

【発明が解決しようとする課題】かかる従来技術におい
ては、センサでの検出対象の変化に対するセンサの出力
信号の変化が少ない場合は、分解能の高いA/D変換器
が必要となるが、分解能の高いA/D変換器はその分構
成も複雑になるのみならず、価格も指数的に高くなる。
一方で、ここのような不具合を是正すべく、センサの出
力信号を増幅してA/D変換器の1ビット当たりの電圧
を高くすることが行われるが、この場合にはA/D変換
器に入力される電圧がA/D変換器の入力電圧範囲とな
るように、個々に調整することが必要となり、この作業
が極めて煩雑なものとなる。
In the prior art, an A / D converter with high resolution is required when the change in the output signal of the sensor with respect to the change in the object to be detected by the sensor is small. A high A / D converter not only complicates the structure, but also increases the price exponentially.
On the other hand, in order to correct such a problem as described above, the output signal of the sensor is amplified to increase the voltage per bit of the A / D converter. In this case, the A / D converter is used. Since it is necessary to individually adjust the voltage input to the input voltage range of the A / D converter, this operation becomes extremely complicated.

【0004】本願発明は、このような従来技術の問題点
を解決するものであり、特殊なA/D変換器を用いるこ
となく、簡単な構成によりしかも廉価に、センサの出力
信号を高い分解能で検出できる増幅回路を得ること目的
とするものである。
The present invention solves the problems of the prior art as described above, and without using a special A / D converter, has a simple structure and at a low cost, with a high resolution of the output signal of the sensor. The purpose is to obtain a detectable amplification circuit.

【0005】[0005]

【課題を解決するための手段】本願発明はかかる目的を
達成するために、センサの出力信号を増幅して出力する
ための増幅回路において、センサの出力信号と基準信号
を比較する比較器と、前記比較器に供給する基準信号を
切り換える基準信号選択器とを有し、前記基準信号選択
器は前記比較器の出力信号に応じて前記基準信号を切り
換えるようにした。
In order to achieve such an object, the present invention provides an amplifier circuit for amplifying and outputting an output signal of a sensor, and a comparator for comparing the output signal of the sensor with a reference signal, A reference signal selector for switching the reference signal supplied to the comparator, and the reference signal selector switches the reference signal according to the output signal of the comparator.

【0006】また、センサの出力信号を増幅して出力す
るための増幅回路において、センサの出力信号と基準信
号を比較する比較器と、前記比較器に供給する基準信号
を切り換える基準信号選択器と、前記比較器のゲインを
設定するゲイン設定手段とを有し、前記基準信号選択器
で切り換えるステップを前記比較器のゲインよりも大き
くした。
Further, in an amplifier circuit for amplifying and outputting the output signal of the sensor, a comparator for comparing the output signal of the sensor with a reference signal, and a reference signal selector for switching the reference signal supplied to the comparator. And a gain setting means for setting the gain of the comparator, and the step of switching by the reference signal selector is made larger than the gain of the comparator.

【0007】さらに受光素子の出力電流を電圧に変換す
る電流電圧変換器と、基準電圧を発生する基準電圧選択
器と、前記電流電圧変換器の出力電圧と基準電圧を比較
する比較器と、アナログ信号で与えられる前記比較器の
出力信号をデジタル信号に変換するアナログデジタル変
換器とを有し、前記基準電圧選択器は前記比較器の出力
信号が前記アナログデジタル変換器で認識しうる値とな
るごとく基準電圧を切り換えるとともに、前記比較器の
出力信号に前記基準電圧を加算することによって前記受
光素子の検出信号の大きさを検出するようにした。
Further, a current-voltage converter for converting the output current of the light-receiving element into a voltage, a reference voltage selector for generating a reference voltage, a comparator for comparing the output voltage of the current-voltage converter with the reference voltage, and an analog An analog-digital converter that converts the output signal of the comparator given as a signal into a digital signal, and the reference voltage selector makes the output signal of the comparator a value that can be recognized by the analog-digital converter. As described above, the reference voltage is switched and the magnitude of the detection signal of the light receiving element is detected by adding the reference voltage to the output signal of the comparator.

【0008】[0008]

【実施例】以下、本願発明を実施例に基づいて詳細に説
明する。図1は、本願発明が適用される増幅回路の概要
構成図である。
EXAMPLES The present invention will be described in detail below based on examples. FIG. 1 is a schematic configuration diagram of an amplifier circuit to which the present invention is applied.

【0009】図1において、比較2の入力端にはセンサ
の出力信号Vsenと基準信号Vrefが入力される。
尚、本実施例では、センサの出力信号も基準信号も電圧
として与えられる。従って、以下の説明において、基準
信号を基準電圧とよみ換える場合があるが、これは実質
的に同一内容を示すものである。比較器2は、周知の非
反転増幅器として構成され、基準電圧Vrefとセンサ
出力信号Vsenの差分を増幅し、信号Vadを出力す
る。この比較器の出力信号であるVadは、演算手段4
であるワンチップマイクロコンピュ−タに内蔵するA/
D変換器の入力となる。
In FIG. 1, the output signal Vsen of the sensor and the reference signal Vref are input to the input terminal of the comparison 2.
In this embodiment, both the output signal of the sensor and the reference signal are given as voltage. Therefore, in the following description, the reference signal may be referred to as the reference voltage, which has substantially the same contents. The comparator 2 is configured as a well-known non-inverting amplifier, amplifies the difference between the reference voltage Vref and the sensor output signal Vsen, and outputs the signal Vad. The output signal Vad of this comparator is calculated by the calculating means 4
A / built in the one-chip microcomputer
It becomes the input of the D converter.

【0010】比較器の増幅度(以下、ゲインという。)
Gは4倍設定してある。また、本実施例においては、基
準電圧選択器3から出力される基準電圧Vrefは、4
段階の電圧として用意されている。この点を示すのが図
2である。図2から明らかなように、具体的には0
(V)、1.25(V)、2.5(V)、3.75
(V)の4つの電圧が基準電圧として用意されている。
基準電圧選択器は、演算手段のポ−トP1からの2ビッ
トの出力を受け、即ち00、01、10、11という4
つの状態を取りうる信号を受け、これにより、前記4つ
の基準電圧のうちから1つを選択し出力する。
Amplification degree of the comparator (hereinafter referred to as gain)
G is set to 4 times. Further, in this embodiment, the reference voltage Vref output from the reference voltage selector 3 is 4
It is prepared as a step voltage. FIG. 2 shows this point. As is clear from FIG. 2, specifically, 0
(V), 1.25 (V), 2.5 (V), 3.75
Four voltages of (V) are prepared as reference voltages.
The reference voltage selector receives the 2-bit output from the port P1 of the arithmetic means, that is, 4 of 00, 01, 10, 11.
One of the four reference voltages is selected and output according to a signal that can take one of four states.

【0011】基準電圧選択器3の回路図を図3に示す。
これから明らかなように、基準電圧選択器3は、オペア
ンプを用いた一般的な加算回路として構成され、前述し
たように演算手段のP1ポ−トからの2ビット信号を入
力として与えられ、その信号の状態に応じて、4つの基
準電圧から1つを選択して出力する。
A circuit diagram of the reference voltage selector 3 is shown in FIG.
As is apparent from the above, the reference voltage selector 3 is configured as a general adder circuit using an operational amplifier, and is supplied with the 2-bit signal from the P1 port of the arithmetic means as an input, as described above. One of the four reference voltages is selected and output according to the state of.

【0012】演算手段に内蔵されたA/D変換器は8ビ
ットであり、比較器2の出力信号Vadを2の8乗、即
ち256の電圧ステップに変換して読み込んでいる。A
/D変換器の入力電圧範囲は、比較器の出力範囲と同じ
電圧(0(V)から5(V))に設定されており、A/
D変換器の1ビットあたりの出力信号Vadは約0.0
195(V)になる。また、本実施例においては、前述
のごとく比較器2のゲインを4倍に設定しているので、
A/D変換器でのセンサ出力信号Vsenの分解能は約
0.0048(V)/1ビットになる。しかして、セン
サ出力信号Vsenの分解能はゲインG=1のときの4
倍に向上する。しかし、A/D変換器で認識できるセン
サ出力信号Vsenの電圧範囲はゲインG=1のときの
1/4である1.25(V)(0から1.25(V))
になる。
The A / D converter built in the arithmetic means has 8 bits and converts the output signal Vad of the comparator 2 into the power of 2 or 256 voltage steps and reads it. A
The input voltage range of the / D converter is set to the same voltage as the output range of the comparator (0 (V) to 5 (V)), and A /
The output signal Vad per bit of the D converter is about 0.0
It becomes 195 (V). Further, in the present embodiment, since the gain of the comparator 2 is set to 4 times as described above,
The resolution of the sensor output signal Vsen in the A / D converter is about 0.0048 (V) / 1 bit. Therefore, the resolution of the sensor output signal Vsen is 4 when the gain G = 1.
To double. However, the voltage range of the sensor output signal Vsen that can be recognized by the A / D converter is ¼ (V) which is ¼ when the gain G = 1 (0 to 1.25 (V)).
become.

【0013】このように、一般には分解能が向上する反
面、読み込み範囲(検出範囲)が狭くなってしまうが、
本実施例では、図4に示すように、基準電圧Vrefを
比較器のゲインと同じ4段階に切り換えることにより、
ゲインG=1のときと同じ読み込み範囲(検出範囲)を
達成するよう構成されている。例えば基準電圧Vref
が0(V)のときは、センサ出力信号Vsenが0から
1.25(V)までの範囲をA/D変換器で認識するこ
とができる。また、基準電圧番号3が選択されたときに
は、基準電圧Vrefが2.5(V)となり、2.5か
ら3.75(V)までの範囲のセンサ出力信号Vsen
をA/D変換器で認識することができる。
Thus, although the resolution is generally improved, the reading range (detection range) is narrowed,
In this embodiment, as shown in FIG. 4, the reference voltage Vref is switched to the same four stages as the gain of the comparator,
It is configured to achieve the same reading range (detection range) as when the gain G = 1. For example, the reference voltage Vref
Is 0 (V), the range of the sensor output signal Vsen from 0 to 1.25 (V) can be recognized by the A / D converter. Further, when the reference voltage number 3 is selected, the reference voltage Vref becomes 2.5 (V), and the sensor output signal Vsen in the range from 2.5 to 3.75 (V).
Can be recognized by the A / D converter.

【0014】演算手段4での比較器の出力信号であるV
adの読み込み動作図5のフロ−チャ−トに示す。ここ
では、基準電圧を低い電圧から高い電圧へ切替ながら、
A/D変換器でセンサ出力信号Vadを読み込み、読み
込んだVadが認識できる値(5(V)以下)となるよ
うに、基準電圧を選択している。Vadが認識できる範
囲となったらその時のVadと基準電圧からセンサ出力
信号の値を演算で求める。
V which is the output signal of the comparator in the calculating means 4
Read operation of ad is shown in the flowchart of FIG. Here, while switching the reference voltage from low voltage to high voltage,
The sensor output signal Vad is read by the A / D converter, and the reference voltage is selected so that the read Vad has a recognizable value (5 (V) or less). When Vad is within the recognizable range, the value of the sensor output signal is calculated from Vad and the reference voltage at that time.

【0015】このように、A/D変換器での読み込みデ
−タを基準電圧Vrefのバイアス分で補正することに
より、比較器のゲイン倍の電圧ステップ(1024ステ
ップ=256*4)のA/D変換器と同様の分解能でセ
ンサ出力信号を検出できる構成としている。即ち、本実
施例では、基準電圧Vrefをゲインと同じ段階に等分
割し、基準電圧をセンサ出力信号Vsenに応じ切替る
ことにより、ビットの少ないA/D変換器を用いても高
い分解能で広い範囲のセンサ出力信号検出している。
In this way, by correcting the read data in the A / D converter by the bias amount of the reference voltage Vref, A / of the voltage step (1024 steps = 256 * 4) of the gain times of the comparator. The sensor output signal can be detected with the same resolution as that of the D converter. That is, in the present embodiment, the reference voltage Vref is equally divided into the same steps as the gain, and the reference voltage is switched according to the sensor output signal Vsen, so that even if an A / D converter with few bits is used, the resolution is wide and high. The sensor output signal in the range is detected.

【0016】次に、他の実施例について図6から図8を
用いて説明する。前述の実施例との主な相違点を述べれ
ば、基準電圧選択器の切替ステップを比較器のゲインよ
りも大きくした点にある。これにより、基準電圧を生成
する回路の構成が簡単になり、さらに廉価な増幅回路を
得ることができる。
Next, another embodiment will be described with reference to FIGS. 6 to 8. The main difference from the above-described embodiment is that the switching step of the reference voltage selector is made larger than the gain of the comparator. This simplifies the configuration of the circuit that generates the reference voltage, and makes it possible to obtain a more inexpensive amplifier circuit.

【0017】本実施例においては、センサとして光セン
サを使用した場合について説明している。6図中、PD
と標記された受光素子としてのフォトダイオ−ドは、図
示しない発光素子からの光を感受する。受光素子PDが
出力する出力信号は電流として表れ、これをオペアンプ
OP1で電圧に変換し、センサ出力信号Vsenとして
おり、これが比較器を形成するオペアンプOP2の一方
の入力に接続されている。オペアンプOP2は前述の実
施例と同じく非反転増幅器を構成する。オペアンプOP
2の他方の入力には、基準電圧Vrefが入力されてい
る。
In this embodiment, the case where an optical sensor is used as the sensor has been described. PD in 6 figures
The photo diode as a light receiving element labeled as "" receives light from a light emitting element (not shown). The output signal output from the light receiving element PD appears as a current, which is converted into a voltage by the operational amplifier OP1 to form a sensor output signal Vsen, which is connected to one input of the operational amplifier OP2 forming a comparator. The operational amplifier OP2 constitutes a non-inverting amplifier as in the above-mentioned embodiment. Operational amplifier OP
The reference voltage Vref is input to the other input of 2.

【0018】この基準電圧Vrefは演算手段であるマ
イクロコンピュ−タ(CPU)に内蔵されているデジタ
ルアナログ変換器(以下、D/A変換器として標記す
る。)このような回路構成により、比較器OP2は基準
電圧Vrefとセンサ出力信号Vsenとの差分を4倍
に増幅しVadとして出力する。本実施例においては、
基準電圧Vrefは図7に示すように比較器のゲインの
2倍の8段階に切替られる。各基準電圧Vrefでの比
較器の出力電圧Vadは図8のハッチング部のようにオ
−バ−ラップするようになる。これにより基準電圧Vr
efの各ステップを等間隔に設定しなくとも、センサ出
力信号Vsenの全範囲(0から5(V))を読み込む
ことができる。
This reference voltage Vref is a digital-analog converter (hereinafter referred to as a D / A converter) built in a microcomputer (CPU) which is an arithmetic means. With such a circuit configuration, a comparator is provided. OP2 amplifies the difference between the reference voltage Vref and the sensor output signal Vsen four times and outputs it as Vad. In this embodiment,
The reference voltage Vref is switched to eight stages which is twice the gain of the comparator as shown in FIG. The output voltage Vad of the comparator at each reference voltage Vref overlaps like the hatched portion in FIG. As a result, the reference voltage Vr
The entire range (0 to 5 (V)) of the sensor output signal Vsen can be read without setting the steps of ef at equal intervals.

【0019】前述の実施例によれば、基準電圧Vref
の各ステップを等間隔にするため、各ステップの電圧の
微調整のための又は比較的高価な部品が必要であった
が、この実施例では各ステップをオ−バ−ラップさせる
ことにより、基準電圧を生成する回路がさらに簡単なも
のとなる。尚、先の実施例において図5を用いて説明し
たと同様に、演算手段での信号Vadの読み込みは、基
準電圧Vrefを低い電圧から高い電圧へ切替ながらA
/D変換器にて読み込んでいる。
According to the above embodiment, the reference voltage Vref
In order to make each step evenly spaced, it was necessary to finely adjust the voltage of each step or a relatively expensive component, but in this embodiment, by overlapping each step, The circuit for generating the voltage becomes simpler. In the same manner as described with reference to FIG. 5 in the previous embodiment, the signal Vad is read by the arithmetic means while switching the reference voltage Vref from a low voltage to a high voltage.
Reading with the / D converter.

【0020】[0020]

【発明の効果】以上説明したように本願請求項1乃至3
記載の発明によれば、簡単な構成によりしかも廉価に、
センサの出力信号を高い分解能で検出できる増幅回路を
得ることができる。
As described above, claims 1 to 3 of the present application
According to the invention described, a simple structure and at a low price,
It is possible to obtain an amplifier circuit that can detect the output signal of the sensor with high resolution.

【0021】[0021]

【図面の簡単な説明】[Brief description of drawings]

図1は、本願発明の概要を示すブロック図である。図2
は、第1の実施例における基準電圧を示す表である。図
3は、第1の実施例の基準電圧選択器の回路構成図であ
る。図4は、第1の実施例におけるVsenとVadの
関係を示すグラフである。図5は、基準電圧の選択動作
を示すフロ−チャ−トである。図6は、本願発明にかか
る第2の実施例の回路構成図である。図7は、第2の実
施例における基準電圧を示す表である。図8は、第2の
実施例におけるVsenとVadの関係を示すグラフで
ある。
FIG. 1 is a block diagram showing an outline of the present invention. FIG.
4 is a table showing reference voltages in the first embodiment. FIG. 3 is a circuit configuration diagram of the reference voltage selector of the first embodiment. FIG. 4 is a graph showing the relationship between Vsen and Vad in the first embodiment. FIG. 5 is a flow chart showing the operation of selecting the reference voltage. FIG. 6 is a circuit configuration diagram of the second embodiment according to the present invention. FIG. 7 is a table showing reference voltages in the second embodiment. FIG. 8 is a graph showing the relationship between Vsen and Vad in the second embodiment.

【0022】[0022]

【符号の説明】[Explanation of symbols]

1 センサ 2 比較器 3 基準電圧選択器 4 演算手段 1 sensor 2 comparator 3 reference voltage selector 4 computing means

【手続補正書】[Procedure amendment]

【提出日】平成8年1月24日[Submission date] January 24, 1996

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Correction target item name] Name of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の名称】 増幅回路[Title of Invention] Amplifier circuit

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図面の簡単な説明】[Brief description of drawings]

【図1】本願発明の概要を示すブロック図である。FIG. 1 is a block diagram showing an outline of the present invention.

【図2】第1の実施例における基準電圧を示す図表であ
る。
FIG. 2 is a chart showing reference voltages in the first embodiment.

【図3】第1の実施例の基準電圧選択器の回路構成図で
ある。
FIG. 3 is a circuit configuration diagram of a reference voltage selector of the first embodiment.

【図4】第1の実施例におけるVsenとVadの関係
を示すグラフである。
FIG. 4 is a graph showing the relationship between Vsen and Vad in the first embodiment.

【図5】基準電圧の選択動作を示すフローチャートであ
る。
FIG. 5 is a flowchart showing a reference voltage selecting operation.

【図6】本願発明にかかる第2の実施例の回路構成図で
ある。
FIG. 6 is a circuit configuration diagram of a second embodiment according to the present invention.

【図7】第2の実施例における基準電圧を示す図表であ
る。
FIG. 7 is a table showing reference voltages in the second embodiment.

【図8】第2の実施例におけるVsenとVadの関係
を示すグラフである。
FIG. 8 is a graph showing the relationship between Vsen and Vad in the second embodiment.

【符号の説明】 1 センサ 2 比較器 3 基準電圧選択器 4 演算手段[Explanation of reference numerals] 1 sensor 2 comparator 3 reference voltage selector 4 computing means

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 センサの出力信号を増幅して出力するた
めの増幅回路において、センサの出力信号と基準信号を
比較する比較器と、前記比較器に供給する基準信号を切
り換える基準信号選択器とを有し、前記基準信号選択器
は前記比較器の出力信号に応じて前記基準信号を切り換
えることを特徴とする増幅回路。
1. An amplifier circuit for amplifying and outputting an output signal of a sensor, comprising: a comparator for comparing the output signal of the sensor with a reference signal; and a reference signal selector for switching a reference signal supplied to the comparator. And an amplifier circuit, wherein the reference signal selector switches the reference signal according to an output signal of the comparator.
【請求項2】 センサの出力信号を増幅して出力するた
めの増幅回路において、センサの出力信号と基準信号を
比較する比較器と、前記比較器に供給する基準信号を切
り換える基準信号選択器と、前記比較器のゲインを設定
するゲイン設定手段とを有し、前記基準信号選択器で切
り換えるステップを前記比較器のゲインよりも大きくし
たことを特徴とする増幅回路。
2. An amplifier circuit for amplifying and outputting an output signal of a sensor, comprising: a comparator for comparing the output signal of the sensor with a reference signal; and a reference signal selector for switching a reference signal supplied to the comparator. An amplifier circuit comprising: gain setting means for setting the gain of the comparator, wherein the step of switching by the reference signal selector is made larger than the gain of the comparator.
【請求項3】 受光素子の出力電流を電圧に変換する電
流電圧変換器と、基準電圧を発生する基準電圧選択器
と、前記電流電圧変換器の出力電圧と基準電圧を比較す
る比較器と、アナログ信号で与えられる前記比較器の出
力信号をデジタル信号に変換するアナログデジタル変換
器とを有し、前記基準電圧選択器は前記比較器の出力信
号が前記アナログデジタル変換器で認識しうる値となる
ごとく基準電圧を切り換えるとともに、前記比較器の出
力信号に前記基準電圧を加算することによって前記受光
素子の検出信号の大きさを検出することを特徴とする増
幅回路。
3. A current-voltage converter for converting the output current of the light-receiving element into a voltage, a reference voltage selector for generating a reference voltage, and a comparator for comparing the output voltage of the current-voltage converter with the reference voltage. And an analog-digital converter for converting the output signal of the comparator given as an analog signal into a digital signal, and the reference voltage selector has a value that the output signal of the comparator can be recognized by the analog-digital converter. An amplifier circuit, wherein the reference voltage is switched as much as possible, and the magnitude of the detection signal of the light receiving element is detected by adding the reference voltage to the output signal of the comparator.
JP25435195A 1995-09-29 1995-09-29 Amplification circuit Pending JPH0996651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25435195A JPH0996651A (en) 1995-09-29 1995-09-29 Amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25435195A JPH0996651A (en) 1995-09-29 1995-09-29 Amplification circuit

Publications (1)

Publication Number Publication Date
JPH0996651A true JPH0996651A (en) 1997-04-08

Family

ID=17263792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25435195A Pending JPH0996651A (en) 1995-09-29 1995-09-29 Amplification circuit

Country Status (1)

Country Link
JP (1) JPH0996651A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006194706A (en) * 2005-01-13 2006-07-27 Shimadzu Corp Temperature control device in analyzer
JP2008011001A (en) * 2006-06-28 2008-01-17 Nec Electronics Corp Current/voltage conversion circuit and conversion method
JP2019012888A (en) * 2017-06-29 2019-01-24 アズビル株式会社 Photoelectric switch
KR20200122879A (en) * 2019-04-19 2020-10-28 한화시스템 주식회사 Optical detecting apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006194706A (en) * 2005-01-13 2006-07-27 Shimadzu Corp Temperature control device in analyzer
JP2008011001A (en) * 2006-06-28 2008-01-17 Nec Electronics Corp Current/voltage conversion circuit and conversion method
JP2019012888A (en) * 2017-06-29 2019-01-24 アズビル株式会社 Photoelectric switch
KR20200122879A (en) * 2019-04-19 2020-10-28 한화시스템 주식회사 Optical detecting apparatus

Similar Documents

Publication Publication Date Title
US4999628A (en) Analog-to-digital converting unit with broad dynamic range
US7912380B2 (en) Optical receiver
US4745488A (en) Image reader
JP3329680B2 (en) Light sensor
JP2694367B2 (en) Sensor device and method of processing sensor signal thereof
JPH0996651A (en) Amplification circuit
JPH1065973A (en) Solid-state imaging device
US4660075A (en) Color information detecting device
JP2000214029A (en) Pressure sensor circuit
JPH02230869A (en) Gain control circuit
JP3352006B2 (en) Sensor temperature compensation circuit
JP3404984B2 (en) Optical output monitor circuit
US11085953B2 (en) Half-bridge differential sensor
JP2674110B2 (en) Temperature compensation circuit for avalanche photodiode bias circuit
US20040109070A1 (en) Image signal processing system
JP3115358B2 (en) Pressure control device
JPH11136114A (en) Photoelectric switch
JPS6010978A (en) Amplifier circuit for solid-state image pickup element
JP2556923Y2 (en) Auto-zero circuit using ROM
JPH0690046A (en) Optical monitor circuit
JPH09148930A (en) Offset voltage correction circuit for operational amplifier
JP2004320553A (en) Compensating circuit
JPH0242832A (en) Optical receiving circuit
JPH01309417A (en) Pre-stage circuit for ad converter
JPS60123967A (en) Analog multiplier circuit