JPH0964716A - インターフェース回路 - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路の入出力バッファとして機能
するインターフェース回路において、入出力の切り替え
時の信号伝搬の安定化をはかる。 【解決手段】 入力バッファ部と出力バッファ部とを直
列に接続し、その接続点に外部とのインターフェース用
の端子をもうけた双方向バッファ回路において、入力バ
ッファ部と出力バッファ部に並列に内部バッファ回路を
設けるとともに、入力バッファ部の出力側に、電位保持
手段を設けた。また、入力バッファ部と出力バッファ部
の駆動能力に差を持たせた。 【効果】 入出力の切り替え時における信号の浮遊状態
を防ぐ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体集積回路に
関し、特に内部回路と外部とのインターフェースを行な
うインターフェース回路に関するものであり、マスタス
ライス半導体集積回路等に用いて有用なものである。

【０００２】

【従来の技術】まず、マスタスライス半導体集積回路に
設けられる、外部とのインターフェース回路について述
べる。マスタスライス半導体集積回路のインターフェー
ス回路は、外部からの信号を受けて集積回路内部へと信
号を伝える入力バッファと、内部回路の信号を受けて外
部へ出力するとともに、内部回路へ戻す出力バッファ、
さらには入力バッファと出力バッファの双方の機能を備
えた双方向バッファに大別される。

【０００３】これらのインターフェース回路は単に信号
の伝達のみでなく、半導体集積回路の内部回路の誤動作
を引き起こす原因となるノイズ等を防ぎ、さらに、半導
体集積回路の内部回路破壊の原因となるサージ等から内
部回路を保護する役割を担っている。

【０００４】次に双方向バッファについて述べる。図１
３は従来の外部とのインターフェース回路の１つである
双方向バッファの構成を表す回路図の一例である。図に
おいて、１は出力バッファ部、２は入力バッファ部、３
は外部とのインターフェースを行うピンに接続されるパ
ッド端子である。また、ａは内部回路からの信号が伝達
されるノード、ｂはコントロール信号（制御信号）が入
力されるコントロールノード、ｃは入力バッファ部２を
経由した信号を内部回路へ伝搬するノードである。

【０００５】従来の双方向バッファは、このように出力
バッファ部１と入力バッファ部２を組み合わせて構成さ
れている。内部回路からの信号はノードａに接続され、
出力バッファ部１を介してパッド端子３へ伝搬され、外
部へと出力される。また、外部からの信号はパッド端子
３から入力バッファ部２を介してノードｃから内部回路
へと伝搬される。

【０００６】このとき、双方向バッファを出力バッファ
として機能させるか入力バッファとして機能させるか
は、コントロール信号によって決定されている。今、図
１３のコントロールノードｂよりＬレベルの信号が入力
された場合、図１３の双方向バッファは図１４のような
回路と等価となり出力バッファとして機能する。従って
内部回路より出力された信号がノードａから出力バッフ
ァ部１に入力され、その結果一定の遅延時間をおいて信
号がパッド端子３に出力される。同時に、その出力信号
は入力バッファ部２に入力され、一定の遅延時間をおい
てノードｃから内部回路へと伝搬される。このように、
双方向バッファを出力バッファとして使用する際、同時
に信号は入力バッファ部２から内部回路へと伝達させて
使用することができる。図１５は図１３の双方向バッフ
ァにおける信号の伝搬の様子を示す。ノードａにＬレベ
ルからＨレベルに変化する信号が入力されたとき、パッ
ド端子３に遅延した信号があらわれ、ノードｃにはさら
に遅延した信号があらわれることが示されている。

【０００７】一方、図１３のコントロールノードｂより
Ｈレベルの信号が入力された場合、図１３の双方向バッ
ファは、図１６のような回路と等価となり入力バッファ
部２のみが動作する。従ってパッド端子３より入力され
た信号が入力バッファ部２に入力され、一定の遅延時間
をおいてノードｃより内部回路へと出力される。

【０００８】図１７及び図１８は、それぞれ従来の双方
向バッファの他の例を示す回路図である。これらの例で
は、出力バッファ部１の入力ノードａがＬ電位またはＨ
電位に固定されており、パッド端子３から外部への信号
もＬレベルまたはＨレベルに固定される。このような場
合においても、信号の遅延は図１３の場合と同様に生じ
る。

【０００９】

【発明が解決しようとする課題】従来のマスタスライス
半導体集積回路の外部とのインターフェース回路の１つ
である双方向バッファは上記のように構成されている。
そのため、内部回路より出力された信号が出力バッファ
部及び入力バッファ部を経由して再び内部回路へ入力さ
れる際に、入出力端子（パッド端子）の先の半導体集積
回路外部の負荷状態によって信号の伝搬時間が大きく変
わったり、信号の反射などによるノイズが生じ、内部回
路で誤動作を生じうるという問題点があった。

【００１０】この発明は、上記のような問題点を解決す
るためになされたもので、半導体集積回路の外部とのイ
ンターフェース回路の１つである双方向バッファにおい
て、特に出力バッファ部からの信号を入力バッファ部へ
と信号を回して使用する場合に入出力端子（パッド端
子）外部の負荷に依存せず、正確に動作する双方向バッ
ファを提供することを目的としている。

【００１１】

【課題を解決するための手段】この発明の第１の発明に
係るインターフェース回路は、入力ノードに受けた信号
を入出力端子に伝達する出力バッファ部と、上記入出力
端子からの信号を受けて出力ノードに伝達する入力バッ
ファ部と、上記入力ノードに受けた信号を制御信号に対
応して上記出力ノードに伝達する内部バッファ部を備
え、さらに上記出力ノードの電位を一時保持するための
電位保持部を設けたものである。

【００１２】第２の発明に係るインターフェース回路
は、入力信号がＨ電位またはＬ電位に固定されこれを入
出力端子に伝達する出力バッファ部と、上記入出力端子
からの信号を受けて出力ノードに伝達する入力バッファ
部と、入力信号がＨ電位またはＬ電位に固定されこれを
制御信号に対応して上記出力ノードに伝達する内部バッ
ファ部を設け、さらに上記出力ノードの電位を一時保持
するための電位保持部を設けたものである。

【００１３】第３の発明に係るインターフェース回路
は、上記第１または第２の発明において、電位保持部と
して上記出力ノードを抵抗を介してＨ電位またはＬ電位
に固定したものである。

【００１４】第４の発明に係るインターフェース回路
は、上記第１または第２の発明において、電位保持部を
上記出力ノードに接続されたラッチ回路としたものであ
る。

【００１５】第５の発明に係るインターフェース回路
は、入力ノードに受けた信号を入出力端子に伝達する出
力バッファ部と、上記入出力端子からの信号を受けて出
力ノードに伝達する入力バッファ部と、上記入力ノード
に受けた信号を上記出力ノードに伝達する内部バッファ
部とを備え、この内部バッファ部の駆動能力と上記入力
バッファ部の駆動能力が異なるようにしたものである。

【００１６】この発明の第１の発明においては、出力バ
ッファ部の入力側と入力バッファ部の出力側との間に内
部バッファ部を組み込むことによって、内部回路からの
信号を再び内部回路へ取り込む際、出力バッファ部およ
び入力バッファ部を介さず内部バッファ部のみを介する
ため、入出力端子（パッド端子）外部の負荷に依存せず
正確に動作することができるうえ、内部バッファ部の出
力側すなわち入力バッファ部の出力側にその電位を一時
的に保存する電位保持部を設けたので、入力バッファ部
と内部バッファ部とのタイミングのずれによる出力信号
の浮遊状態、即ち、入力バッファ部及び内部バッファ部
双方とも動作していないことによって生じる浮遊状態時
をなくし、正確な信号を内部回路へ伝搬させることがで
きる。

【００１７】第２の発明においては、出力バッファ部の
入力信号がＬ電位はたはＨ電位に固定されている構成の
場合も、内部バッファ部の出力側すなわち入力バッファ
部の出力側にその電位を一時的に保存する電位保持部を
設けたので、入力バッファ部と内部バッファ部とのタイ
ミングのずれによる出力信号の浮遊状態をなくし、正確
なＬレベルあるいはＨレベルの信号を内部回路へ伝搬さ
せることができる。

【００１８】第３の発明においては、入力バッファ部の
出力ノードを、Ｌ電位あるいはＨ電位と抵抗を介して接
続することによって、出力信号の浮遊状態をなくし、正
確な信号を内部回路へ伝搬させることができる。

【００１９】第４の発明においては、入力バッファ部の
出力ノードに、ラッチ回路を接続することによって、出
力信号の浮遊状態をなくし、正確な信号を内部回路へ伝
搬させることができる。

【００２０】第５の発明においては、入力バッファ部と
内部バッファ部が同時に動作状態になり、入出力端子
（パッド端子）外部から入力バッファ部に、また内部回
路から内部バッファ部にそれぞれ相反する信号が入力さ
れた場合に、内部バッファの駆動能力を入力バッファの
駆動能力より相対的に強くした構成とすることにより、
内部回路より出力された信号を優先させることができ
る。また、入力バッファ部の駆動能力を内部バッファ部
の駆動能力より強くすることによって、パッド外部から
の信号を優先して伝えることができる。

【００２１】

【発明の実施の形態】

実施例１．この発明の実施例１を図１について説明す
る。図１はこの実施例１の回路図であり、また、図２は
ＣＭＯＳインバータ回路による具体的回路構成を示す図
である。図において、１は出力バッファ部で、例えば図
２に示すようにＣＭＯＳインバータ回路を基本構成とし
ている。２は入力バッファ部で、例えば図２に示すよう
にＣＭＯＳインバータ回路を基本構成としている。３は
外部とのインターフェースを行うピンに接続される入出
力端子としてのパッド端子、４は内部バッファ部で、例
えば図２に示すようにＣＭＯＳインバータ回路を基本構
成としている。５は電位保持部としてのプルダウン抵抗
素子で、ポリシリコン抵抗、あるいはＭＤＳ抵抗によっ
て構成されているものである。また、６は内部回路であ
る。さらに、ａは内部回路６からの信号が伝達される入
力ノード、ｂはコントロール信号（制御信号）が入力さ
れるコントロールノード、ｃは入力バッファ部２を経由
した信号を内部回路６へ伝搬する出力ノードである。な
お、７は１つの半導体基板に形成された半導体集積回路
を示している。

【００２２】まず、図１において、ノードｂよりＬレベ
ルの信号が入力された場合、図１の双方向バッファは図
３のような回路と等価となり出力バッファとして機能す
る。内部回路６より出力された信号がノードａから出力
バッファ部１に入力され、その結果一定時間をおいて信
号がパッド端子３に出力される。一方、入力バッファ部
２は動作していないため、出力バッファ部１を介して出
力された信号は入力バッファ部２を介して内部回路６に
は入力されず、代わりにノードａから内部回路６より出
力された信号が内部バッファ部４を介して内部回路６へ
入力される。

【００２３】逆に、図１においてノードｂよりＨレベル
の信号が入力された場合、図１の双方向バッファは図４
のような回路と等価となり、入力バッファとして機能す
る。この入力バッファとしての機能は、内部バッファ部
４が動作していないため、従来の双方向バッファと同様
に動作する。

【００２４】次に、入力バッファ部２及び内部バッファ
部４の出力側とＬ電位（例えば接地電位）との間に接続
されたプルダウン抵抗素子５の作用について説明する。
今、ノードｂの信号がＨ電位からＬ電位へと変化した
り、Ｌ電位からＨ電位へと変化する際に、全く同時に内
部バッファ部４と入力バッファ部２との動作の切り替え
が行われることは不可能で、双方ともが動作していない
状態が生じることがあり得る。このようなとき、抵抗素
子５が無い場合には、それによって図１０に示すような
浮遊状態（高インピーダンス状態）がノードｃに生じ、
信号が確定しない期間が生じる。図１０は、入力バッフ
ァ部２の信号がカットされてから、内部バッファ部４の
信号が生じるまでの間に符号Ｚで示すように信号が確定
しない期間が生じることを示している。しかし、高抵抗
からなる抵抗素子５があれば、内部バッファ部４及び入
力バッファ部２の出力状態が両者とも浮遊状態である時
にはＬレベルの信号がノードｃから出力されるようにす
る。なお、入力バッファ部２または内部バッファ部４が
動作してかつＨレベルの出力信号が与えられている場合
は、プルダウン抵抗素子５に低電流が流れるものの、高
抵抗にされているため、結果としてＨレベルの信号を内
部へと伝達することが可能である。

【００２５】このようにこの実施例によれば、ノードａ
から内部バッファ部４を通りノードｃへと伝達する経路
には、外部とのインターフェースがないため、つまり、
パット端子３とは無関係のため、パット端子３に接続さ
れる外部の負荷の影響を受けることなく内部回路６へと
信号を伝達することが可能である。さらに、出力時と入
力時を切り替える過渡時においても内部回路６へ伝搬す
る信号が浮遊状態となることがない。

【００２６】実施例２．以下、この発明の実施例２を図
５について説明する。図５はこの実施例２の回路図であ
り、図５において、１は出力バッファ部、２は入力バッ
ファ部、３は入出力端子としてのパッド端子、４は内部
バッファ部、５は電位保持部としての抵抗、６は内部回
路、７は半導体集積回路である。また、ａは入力ノー
ド、ｂは制御ノード、ｃは出力ノードであり、以上は図
１に示す実施例１と同様のものである。しかし、この実
施例２では、出力バッファ部１の入力ノードａと内部バ
ッファ部４の入力ノードがともにＬ電位へ固定されてい
る。

【００２７】これは、図１３の従来の双方向バッファに
おいて特にノードａをＬ電位（例えば接地電位）へ固定
した図１７の例に対応するものである。この図５の例で
は、図１に示す本発明の実施例１において、出力バッフ
ァ部１の入力ノードａをＬ電位に接続するとともに、内
部バッファ部４の入力ノードをＬ電位へ固定することに
より、図１７と同様な機能のインターフェース回路を改
善した形で実現したものである。

【００２８】実施例３．以下、この発明の実施例３を図
６について説明する。図６はこの実施例３の回路図であ
り、図において、１は出力バッファ部、２は入力バッフ
ァ部、３は入出力端子（パッド端子）、４は内部バッフ
ァ部、５は電位保持部としての抵抗、６は内部回路、７
は半導体集積回路である。また、ａは入力ノード、ｂは
制御ノード、ｃは出力ノードであり、以上は図１に示す
実施例１と同様のものである。しかし、この実施例３で
は、出力バッファ部１の入力ノードａと内部バッファ部
４の入力ノードがともにＨ電位（例えば電源電位）へ固
定されている。これは、従来の双方向バッファで、特に
入力ノードａをＨ電位へ固定している図１８のような例
に対応するものである。この図６では、入力バッファ部
２の入力ノードａがＨ電位へ固定されていると同時に、
内部バッファ部４の入力ノードもＨ電位へ固定すること
で改良型が実現できる。

【００２９】実施例４．以下、この発明の実施例４を図
７について説明する。図７はこの実施例４の回路図であ
り、図において、１は出力バッファ部、２は入力バッフ
ァ部、３は入出力端子（パッド端子）、４は内部バッフ
ァ部、５は電位保持部としての抵抗、６は内部回路、７
は半導体集積回路である。また、ａは入力ノード、ｂは
制御ノード、ｃは出力ノードであり、以上は図１に示す
実施例１と同様のものである。しかし、この実施例４で
は、出力バッファ部１の入力ノードａがＨ電位に固定さ
れているが、内部バッファ部４の入力ノードは逆にＬ電
位へ固定されている。先の実施例２及び３では、出力さ
れる信号と再び入力される信号を全く同じ信号とするよ
うにしたが、この実施例４ではＨ信号がノードａから入
力されるときノードｃへは逆のＬ信号が出力される。

【００３０】実施例５．次に、実施例５について説明す
る。先の実施例４とは逆に、図７において、出力バッフ
ァ部１の入力ノードａをＬ電位に固定し、内部バッファ
部４の入力ノードをＨ電位に固定したインターフェース
回路も実現できる。この場合には、ノードａからＬ信号
が入力されるときノードｃへは逆のＨ信号が出力され
る。このように内部バッファ部４の入力ノードと入力バ
ッファ部２の入力ノードａとに互いに逆の電位を与えて
使用することもできる。

【００３１】実施例６．以下、この発明の実施例６につ
いて説明する。図８は、この実施例６を示す回路図であ
る。図において、１は出力バッファ部、２は入力バッフ
ァ部、３は外部とのインターフェースを行うピンに接続
される入出力端子としてのパッド端子、４は内部バッフ
ァ部、６は内部回路、７は半導体集積回路である。ま
た、ａは入力ノード、ｂはコントロールノード、ｃは出
力ノードで、以上は図１に示す実施例１と同様のもので
ある。８は入力バッファ部２の出力側及び内部バッファ
部４の出力側とＨ電位（たとえば電源電位）とを接続す
る電位保持部としてのプルアップ抵抗で、例えばポリシ
リコン抵抗、ＭＯＳ抵抗によって形成されるものある。

【００３２】実施例１でも述べた通り、図８において、
制御ノードｂがＨレベルの電位の時、入力バッファ部２
が動作し、出力バッファ部１および内部バッファ部４が
動作していない状態となりこの双方向バッファは入力バ
ッファとして機能する。逆にノードｂがＬレベルの電位
の時、出力バッファ部１および内部バッファ部４が動作
し、入力バッファ部２が動作していない状態となりこの
双方向バッファは出力バッファとして機能する。

【００３３】しかし、ノードｂの信号がＨ電位からＬ電
位へと変化したり、Ｌ電位からＨ電位へと変化する際に
全く同時に内部バッファ部４と入力バッファ部２との動
作の切り替えが行われることは不可能で、双方ともが動
作していない状態が生じることがあり得る。このような
とき、プルアップ抵抗８が無いとすると、図１０に示す
ように浮遊状態（高インピーダンス状態）が出力ノード
ｃに生じ、信号が確定しない期間が生じる。

【００３４】しかし、図８に示すように出力ノードｃを
ある一定値のプルアップ抵抗８を介してＨ電位との間に
接続し、入力バッファ部２及び出力バッファ部４の出力
状態が両者とも浮遊状態時にはＨレベルの信号がノード
ｃから出力されるようにする。なお、入力バッファ部２
または内部バッファ部４が動作してかつＬレベルの出力
信号が与えられている場合は、プルアップ抵抗８に低電
流が流れるものの、高抵抗であるため、ノードｃの電位
は、結果としてＬレベルの電位となる。

【００３５】以上述べた実施例では、実施例１（図１）
で出力ノードｃに接続された抵抗５に代えて、出力ノー
ドｃを抵抗６を介してＨ電位に固定したが、このことは
実施例２（図５）、実施例３（図６）、実施例４（図
７）、及び実施例５（図はなしにも同様に適用できる。

【００３６】実施例７．以下、この発明の実施例７につ
いて説明する。図９は、この実施例７を示す回路図であ
る。図において、１は出力バッファ部、２は入力バッフ
ァ部、３は外部とのインターフェースを行うピンに接続
される入出力端子としてのパッド端子、４は内部バッフ
ァ部、６は内部回路、７は半導体集積回路である。ま
た、ａは入力ノード、ｂはコントロールノード、ｃは出
力ノードで、以上は図１に示す実施例１と同様のもので
ある。９は入力バッファ部２の出力側及び内部バッファ
部４の出力側に、言い換えれば出力ノードｃに接続され
た電位保持部としてのラッチ回路である。

【００３７】このラッチ回路９が接続されていないとき
の動作は、図１で説明したのと同様であり、コントロー
ルノードｂの信号がＨ電位とＬ電位との間で変化すると
き、全く同時に内部バッファ部４と入力バッファ部２と
の動作の切り替が行われることは不可能で、双方ともが
動作していない状態が生じることがあり得る。

【００３８】このようなとき、ラッチ回路９が無いとす
ると、図１０に示すように浮遊状態（高インピーダンス
状態）が出力ノードｃに生じ、信号が確定しない期間が
生じる。これを防止するため、図９に示すように入力バ
ッファ部２の出力ノードｃにラッチ回路９をつけ、出力
ノードｃに浮遊状態の前の電位を保持させることによっ
て、出力信号の浮遊状態をなくすことが可能である。

【００３９】以上述べた実施例では、実施例１（図１）
で出力ノードｃに接続された抵抗５に代えて、出力ノー
ドｃにラッチ回路９を接続したが、このことは実施例２
（図５）、実施例３（図６）、実施例４（図７）及び実
施例５（図はなし）にも同様に適用できる。

【００４０】実施例８．この発明の実施例８について説
明する。図１１は、この実施例８の回路図であり、図に
おいて、１は出力バッファ部、２は入力バッファ部、３
は入出力端子としてのパッド端子、４は内部バッファ
部、６は内部回路、７は半導体集積回路である。また、
ａは入力ノード、ｂはコントロールノード、ｃは出力ノ
ードであり、以上は図１に示す実施例１と同様のもので
ある。ただし、ここで、内部バッファ部４と入力バッフ
ァ部２の駆動能力については後で説明するような有意な
差異が設定されている。

【００４１】ところで、先の実施例で説明した状況とは
逆に、コントロールノードｂの信号がＨ電位からＬ電位
へと変化したり、Ｌ電位からＨ電位へと変化する際、入
力バッファ部２及び内部バッファ部４双方ともが動作し
ている状態が生じることもあり得る。さらに、入力バッ
ファ部２の出力信号と内部バッファ部４の出力信号が相
反する場合も考えられる。それによって図１２の信号図
に示すように信号が衝突してしまい、出力ノードｃの信
号が確定できない期間が生じる。図１２は、入力バッフ
ァ部２の信号と内部バッファ部４の信号とが時間Ｔのあ
いだ衝突している状態を示している。

【００４２】このような場合の対策として、図１１に示
す内部バッファ部４の駆動能力と入力バッファ部２の駆
動能力との間に、そのいずれか一方の出力信号が支配的
となるように、有意な差異を設けておくことが有効であ
る。例えば、内部バッファ部４の駆動能力を入力バッフ
ァ部２の駆動能力より相対的に強くすることによって内
部回路６からの信号を優先的に内部バッファ部４から出
力ノードｃに伝達することが可能である。また、その逆
として、入力バッファ部２の駆動能力を内部バッファ部
４の駆動能力より相対的に強くすることによってパッド
端子３からの信号を優先的に内部回路６に伝達すること
が可能である。つまり、内部バッファ部４と入力バッフ
ァ部２との駆動能力を相対的に変化させることによっ
て、任意の信号を優先させることができる。

【００４３】以上述べた実施例では、実施例１（図１）
のように出力ノードｃに抵抗素子５を接続することなく
内部バッファ部４と入力バッファ部２との駆動能力を相
対的に有意な差異を持つように設定したが、このことは
実施例２（図５）、実施例３（図６）、実施例４（図
７）及び実施例５（図はなし）にも同様に適用できる。

【００４４】以上の各実施例では、コントロールノード
ｂがＬ電位の時、出力バッファとして機能する双方向バ
ッファについて述べたが、コントロールノードｂがＨ電
位の時、出力バッファとして機能し、Ｌ電位の時入力バ
ッファとして機能する双方向バッファについても同様の
構成で問題を解決することができることは言うまでもな
い。

【００４５】

【発明の効果】この発明の第１の発明は、以上説明した
ように、双方向バッファの機能を有するインターフェー
ス回路において、出力バッファ部と入力バッファ部の他
にこれらをバイパスする内部バッファ部を有する構成と
したので、入出力端子（パッド端子）外部の負荷の影響
を受けずに正確に信号伝達ができるうえ、入力バッファ
部の出力側にその電位を暫時保持する手段を設けたの
で、入出力の切り替え時にも浮遊状態が生じないという
効果がある。

【００４６】第２の発明は、以上説明したように、双方
向バッファのうち特にＬレベルまたはＨレベルの一方の
信号のみを出力するものについても、出力バッファ部と
入力バッファ部の他にこれらをバイパスする内部バッフ
ァ部を有する構成としたので、入出力端子（パッド端
子）外部の負荷の影響を受けずに正確に信号伝達ができ
るうえ、その電位を暫時保持する手段を設けたので、入
出力の切り替え時にも浮遊状態が生じないという効果が
ある。

【００４７】第３の発明は、以上説明したように、入力
バッファ部の出力側に、すなわち内部回路へ信号を入力
する側に、あらかじめＬレベルまたはＨレベルとの間に
一定値の抵抗を介して接続する構成としたので、内部回
路に入力される信号の浮遊状態をなくすことができると
いう効果がある。

【００４８】第４の発明は、以上説明したように、入力
バッファ部の出力側に、さらに別の手段として抵抗では
なく浮遊状態前の信号を保持させる電位保持部を付ける
構成としたので、内部回路に入力される信号の浮遊状態
をなくすことができるという効果がある。

【００４９】第５の発明は、以上説明したように、内部
バッファの駆動能力と入力バッファの駆動能力を変える
構成としたので、入力バッファ部と内部バッファ部が重
複して動作したとき入出力の切り替え時において入力信
号と出力信号の衝突があっても、内部回路からの信号ま
たは入出力端子（パッド端子）外部からの信号のどちら
かを優先的に選択することができるという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施例１の回路図。

【図２】 この発明の実施例１の具体的回路構成を示す
図。

【図３】 この発明の実施例１の一つの等価回路を示す
図。

【図４】 この発明の実施例１の他の等価回路を示す
図。

【図５】 この発明の実施例２の回路図。

【図６】 この発明の実施例３の回路図。

【図７】 この発明の実施例４の回路図。

【図８】 この発明の実施例６の回路図。

【図９】 この発明の実施例７の回路図。

【図１０】 この発明の実施例１ないし７の動作を説明
するための信号波形図。

【図１１】 この発明の実施例８の回路図。

【図１２】 この発明の実施例８の動作を説明するため
の信号波形図。

【図１３】 従来の双方向バッファを示す回路図。

【図１４】 従来の双方向バッファの一つの等価回路を
示す図。

【図１５】 従来の双方向バッファにおける信号波形
図。

【図１６】 従来の双方向バッファの他の等価回路を示
す図。

【図１７】 従来の双方向バッファの他の例を示す回路
図。

【図１８】 従来の双方向バッファのさらに他の例を示
す回路図。

【符号の説明】

１ 出力バッファ部、２ 入力バッファ部、３ 入出力
端子（パッド端子）、４ 内部バッファ部、５ 電位保
持部（プルダウン抵抗素子）、６ 電位保持部（プルア
ップ抵抗素子）、７ 電位保持部（ラッチ回路）。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力ノードに受けた信号を入出力端子に
   伝達する出力バッファ部、上記入出力端子からの信号を
   受けて出力ノードに伝達する入力バッファ部、上記入力
   ノードに受けた信号を制御信号に対応して上記出力ノー
   ドに伝達する内部バッファ部、及び上記出力ノードの電
   位を一時保持するための電位保持部を備えたことを特徴
   とするインターフェース回路。
2. 【請求項２】 入力信号がＨ電位またはＬ電位に固定さ
   れこれを入出力端子に伝達する出力バッファ部、上記入
   出力端子からの信号を受けて出力ノードに伝達する入力
   バッファ部、入力信号がＨ電位またはＬ電位に固定され
   これを制御信号に対応して上記出力ノードに伝達する内
   部バッファ部、及び上記出力ノードの電位を一時保持す
   るための電位保持部を備えたことを特徴とするインター
   フェース回路。
3. 【請求項３】 電位保持部として上記出力ノードを抵抗
   を介してＨ電位またはＬ電位に固定したことを特徴とす
   る請求項１または請求項２に記載のインターフェース回
   路。
4. 【請求項４】 電位保持部を上記出力ノードに接続され
   たラッチ回路としたことを特徴とする請求項１または請
   求項２に記載のインターフェース回路。
5. 【請求項５】 入力ノードに受けた信号を入出力端子に
   伝達する出力バッファ部、上記入出力端子からの信号を
   受けて出力ノードに伝達する入力バッファ部、上記入力
   ノードに受けた信号を上記出力ノードに伝達する内部バ
   ッファ部を備え、この内部バッファ部の駆動能力と上記
   入力バッファ部の駆動能力が異なることを特徴とするイ
   ンターフェース回路。