JPH0964493A - 回路基板の配線構造及びその形成法 - Google Patents
回路基板の配線構造及びその形成法Info
- Publication number
- JPH0964493A JPH0964493A JP24360295A JP24360295A JPH0964493A JP H0964493 A JPH0964493 A JP H0964493A JP 24360295 A JP24360295 A JP 24360295A JP 24360295 A JP24360295 A JP 24360295A JP H0964493 A JPH0964493 A JP H0964493A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- circuit board
- insulating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】 （修正有）
【課題】回路配線とべ−ス基板や絶縁層との間の密着力
を向上させ且つ回路配線の金属が周囲の絶縁層に拡散し
てマイグレ−ションを発生する事態を防止することによ
り微細且つ高密度な回路配線を形成する。 【解決手段】絶縁べ−ス基板又は絶縁層上に被着したメ
ッキリ−ドの為のシ−ド層上にセミアディティブ法によ
り所要の回路導体層を形成する際に、シ−ド層２を回路
導体層４と異なる材料で形成し、回路導体層４の外周に
シ−ド層２と同種又は異なる材料で導電性被覆層６を形
成し回路導体層４の外周に包囲導電層７を形成する。
を向上させ且つ回路配線の金属が周囲の絶縁層に拡散し
てマイグレ−ションを発生する事態を防止することによ
り微細且つ高密度な回路配線を形成する。 【解決手段】絶縁べ−ス基板又は絶縁層上に被着したメ
ッキリ−ドの為のシ−ド層上にセミアディティブ法によ
り所要の回路導体層を形成する際に、シ−ド層２を回路
導体層４と異なる材料で形成し、回路導体層４の外周に
シ−ド層２と同種又は異なる材料で導電性被覆層６を形
成し回路導体層４の外周に包囲導電層７を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、回路配線とべ−ス
基板や絶縁層との間の密着力を高めると共に、回路配線
の金属が周囲の絶縁層に拡散する事態を防止することに
より、微細且つ高密度な回路配線を形成可能な回路基板
の配線構造とその形成法に関する。
基板や絶縁層との間の密着力を高めると共に、回路配線
の金属が周囲の絶縁層に拡散する事態を防止することに
より、微細且つ高密度な回路配線を形成可能な回路基板
の配線構造とその形成法に関する。
【０００２】
【従来の技術】絶縁層とその絶縁層上に所要の回路配線
の形態で形成される回路導体層とにより高密度化の可能
な積層回路基板を製作する為には、図２に示すように、
適当なべ−ス基板又は絶縁層１０上に先ず回路配線を形
成する金属を用いて、同図（１）の如く、スパッタリン
グ法又は無電解メッキ法によりメッキリ−ドとなるシ−
ド層１１を一様に形成する。
の形態で形成される回路導体層とにより高密度化の可能
な積層回路基板を製作する為には、図２に示すように、
適当なべ−ス基板又は絶縁層１０上に先ず回路配線を形
成する金属を用いて、同図（１）の如く、スパッタリン
グ法又は無電解メッキ法によりメッキリ−ドとなるシ−
ド層１１を一様に形成する。
【０００３】次に、同図（２）のように、シ−ド層１１
上には回路配線を形成しない領域にフォトレジスト部材
でマスク層１２を形成した後、シ−ド層１１の露出領域
に対するメッキ付着手段で同図（３）の如く回路配線１
３を形成する。そこで、同図（４）のようにマスク層１
２を剥離処理後、露出したシ−ド層１１の領域を除去す
る程度にエッチングを施すことにより、べ−ス基板又は
絶縁層１０上には夫々シ−ド層部分１１Ａを介して所要
の回路配線１３を設けることができる。
上には回路配線を形成しない領域にフォトレジスト部材
でマスク層１２を形成した後、シ−ド層１１の露出領域
に対するメッキ付着手段で同図（３）の如く回路配線１
３を形成する。そこで、同図（４）のようにマスク層１
２を剥離処理後、露出したシ−ド層１１の領域を除去す
る程度にエッチングを施すことにより、べ−ス基板又は
絶縁層１０上には夫々シ−ド層部分１１Ａを介して所要
の回路配線１３を設けることができる。
【０００４】更に、その回路配線１３上に同図（５）に
示す如く他の絶縁層１４を形成し、以下、前記手法を繰
り返すことにより、所望層数の多層積層回路基板を製作
することができる。
示す如く他の絶縁層１４を形成し、以下、前記手法を繰
り返すことにより、所望層数の多層積層回路基板を製作
することができる。
【０００５】
【発明が解決しようとする課題】前記回路基板に於い
て、シ−ド層１１及び回路配線１３に適した材料として
導体抵抗の低い銅が一般的に使用され、また、絶縁層１
０又は１４には比誘電率の低いポリイミド等が適当な材
料として用いられる。
て、シ−ド層１１及び回路配線１３に適した材料として
導体抵抗の低い銅が一般的に使用され、また、絶縁層１
０又は１４には比誘電率の低いポリイミド等が適当な材
料として用いられる。
【０００６】しかし、銅とポリイミドとの間の密着力は
弱い為にその間に剥離が発生し易いという一方の問題が
あり、他方に於いては、銅イオンがポリイミド中に拡散
してエレクトロマイグレ−ションを生ずるので、これは
絶縁不良や回路配線間の短絡を誘起する原因となる為、
微細・高密度な回路配線を要望されるような回路基板を
製作する際の大きな制約となる。
弱い為にその間に剥離が発生し易いという一方の問題が
あり、他方に於いては、銅イオンがポリイミド中に拡散
してエレクトロマイグレ−ションを生ずるので、これは
絶縁不良や回路配線間の短絡を誘起する原因となる為、
微細・高密度な回路配線を要望されるような回路基板を
製作する際の大きな制約となる。
【０００７】そこで、本発明は、回路配線とべ−ス基板
や絶縁層との間の密着力を向上させる一方、回路配線の
金属が周囲の絶縁層に拡散してマイグレ−ションを発生
する事態を防止することによって微細且つ高密度な回路
配線を形成可能な回路基板の配線構造とその形成法を提
供するものである。
や絶縁層との間の密着力を向上させる一方、回路配線の
金属が周囲の絶縁層に拡散してマイグレ−ションを発生
する事態を防止することによって微細且つ高密度な回路
配線を形成可能な回路基板の配線構造とその形成法を提
供するものである。
【０００８】
【課題を解決するための手段】その為に本発明に係る回
路基板の配線構造では、絶縁べ−ス基板又は絶縁層の上
方に所要の回路配線を形成するように設けた回路導体層
と、この回路導体層の周囲を取り囲みその一部を前記絶
縁べ−ス基板又は絶縁層に密着させて形成した包囲導電
層とを備えると共に、その包囲導電層を前記絶縁べ−ス
基板又は絶縁層に拡散しない材料で形成するように構成
したことを特徴とするものである。
路基板の配線構造では、絶縁べ−ス基板又は絶縁層の上
方に所要の回路配線を形成するように設けた回路導体層
と、この回路導体層の周囲を取り囲みその一部を前記絶
縁べ−ス基板又は絶縁層に密着させて形成した包囲導電
層とを備えると共に、その包囲導電層を前記絶縁べ−ス
基板又は絶縁層に拡散しない材料で形成するように構成
したことを特徴とするものである。
【０００９】このような配線構造の場合、包囲導電層に
於ける前記絶縁べ−ス基板又は絶縁層と密着する領域は
その包囲導電層と同一又は異なる材料で形成するように
構成することができる。
於ける前記絶縁べ−ス基板又は絶縁層と密着する領域は
その包囲導電層と同一又は異なる材料で形成するように
構成することができる。
【００１０】回路基板のこのような配線構造を得る為に
は、絶縁べ−ス基板又は絶縁層の上面に被着したメッキ
リ−ドの為のシ−ド層上にセミアディティブ法により所
要の回路導体層を形成する回路基板の配線形成法に於い
て、前記シ−ド層を前記回路導体層と異なる材料で形成
した後、前記シ−ド層上にマスク層を用いてメッキ手段
で前記回路導体層を形成し、次いで前記回路導体層の外
周に前記シ−ド層と同種又は異なる材料で導電性被覆層
を形成し、更に前記シ−ド層の不要領域を除去すること
により前記回路導体層の外周に前記前記シ−ド層の一部
と前記導電性被覆層とで包囲導電層を形成する手法が採
用される。
は、絶縁べ−ス基板又は絶縁層の上面に被着したメッキ
リ−ドの為のシ−ド層上にセミアディティブ法により所
要の回路導体層を形成する回路基板の配線形成法に於い
て、前記シ−ド層を前記回路導体層と異なる材料で形成
した後、前記シ−ド層上にマスク層を用いてメッキ手段
で前記回路導体層を形成し、次いで前記回路導体層の外
周に前記シ−ド層と同種又は異なる材料で導電性被覆層
を形成し、更に前記シ−ド層の不要領域を除去すること
により前記回路導体層の外周に前記前記シ−ド層の一部
と前記導電性被覆層とで包囲導電層を形成する手法が採
用される。
【００１１】ここで、前記導電性被覆層は、前記回路導
体層と前記マスク層との間に隙間を形成することにより
メッキ手段で形成することができ、また、前記マスク層
をポジ型フォトレジスト材料で形成する場合には、前記
隙間をそのマスク層に対する再露光・現像処理により形
成することができる。
体層と前記マスク層との間に隙間を形成することにより
メッキ手段で形成することができ、また、前記マスク層
をポジ型フォトレジスト材料で形成する場合には、前記
隙間をそのマスク層に対する再露光・現像処理により形
成することができる。
【００１２】
【発明の実施の形態】図１の（１）〜（７）は本発明に
係る回路基板の配線構造の一実施例による製造工程図を
示し、同図（１）の如くセラミック基板等の適当な絶縁
ベ−ス基板又はポリイミド樹脂等の絶縁層１の上面に無
電解メッキ法又はスパッタリング法で絶縁層１と密着力
が高くそれに拡散しないニッケル、クロム、タングステ
ン又はチタン等の導電性部材によるシ−ド層２を約５０
０Å〜１０００Å程度の厚さに一様に形成する。
係る回路基板の配線構造の一実施例による製造工程図を
示し、同図（１）の如くセラミック基板等の適当な絶縁
ベ−ス基板又はポリイミド樹脂等の絶縁層１の上面に無
電解メッキ法又はスパッタリング法で絶縁層１と密着力
が高くそれに拡散しないニッケル、クロム、タングステ
ン又はチタン等の導電性部材によるシ−ド層２を約５０
０Å〜１０００Å程度の厚さに一様に形成する。
【００１３】次に、シ−ド層２の上面にポジ型フォトレ
ジストを塗布した後、これに露光・現像処理を施すこと
により、所要の回路配線を形成する為の領域を除く他の
領域に同図（２）の如くマスク層３を形成する。そこ
で、シ−ド層２をメッキリ−ドにして電解銅メッキ処理
により銅を厚さ数μｍ程度にシ−ド層２の露出領域に対
してメッキすることにより同図（３）の如く回路導体層
４を形成できる。なお、回路導体層４の材料としては銅
の他、シ−ド層２と異なる他の良導体材料も使用でき
る。
ジストを塗布した後、これに露光・現像処理を施すこと
により、所要の回路配線を形成する為の領域を除く他の
領域に同図（２）の如くマスク層３を形成する。そこ
で、シ−ド層２をメッキリ−ドにして電解銅メッキ処理
により銅を厚さ数μｍ程度にシ−ド層２の露出領域に対
してメッキすることにより同図（３）の如く回路導体層
４を形成できる。なお、回路導体層４の材料としては銅
の他、シ−ド層２と異なる他の良導体材料も使用でき
る。
【００１４】次いで、同図（４）の如く回路導体層４と
マスク層３との隣接領域に数μｍ程度の隙間５を形成し
てシ−ド層２の一部を露出させるようにマスク層３を再
露光・現像処理した段階で、例えば電解ニッケルメッキ
手段で同図（５）のように回路導体層４の上面及び両側
面にニッケル皮膜を被着させることにより導電性被覆層
６を形成する。この導電性被覆層６はシ−ド層２と同様
なものであってそれと同種又は異なる材料で形成するこ
ともできるが、シ−ド層２と同様に以下に説明する他の
絶縁層との密着力に優れ且つその絶縁層に対するエレク
トロマイグレ−ションを誘起する拡散のない材料を使用
するものである。
マスク層３との隣接領域に数μｍ程度の隙間５を形成し
てシ−ド層２の一部を露出させるようにマスク層３を再
露光・現像処理した段階で、例えば電解ニッケルメッキ
手段で同図（５）のように回路導体層４の上面及び両側
面にニッケル皮膜を被着させることにより導電性被覆層
６を形成する。この導電性被覆層６はシ−ド層２と同様
なものであってそれと同種又は異なる材料で形成するこ
ともできるが、シ−ド層２と同様に以下に説明する他の
絶縁層との密着力に優れ且つその絶縁層に対するエレク
トロマイグレ−ションを誘起する拡散のない材料を使用
するものである。
【００１５】そこで、マスク層３を剥離除去した後、同
図（６）の如く、露出したシ−ド層２の不要領域をエッ
チング手段で完全に除去することによって、回路導体層
４の全周を前記のようにシ−ド層２の一部と導電性被覆
層６とで完全に取り囲む包囲導電層７を形成することが
できる。
図（６）の如く、露出したシ−ド層２の不要領域をエッ
チング手段で完全に除去することによって、回路導体層
４の全周を前記のようにシ−ド層２の一部と導電性被覆
層６とで完全に取り囲む包囲導電層７を形成することが
できる。
【００１６】ここで、単層の回路基板を得るには、包囲
導電層７を有する回路導体層４の上面に必要に応じて適
当な絶縁フィルム部材又は絶縁樹脂等を使用して表面保
護層を形成すればよいが、多層の回路基板を構成する場
合には、同図（７）の如く、包囲導電層７を有する回路
導体層４の上面に感光性ポリイミド樹脂等の如き適当な
絶縁材料を用いて絶縁層８を形成し、次いで前記手法を
繰り返すことにより、夫々包囲導電層で周囲を取り囲ん
だ回路導体層を具備する多層の回路基板を製作すること
が可能である。このような積層回路基板の場合、図示し
ないが、層間の絶縁層に形成したビアホ−ル等を利用し
て上下層の回路導体層に於ける所要個所を相互に電気的
に接続した構造の多層の積層回路基板も製作できる。
導電層７を有する回路導体層４の上面に必要に応じて適
当な絶縁フィルム部材又は絶縁樹脂等を使用して表面保
護層を形成すればよいが、多層の回路基板を構成する場
合には、同図（７）の如く、包囲導電層７を有する回路
導体層４の上面に感光性ポリイミド樹脂等の如き適当な
絶縁材料を用いて絶縁層８を形成し、次いで前記手法を
繰り返すことにより、夫々包囲導電層で周囲を取り囲ん
だ回路導体層を具備する多層の回路基板を製作すること
が可能である。このような積層回路基板の場合、図示し
ないが、層間の絶縁層に形成したビアホ−ル等を利用し
て上下層の回路導体層に於ける所要個所を相互に電気的
に接続した構造の多層の積層回路基板も製作できる。
【００１７】図１の（６）及び（７）に示すように、本
発明の手法を採用することにより、シ−ド層２の一部と
導電性被覆層６とからなる包囲導電層７によってそれぞ
れの回路導体層４の全周を取り囲んだ配線構造を構成す
ることができ、この構造によれば、回路導体層４には良
導体材料を任意使用し、また、シ−ド層２及び導電性被
覆層６としては回路導体層４と異なる材料であって絶縁
層１及び８と密着力が高く且つマイグレ−ションを生じ
ない適宜な導電材料を使用することが可能となる。な
お、シ−ド層２と導電性被覆層６とは同種又は異なる材
料で形成することも前記説明から可能であることが分
る。
発明の手法を採用することにより、シ−ド層２の一部と
導電性被覆層６とからなる包囲導電層７によってそれぞ
れの回路導体層４の全周を取り囲んだ配線構造を構成す
ることができ、この構造によれば、回路導体層４には良
導体材料を任意使用し、また、シ−ド層２及び導電性被
覆層６としては回路導体層４と異なる材料であって絶縁
層１及び８と密着力が高く且つマイグレ−ションを生じ
ない適宜な導電材料を使用することが可能となる。な
お、シ−ド層２と導電性被覆層６とは同種又は異なる材
料で形成することも前記説明から可能であることが分
る。
【００１８】
【発明の効果】本発明によれば、所要の回路配線として
形成する回路導体層取り囲むように包囲導体層を形成
し、その包囲導体層をその内部の回路導体層とは異なる
導電材料で形成することにより、絶縁べ−ス基板又は絶
縁層との密着力を確保しながらマイグレ−ションを阻止
可能な回路基板の為の好適な配線構造を構成できる。
形成する回路導体層取り囲むように包囲導体層を形成
し、その包囲導体層をその内部の回路導体層とは異なる
導電材料で形成することにより、絶縁べ−ス基板又は絶
縁層との密着力を確保しながらマイグレ−ションを阻止
可能な回路基板の為の好適な配線構造を構成できる。
【００１９】従って、絶縁不良や配線間の短絡を確実に
防止できるので、微細且つ高密度な配線構造を有する高
機能な積層回路基板等も良好な品質で提供できる。
防止できるので、微細且つ高密度な配線構造を有する高
機能な積層回路基板等も良好な品質で提供できる。
【図１】本発明による回路基板の配線構造を説明する為
の製造工程図。
の製造工程図。
【図２】従来例による回路基板の配線構造を説明する為
の製造工程図。
の製造工程図。
１ 絶縁べ−ス基板又は絶縁層 ２ シ−ド層 ３ マスク層 ４ 回路導体層 ５ 隙間 ６ 導電性被覆層 ７ 包囲導電層 ８ 絶縁層
Claims (6)
- 【請求項１】絶縁べ−ス基板又は絶縁層の上方に所要の
回路配線を形成するように設けた回路導体層と、前記回
路導体層の周囲を取り囲みその一部を前記絶縁べ−ス基
板又は絶縁層に密着させて形成した包囲導電層とを具備
し、前記包囲導電層を前記絶縁べ−ス基板又は絶縁層に
拡散しない材料で形成するように構成したことを特徴と
する回路基板の配線構造。 - 【請求項２】前記包囲導電層に於ける前記絶縁べ−ス基
板又は絶縁層と密着する領域は前記包囲導電層と同一又
は異なる材料で形成するように構成したことを特徴とす
る請求項１の回路基板の配線構造。 - 【請求項３】絶縁べ−ス基板又は絶縁層の上面に被着し
たメッキリ−ドの為のシ−ド層上にセミアディティブ法
により所要の回路導体層を形成する回路基板の配線形成
法に於いて、前記シ−ド層を前記回路導体層と異なる材
料で形成した後、前記シ−ド層上にマスク層を用いてメ
ッキ手段で前記回路導体層を形成し、次いで前記回路導
体層の外周に前記シ−ド層と同種又は異なる材料で導電
性被覆層を形成し、更に前記シ−ド層の不要領域を除去
することにより前記回路導体層の外周に前記前記シ−ド
層の一部と前記導電性被覆層とで包囲導電層を形成する
ことを特徴とする回路基板の配線形成法。 - 【請求項４】前記回路導体層と前記マスク層との間に隙
間を形成することにより前記導電性被覆層をメッキ手段
で形成することを特徴とする請求項３の回路基板の配線
形成法。 - 【請求項５】前記マスク層をポジ型フォトレジスト材料
で形成する請求項３又は４の回路基板の配線形成法。 - 【請求項６】前記マスク層に対して再露光・現像処理を
施すことにより前記隙間を形成する請求項４又は５の回
路基板の配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24360295A JPH0964493A (ja) | 1995-08-29 | 1995-08-29 | 回路基板の配線構造及びその形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24360295A JPH0964493A (ja) | 1995-08-29 | 1995-08-29 | 回路基板の配線構造及びその形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964493A true JPH0964493A (ja) | 1997-03-07 |
Family
ID=17106260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24360295A Pending JPH0964493A (ja) | 1995-08-29 | 1995-08-29 | 回路基板の配線構造及びその形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964493A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278153B1 (en) | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
| US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
| WO2005067354A1 (ja) * | 2003-12-26 | 2005-07-21 | Mitsui Mining & Smelting Co., Ltd. | プリント配線基板、その製造方法および回路装置 |
| JP2005317566A (ja) * | 2004-04-26 | 2005-11-10 | Kyocera Corp | 配線基板及びその製造方法 |
| JP2006120667A (ja) * | 2004-10-19 | 2006-05-11 | Fujitsu Ltd | プリント基板の製造方法およびプリント基板 |
| JP2007134458A (ja) * | 2005-11-09 | 2007-05-31 | Shinko Electric Ind Co Ltd | 配線基板の製造方法および半導体装置の製造方法 |
| JP2007201216A (ja) * | 2006-01-27 | 2007-08-09 | Sumitomo Metal Mining Co Ltd | フレキシブル配線基板およびその製造方法 |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| US8072073B2 (en) | 2007-09-13 | 2011-12-06 | Nec Corporation | Semiconductor device and method of manufacturing same |
| JP2013067066A (ja) * | 2011-09-22 | 2013-04-18 | Fujifilm Corp | インクジェットヘッド及びその製造方法 |
| US8692364B2 (en) | 2009-08-07 | 2014-04-08 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| KR20160069726A (ko) * | 2014-12-09 | 2016-06-17 | 엘지디스플레이 주식회사 | 투명전극 및 그의 제조방법 |
-
1995
- 1995-08-29 JP JP24360295A patent/JPH0964493A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278153B1 (en) | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
| US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
| US7696007B2 (en) | 2000-06-30 | 2010-04-13 | Nec Corporation | Semiconductor package board using a metal base |
| US7585699B2 (en) | 2000-06-30 | 2009-09-08 | Nec Corporation | Semiconductor package board using a metal base |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| WO2005067354A1 (ja) * | 2003-12-26 | 2005-07-21 | Mitsui Mining & Smelting Co., Ltd. | プリント配線基板、その製造方法および回路装置 |
| KR100864562B1 (ko) * | 2003-12-26 | 2008-10-20 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 프린트 배선 기판, 그 제조 방법 및 회로 장치 |
| JP2005317566A (ja) * | 2004-04-26 | 2005-11-10 | Kyocera Corp | 配線基板及びその製造方法 |
| JP2006120667A (ja) * | 2004-10-19 | 2006-05-11 | Fujitsu Ltd | プリント基板の製造方法およびプリント基板 |
| JP4599132B2 (ja) * | 2004-10-19 | 2010-12-15 | 富士通株式会社 | プリント基板の製造方法およびプリント基板 |
| JP2007134458A (ja) * | 2005-11-09 | 2007-05-31 | Shinko Electric Ind Co Ltd | 配線基板の製造方法および半導体装置の製造方法 |
| JP2007201216A (ja) * | 2006-01-27 | 2007-08-09 | Sumitomo Metal Mining Co Ltd | フレキシブル配線基板およびその製造方法 |
| US8072073B2 (en) | 2007-09-13 | 2011-12-06 | Nec Corporation | Semiconductor device and method of manufacturing same |
| US8692364B2 (en) | 2009-08-07 | 2014-04-08 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| JP2013067066A (ja) * | 2011-09-22 | 2013-04-18 | Fujifilm Corp | インクジェットヘッド及びその製造方法 |
| KR20160069726A (ko) * | 2014-12-09 | 2016-06-17 | 엘지디스플레이 주식회사 | 투명전극 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629681A (en) | Method of manufacturing multilayer circuit board | |
| JP3361556B2 (ja) | 回路配線パタ−ンの形成法 | |
| US5705857A (en) | Capped copper electrical interconnects | |
| US5549808A (en) | Method for forming capped copper electrical interconnects | |
| US5137618A (en) | Methods for manufacture of multilayer circuit boards | |
| JP2008211257A (ja) | 集積型可融リンクを有するプリント回路板アセンブリ | |
| JPH0964493A (ja) | 回路基板の配線構造及びその形成法 | |
| US5776662A (en) | Method for fabricating a chip carrier with migration barrier, and resulating chip carrier | |
| JPH06275933A (ja) | 回路基板及びその作製方法 | |
| JPH02241077A (ja) | シールド層を備えるプリント配線板 | |
| JP2003347700A (ja) | 配線基板 | |
| JPH05335713A (ja) | 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法 | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| US6274291B1 (en) | Method of reducing defects in I/C card and resulting card | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| JPH05152750A (ja) | 多層配線基板の製造方法 | |
| JPH06268377A (ja) | 多層配線基板の製造方法 | |
| JPH10335826A (ja) | 多層配線回路基板及びその製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPH0927665A (ja) | 定抵抗可撓性回路基板及びその製造方法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JPH0758438A (ja) | 回路基板及びその製造方法 | |
| JPH07273488A (ja) | 電磁シールド付プリント配線板とその製造方法 |