JPH0962584A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0962584A JPH0962584A JP7215761A JP21576195A JPH0962584A JP H0962584 A JPH0962584 A JP H0962584A JP 7215761 A JP7215761 A JP 7215761A JP 21576195 A JP21576195 A JP 21576195A JP H0962584 A JPH0962584 A JP H0962584A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data processing
- processing device
- data storage
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
- G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 高度なデータの機密保持機能を有するデータ
処理装置を提供することである。 【解決手段】 データ処理装置本体２１の接続コネクタ
３にデータ記憶装置２２の接続部が接続されると、マイ
クロプロセッサ５１は電源が供給されてデータ処理装置
本体２１側に識別信号を出力する。データ処理装置本体
２１は入力した識別信号が所定の信号であれば、データ
記憶装置２２側に判別信号を出力する。マイクロプロセ
ッサ５１はこの判別信号が入力しない場合や所定のもの
でない場合には、制御部６を非アクティブとしてメモリ
部５からのデータの読出しを禁止するとともに、スイッ
チ５３をオフ、スイッチ５４をパルス的にオン、オフさ
せ、メモリ部５に記憶されているデータを消去する。
処理装置を提供することである。 【解決手段】 データ処理装置本体２１の接続コネクタ
３にデータ記憶装置２２の接続部が接続されると、マイ
クロプロセッサ５１は電源が供給されてデータ処理装置
本体２１側に識別信号を出力する。データ処理装置本体
２１は入力した識別信号が所定の信号であれば、データ
記憶装置２２側に判別信号を出力する。マイクロプロセ
ッサ５１はこの判別信号が入力しない場合や所定のもの
でない場合には、制御部６を非アクティブとしてメモリ
部５からのデータの読出しを禁止するとともに、スイッ
チ５３をオフ、スイッチ５４をパルス的にオン、オフさ
せ、メモリ部５に記憶されているデータを消去する。
Description
【０００１】
【発明の属する技術分野】この発明は、オフィスオート
メーション機器やパーソナルコンピュータ等に接続され
てデータが読み出されるデータ記憶装置からのデータの
読出しの機密保持機能を有するデータ処理装置に関す
る。
メーション機器やパーソナルコンピュータ等に接続され
てデータが読み出されるデータ記憶装置からのデータの
読出しの機密保持機能を有するデータ処理装置に関す
る。
【０００２】
【従来の技術】近年、オフィスオートメーション機器や
パーソナルコンピュータ等のデータ処理装置において、
外部記憶装置としてフロッピディスク装置、ハードディ
スク装置、光磁気ディスク装置のほかにＩＣカードが使
用されている。従来のこの種のＩＣカードおよび該ＩＣ
カードが接続されるデータ処理装置本体の一部を図２に
示す。
パーソナルコンピュータ等のデータ処理装置において、
外部記憶装置としてフロッピディスク装置、ハードディ
スク装置、光磁気ディスク装置のほかにＩＣカードが使
用されている。従来のこの種のＩＣカードおよび該ＩＣ
カードが接続されるデータ処理装置本体の一部を図２に
示す。
【０００３】上記ＩＣカード１およびデータ処理装置本
体（たとえばパーソナルコンピュータ）２は予め定めら
れた所定の規格を有しており、該データ処理装置本体２
の接続コネクタ３に上記ＩＣカード１の接続部４が接続
される。上記ＩＣカード１は、データを格納するメモリ
部５、該メモリ部５へのデータの書込みおよび読出しを
制御するカードモード制御部６、上記メモリ部５のアド
レスを指定するアドレスデコーダ７並びにアドレスバス
バッファ８、上記メモリ部５に書き込まれるデータおよ
び上記メモリ部５から読み出されるデータを一時的に記
憶するデータバスバッファ９を備えている。上記メモリ
部５は通常、複数のメモリ素子から構成されている。
体（たとえばパーソナルコンピュータ）２は予め定めら
れた所定の規格を有しており、該データ処理装置本体２
の接続コネクタ３に上記ＩＣカード１の接続部４が接続
される。上記ＩＣカード１は、データを格納するメモリ
部５、該メモリ部５へのデータの書込みおよび読出しを
制御するカードモード制御部６、上記メモリ部５のアド
レスを指定するアドレスデコーダ７並びにアドレスバス
バッファ８、上記メモリ部５に書き込まれるデータおよ
び上記メモリ部５から読み出されるデータを一時的に記
憶するデータバスバッファ９を備えている。上記メモリ
部５は通常、複数のメモリ素子から構成されている。
【０００４】上記アドレスデコーダ７は、データ処理装
置本体２のＣＰＵ１１からＩＣカード１に供給されるア
ドレス信号の上位ビット（アドレス信号ＡＵ）により上
記メモリ素子を選択する。また、上記アドレスバスバッ
ファ８は、選択された上記メモリ素子のアドレスをアド
レス信号の下位ビット（アドレス信号ＡＬ）により指定
する。上記カードモード制御部６は、データ処理装置本
体２のＣＰＵ１１から供給されるモード制御信号バーＭ
Ｃ１およびいま一つのモード制御信号ＭＣ２により、上
記メモリ部５へのデータの書込みおよび上記メモリ部５
からのデータの読出しを制御する。
置本体２のＣＰＵ１１からＩＣカード１に供給されるア
ドレス信号の上位ビット（アドレス信号ＡＵ）により上
記メモリ素子を選択する。また、上記アドレスバスバッ
ファ８は、選択された上記メモリ素子のアドレスをアド
レス信号の下位ビット（アドレス信号ＡＬ）により指定
する。上記カードモード制御部６は、データ処理装置本
体２のＣＰＵ１１から供給されるモード制御信号バーＭ
Ｃ１およびいま一つのモード制御信号ＭＣ２により、上
記メモリ部５へのデータの書込みおよび上記メモリ部５
からのデータの読出しを制御する。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
構成を有するデータ処理装置では、ＩＣカード１および
データ処理装置本体２は一般に標準化された規格を有し
ている。したがって、標準化された規格を有するＩＣカ
ード１に書き込まれているデータは、標準化された規格
を有する全てのデータ処理装置本体２で読み出すことが
できる。このため、従来のデータ処理装置ではＩＣカー
ド１に記憶されているデータの機密を保持することがで
きないという問題があった。
構成を有するデータ処理装置では、ＩＣカード１および
データ処理装置本体２は一般に標準化された規格を有し
ている。したがって、標準化された規格を有するＩＣカ
ード１に書き込まれているデータは、標準化された規格
を有する全てのデータ処理装置本体２で読み出すことが
できる。このため、従来のデータ処理装置ではＩＣカー
ド１に記憶されているデータの機密を保持することがで
きないという問題があった。
【０００６】本発明は、上述のような課題を解決するた
めになされたもので、第１の目的は、高度なデータの機
密保持機能を有するデータ処理装置を提供することであ
る。
めになされたもので、第１の目的は、高度なデータの機
密保持機能を有するデータ処理装置を提供することであ
る。
【０００７】また、第２の目的は、不正なデータの読出
しが試みられたときにデータ記憶手段に記憶されている
データを消滅させるようにしたデータ処理装置を提供す
ることである。
しが試みられたときにデータ記憶手段に記憶されている
データを消滅させるようにしたデータ処理装置を提供す
ることである。
【０００８】さらに、第３の目的は、不正なデータの読
出しが試みられたときにデータ記憶手段に記憶されてい
るデータを簡単な構成により消滅させるようにしたデー
タ処理装置を提供することである。
出しが試みられたときにデータ記憶手段に記憶されてい
るデータを簡単な構成により消滅させるようにしたデー
タ処理装置を提供することである。
【０００９】
【課題を解決するための手段】本発明の第１の態様は、
予め定められた所定の規格を有する接続コネクタ手段を
通して外部からデータが入力するデータ処理装置本体
と、上記接続コネクタ手段に着脱可能に接続される接続
部、データを格納するデータ格納部および上記データ処
理装置本体から供給される制御信号を受けて上記データ
格納部の動作を制御する制御部を有するデータ記憶手段
とからなるデータ処理装置であって、特定のデータ処理
装置本体が特定のデータ記憶手段から供給される識別信
号を検出してその判別信号を出力する識別信号判別手段
を備え、上記特定のデータ記憶手段がデータ処理装置本
体からの上記判別信号の返送がないときには上記データ
格納部に格納されているデータを消滅させるデータ消滅
手段を備えていることを特徴とする。この第１の態様に
かかるデータ処理装置においては、特定のデータ記憶手
段から識別信号を出力しても特定のデータ処理装置本体
の識別信号判別手段側から判別信号の返送がないときに
は、上記特定のデータ記憶手段のデータ消滅手段はデー
タ格納部に格納されているデータを消滅させる。
予め定められた所定の規格を有する接続コネクタ手段を
通して外部からデータが入力するデータ処理装置本体
と、上記接続コネクタ手段に着脱可能に接続される接続
部、データを格納するデータ格納部および上記データ処
理装置本体から供給される制御信号を受けて上記データ
格納部の動作を制御する制御部を有するデータ記憶手段
とからなるデータ処理装置であって、特定のデータ処理
装置本体が特定のデータ記憶手段から供給される識別信
号を検出してその判別信号を出力する識別信号判別手段
を備え、上記特定のデータ記憶手段がデータ処理装置本
体からの上記判別信号の返送がないときには上記データ
格納部に格納されているデータを消滅させるデータ消滅
手段を備えていることを特徴とする。この第１の態様に
かかるデータ処理装置においては、特定のデータ記憶手
段から識別信号を出力しても特定のデータ処理装置本体
の識別信号判別手段側から判別信号の返送がないときに
は、上記特定のデータ記憶手段のデータ消滅手段はデー
タ格納部に格納されているデータを消滅させる。
【００１０】本発明の第２の態様は、予め定められた所
定の規格を有する接続コネクタ手段を通して外部からデ
ータが入力するデータ処理装置本体と、上記接続コネク
タ手段に着脱可能に接続される接続部、上記データ処理
装置本体およびバックアップ電源から電源が供給される
データ格納部および上記データ処理装置本体から供給さ
れる制御信号を受けて上記データ格納部の動作を制御す
る制御部を有するデータ記憶手段とからなるデータ処理
装置であって、特定のデータ処理装置本体が特定のデー
タ記憶手段から供給される識別信号を検出してその判別
信号を出力する識別信号判別手段を備え、上記特定のデ
ータ記憶手段がデータ処理装置本体からの上記判別信号
の返送がないときには上記制御部を非アクティブとする
とともに上記データ格納部の電源供給を遮断して上記デ
ータ格納部に格納されているデータを消滅させるデータ
消滅手段を備えていることを特徴とする。この第２の態
様にかかるデータ処理装置においては、特定のデータ記
憶手段から識別信号を出力しても特定のデータ処理装置
本体の識別信号判別手段側から判別信号の返送がないと
きには、上記特定のデータ記憶手段のデータ消滅手段は
上記制御部を非アクティブとしてデータの読出しを禁止
するとともに、データ格納部に格納されているデータを
消滅させる。
定の規格を有する接続コネクタ手段を通して外部からデ
ータが入力するデータ処理装置本体と、上記接続コネク
タ手段に着脱可能に接続される接続部、上記データ処理
装置本体およびバックアップ電源から電源が供給される
データ格納部および上記データ処理装置本体から供給さ
れる制御信号を受けて上記データ格納部の動作を制御す
る制御部を有するデータ記憶手段とからなるデータ処理
装置であって、特定のデータ処理装置本体が特定のデー
タ記憶手段から供給される識別信号を検出してその判別
信号を出力する識別信号判別手段を備え、上記特定のデ
ータ記憶手段がデータ処理装置本体からの上記判別信号
の返送がないときには上記制御部を非アクティブとする
とともに上記データ格納部の電源供給を遮断して上記デ
ータ格納部に格納されているデータを消滅させるデータ
消滅手段を備えていることを特徴とする。この第２の態
様にかかるデータ処理装置においては、特定のデータ記
憶手段から識別信号を出力しても特定のデータ処理装置
本体の識別信号判別手段側から判別信号の返送がないと
きには、上記特定のデータ記憶手段のデータ消滅手段は
上記制御部を非アクティブとしてデータの読出しを禁止
するとともに、データ格納部に格納されているデータを
消滅させる。
【００１１】本発明の第３の態様は、上記第１または第
２の態様にかかるデータ処理装置において、上記識別信
号が特定のデータ記憶手段に対応して定められた特定の
コードおよびシーケンスを有して出力し、上記判別信号
が特定のデータ処理装置本体に対応して定められた特定
のコードおよびシーケンスを有して出力することを特徴
とする。この第３の態様にかかるデータ処理装置は、基
本的に第１または第２の態様にかかるデータ処理装置と
同様の作用を奏する。さらに、特定のコードおよびシー
ケンスを有する識別信号が特定のデータ処理装置本体側
で検出され、かつ、特定のコードおよびシーケンスを有
する判別信号が特定のデータ記憶手段で検出されない限
り、データ格納部からのデータの読出しは行われない。
２の態様にかかるデータ処理装置において、上記識別信
号が特定のデータ記憶手段に対応して定められた特定の
コードおよびシーケンスを有して出力し、上記判別信号
が特定のデータ処理装置本体に対応して定められた特定
のコードおよびシーケンスを有して出力することを特徴
とする。この第３の態様にかかるデータ処理装置は、基
本的に第１または第２の態様にかかるデータ処理装置と
同様の作用を奏する。さらに、特定のコードおよびシー
ケンスを有する識別信号が特定のデータ処理装置本体側
で検出され、かつ、特定のコードおよびシーケンスを有
する判別信号が特定のデータ記憶手段で検出されない限
り、データ格納部からのデータの読出しは行われない。
【００１２】本発明の第４の態様は、上記２または第３
の態様にかかるデータ処理装置において、上記データ消
滅手段がマイクロプロセッサと上記判別信号の返送がな
いときに上記マイクロプロセッサにより上記データ格納
手段のデータ処理装置本体およびバックアップ電源から
の電源供給が遮断されるスイッチであることを特徴とす
る。この第４の態様にかかるデータ処理装置は、基本的
には第２または第３の態様にかかるデータ処理装置と同
様の作用を奏する。さらに、判別信号の返送がないとき
に上記スイッチがデータ格納部に供給される電源を遮断
し、データ格納部に格納されているデータを消滅させ
る。
の態様にかかるデータ処理装置において、上記データ消
滅手段がマイクロプロセッサと上記判別信号の返送がな
いときに上記マイクロプロセッサにより上記データ格納
手段のデータ処理装置本体およびバックアップ電源から
の電源供給が遮断されるスイッチであることを特徴とす
る。この第４の態様にかかるデータ処理装置は、基本的
には第２または第３の態様にかかるデータ処理装置と同
様の作用を奏する。さらに、判別信号の返送がないとき
に上記スイッチがデータ格納部に供給される電源を遮断
し、データ格納部に格納されているデータを消滅させ
る。
【００１３】本発明の第５の態様は、上記第１から第４
の態様のいずれか一にかかるデータ処理装置において、
上記特定のデータ処理装置本体がパーソナルコンピュー
タであり、上記特定のデータ記憶手段がＩＣカードであ
ることを特徴とする。この第５の態様にかかるデータ処
理装置は、基本的には第１から第４の態様のいずれか一
にかかるデータ処理装置と同様の作用を奏する。さら
に、不正なデータの読出しが試みられると、ＩＣカード
内のデータが消滅する。
の態様のいずれか一にかかるデータ処理装置において、
上記特定のデータ処理装置本体がパーソナルコンピュー
タであり、上記特定のデータ記憶手段がＩＣカードであ
ることを特徴とする。この第５の態様にかかるデータ処
理装置は、基本的には第１から第４の態様のいずれか一
にかかるデータ処理装置と同様の作用を奏する。さら
に、不正なデータの読出しが試みられると、ＩＣカード
内のデータが消滅する。
【００１４】
【発明の実施の形態】実施の形態１．図１はデータの読
出しの保護機能を有するいわゆるセキュリティ対応のパ
ーソナルコンピュータ（以下、パソコンと記す。）２１
およびそれに接続されるセキュリティ対応のＩＣカード
２２とからなるこの発明の一つの実施の形態であるデー
タ処理装置を示すものである。上記パソコン２１は予め
定められた所定の規格を有する接続コネクタ３を有し、
該接続コネクタ３には上記ＩＣカード２２の接続部４が
着脱可能に接続される。
出しの保護機能を有するいわゆるセキュリティ対応のパ
ーソナルコンピュータ（以下、パソコンと記す。）２１
およびそれに接続されるセキュリティ対応のＩＣカード
２２とからなるこの発明の一つの実施の形態であるデー
タ処理装置を示すものである。上記パソコン２１は予め
定められた所定の規格を有する接続コネクタ３を有し、
該接続コネクタ３には上記ＩＣカード２２の接続部４が
着脱可能に接続される。
【００１５】上記ＩＣカード２２は、データを格納する
複数のメモリ素子からなるメモリ部５、該メモリ部５へ
のデータの書込みおよび該メモリ部５からのデータの読
出しを制御するカードモード制御部６、上記メモリ部５
のアドレスを指定するアドレスデコーダ７およびアドレ
スバスバッファ８、上記メモリ部５に書き込まれるデー
タおよび上記メモリ部５から読み出されるデータを一時
的に記憶するデータバスバッファ９を備える。上記ＩＣ
カード２２はまた、それがセキュリティ対応のＩＣカー
ドであることを示す識別信号を出力するとともに上記パ
ソコン２１側から返送される上記識別信号の判別信号を
検出するマイクロプロセッサ５１、ＩＣカード２２の電
源制御部５２、上記メモリ部５に記憶されているデータ
をバックアップするためのバッテリＢおよび上記マイク
ロプロセッサ５１によりメモリ部５に対する電源供給の
オン、オフを制御するスイッチ５３，５４を備える。
複数のメモリ素子からなるメモリ部５、該メモリ部５へ
のデータの書込みおよび該メモリ部５からのデータの読
出しを制御するカードモード制御部６、上記メモリ部５
のアドレスを指定するアドレスデコーダ７およびアドレ
スバスバッファ８、上記メモリ部５に書き込まれるデー
タおよび上記メモリ部５から読み出されるデータを一時
的に記憶するデータバスバッファ９を備える。上記ＩＣ
カード２２はまた、それがセキュリティ対応のＩＣカー
ドであることを示す識別信号を出力するとともに上記パ
ソコン２１側から返送される上記識別信号の判別信号を
検出するマイクロプロセッサ５１、ＩＣカード２２の電
源制御部５２、上記メモリ部５に記憶されているデータ
をバックアップするためのバッテリＢおよび上記マイク
ロプロセッサ５１によりメモリ部５に対する電源供給の
オン、オフを制御するスイッチ５３，５４を備える。
【００１６】上記アドレスデコーダ７には、パソコン２
１のＣＰＵ１１からアドレスバス１５、接続コネクタ３
のコネクタ端子１６、ＩＣカード２２の接続部４の接続
端子１７およびアドレスバス１８を通してアドレス信号
の上位ビット（以下、アドレス信号ＡＵと記す。）が供
給される。これにより、上記アドレスデコーダ７はアド
レス信号ＡＵに対応するメモリ部５の複数のメモリ素子
から一つのメモリ素子を選択する。また、上記アドレス
バスバッファ８には、パソコン２１のＣＰＵ１１から、
該パソコン２１のアドレスバス２５、接続コネクタ３の
コネクタ端子２６、ＩＣカード２２の接続部４の接続端
子２７およびアドレスバス２８を通してアドレス信号の
下位ビット（以下、アドレス信号ＡＬと記す。）が供給
される。これにより、上記アドレスバスバッファ８はア
ドレス信号ＡＬに対応する上記メモリ素子のアドレスを
指定する。
１のＣＰＵ１１からアドレスバス１５、接続コネクタ３
のコネクタ端子１６、ＩＣカード２２の接続部４の接続
端子１７およびアドレスバス１８を通してアドレス信号
の上位ビット（以下、アドレス信号ＡＵと記す。）が供
給される。これにより、上記アドレスデコーダ７はアド
レス信号ＡＵに対応するメモリ部５の複数のメモリ素子
から一つのメモリ素子を選択する。また、上記アドレス
バスバッファ８には、パソコン２１のＣＰＵ１１から、
該パソコン２１のアドレスバス２５、接続コネクタ３の
コネクタ端子２６、ＩＣカード２２の接続部４の接続端
子２７およびアドレスバス２８を通してアドレス信号の
下位ビット（以下、アドレス信号ＡＬと記す。）が供給
される。これにより、上記アドレスバスバッファ８はア
ドレス信号ＡＬに対応する上記メモリ素子のアドレスを
指定する。
【００１７】上記データバスバッファ９は上記メモリ部
５とデータバス４４により接続されるとともに、データ
バス４５によりＩＣカード２２の接続部４の所定の接続
端子４６に接続されている。該接続端子４６にはパソコ
ン２１の接続コネクタ３のコネクタ端子４７が接続さ
れ、該コネクタ端子４７にはＣＰＵ１１のデータバス４
８が接続される。
５とデータバス４４により接続されるとともに、データ
バス４５によりＩＣカード２２の接続部４の所定の接続
端子４６に接続されている。該接続端子４６にはパソコ
ン２１の接続コネクタ３のコネクタ端子４７が接続さ
れ、該コネクタ端子４７にはＣＰＵ１１のデータバス４
８が接続される。
【００１８】上記カードモード制御部６には、データの
読出しおよび書込みを制御するモード制御信号バーＭＣ
１およびモード制御信号ＭＣ２がパソコン２１のＣＰＵ
１１から供給される。上記カードモード制御信号バーＭ
Ｃ１は、パソコン２１の接続コネクタ３のコネクタ端子
３４、ＩＣカード２２の接続部４の接続端子３５を通し
て上記カードモード制御部６に入力する。また、上記カ
ードモード制御信号ＭＣ２は、パソコン２１の接続コネ
クタ３のコネクタ端子３６、ＩＣカード２２の制御部４
の接続端子３７を通して上記カードモード制御部６に入
力する。上記カードモード制御部６は、マイクロプロセ
ッサ５１からの信号によりアクティブおよび非アクティ
ブとなる。
読出しおよび書込みを制御するモード制御信号バーＭＣ
１およびモード制御信号ＭＣ２がパソコン２１のＣＰＵ
１１から供給される。上記カードモード制御信号バーＭ
Ｃ１は、パソコン２１の接続コネクタ３のコネクタ端子
３４、ＩＣカード２２の接続部４の接続端子３５を通し
て上記カードモード制御部６に入力する。また、上記カ
ードモード制御信号ＭＣ２は、パソコン２１の接続コネ
クタ３のコネクタ端子３６、ＩＣカード２２の制御部４
の接続端子３７を通して上記カードモード制御部６に入
力する。上記カードモード制御部６は、マイクロプロセ
ッサ５１からの信号によりアクティブおよび非アクティ
ブとなる。
【００１９】上記マイクロプロセッサ５１および電源制
御部５２には、パソコン２１の電源供給ライン５５、接
続コネクタ３のコネクタ端子５６、ＩＣカード２２の接
続部４の接続端子５７および電源ライン５８を通して上
記電源電圧Ｖｃｃが供給される。これにより、ＩＣカー
ド２２の上記マイクロプロセッサ５１はパソコン２１の
接続コネクタ３にＩＣカード２２の接続部４が接続され
ると電源電圧Ｖｃｃが供給される。上記マイクロプロセ
ッサ５１とパソコン２１のＣＰＵ１１とは、バス６１、
接続コネクタ３のコネクタ端子６２、ＩＣカード２２の
接続部４の接続端子６３、バス６４を通して相互に接続
されている。
御部５２には、パソコン２１の電源供給ライン５５、接
続コネクタ３のコネクタ端子５６、ＩＣカード２２の接
続部４の接続端子５７および電源ライン５８を通して上
記電源電圧Ｖｃｃが供給される。これにより、ＩＣカー
ド２２の上記マイクロプロセッサ５１はパソコン２１の
接続コネクタ３にＩＣカード２２の接続部４が接続され
ると電源電圧Ｖｃｃが供給される。上記マイクロプロセ
ッサ５１とパソコン２１のＣＰＵ１１とは、バス６１、
接続コネクタ３のコネクタ端子６２、ＩＣカード２２の
接続部４の接続端子６３、バス６４を通して相互に接続
されている。
【００２０】上記電源制御部５２は電源電圧Ｖｃｃを所
定の電圧に調整し、ＩＣカード２２内部の上記メモリ部
５、カードモード制御部６、アドレスデコーダ７、アド
レスバスバッファ８、データバスバッファ９へ供給す
る。上記電源制御部５２の出力端子とメモリ部５の電源
供給端子との間には上記スイッチ５３が接続され、ま
た、上記メモリ部５の電源供給端子とアースとの間には
いま一つのスイッチ５４が接続される。上記メモリ部５
の電源供給端子にはダイオードＤ1のカソードが接続さ
れている。該ダイオードＤ1のアノードには抵抗Ｒの一
端およびいま一つのダイオードＤ2のカソードが接続さ
れ、上記抵抗Ｒの他端とダイオードＤ2のアノードはバ
ッテリＢの正極に接続され、該バッテリＢの負極は接地
されている。上記スイッチ５３および５４はいずれもマ
イクロプロセッサ５１によりそのオンおよびオフが制御
される。
定の電圧に調整し、ＩＣカード２２内部の上記メモリ部
５、カードモード制御部６、アドレスデコーダ７、アド
レスバスバッファ８、データバスバッファ９へ供給す
る。上記電源制御部５２の出力端子とメモリ部５の電源
供給端子との間には上記スイッチ５３が接続され、ま
た、上記メモリ部５の電源供給端子とアースとの間には
いま一つのスイッチ５４が接続される。上記メモリ部５
の電源供給端子にはダイオードＤ1のカソードが接続さ
れている。該ダイオードＤ1のアノードには抵抗Ｒの一
端およびいま一つのダイオードＤ2のカソードが接続さ
れ、上記抵抗Ｒの他端とダイオードＤ2のアノードはバ
ッテリＢの正極に接続され、該バッテリＢの負極は接地
されている。上記スイッチ５３および５４はいずれもマ
イクロプロセッサ５１によりそのオンおよびオフが制御
される。
【００２１】このように構成された図１のデータ処理装
置において、パソコン２１の接続コネクタ３に上記ＩＣ
カード２２の接続部４が接続されると、ＩＣカード２２
内の上記マイクロプロセッサ５１に電源電圧Ｖｃｃが印
加される。これにより、上記マイクロプロセッサ５１
は、セキュリティ対応のＩＣカード２２が有している所
定のシーケンスで予め定められたコードを有する識別信
号をパソコン２１のＣＰＵ１１に出力する。パソコン２
１のＣＰＵ１１は上記識別信号が所定のコードを有しか
つ所定のシーケンスで入力したか否かを判定し、上記パ
ソコン２１の接続コネクタ３に接続されたＩＣカード２
２がセキュリティ対応のものであるか否かを判別する。
置において、パソコン２１の接続コネクタ３に上記ＩＣ
カード２２の接続部４が接続されると、ＩＣカード２２
内の上記マイクロプロセッサ５１に電源電圧Ｖｃｃが印
加される。これにより、上記マイクロプロセッサ５１
は、セキュリティ対応のＩＣカード２２が有している所
定のシーケンスで予め定められたコードを有する識別信
号をパソコン２１のＣＰＵ１１に出力する。パソコン２
１のＣＰＵ１１は上記識別信号が所定のコードを有しか
つ所定のシーケンスで入力したか否かを判定し、上記パ
ソコン２１の接続コネクタ３に接続されたＩＣカード２
２がセキュリティ対応のものであるか否かを判別する。
【００２２】上記パソコン２１のＣＰＵ１１は、上記Ｉ
Ｃカード１１から入力した上記識別信号がセキュリティ
対応のＩＣカードからの所定のものであると判定する
と、上記ＣＰＵ１１は所定のシーケンスで予め定められ
たコードを有するセキュリティ対応のパソコン２１であ
ることを示す判別信号をＩＣカード２２のマイクロプロ
セッサ５１に返送する。マイクロプロセッサ５１は返送
された上記判別信号がセキュリティ対応のパソコン２１
からのものであるか否かを判定する。上記マイクロプロ
セッサ５１は上記判別信号がセキュリティ対応のパソコ
ン２１からのものであると判定すると、上記マイクロプ
ロセッサ５１はカードモード制御部６をアクティブとす
る。これによりＩＣカード２２のメモリ部５は、パソコ
ン２１のＣＰＵ１１側から出力するモード制御信号バー
ＭＣ１およびモード制御信号ＭＣ２によりデータの書込
みおよび読出しのモードが制御され、ＩＣカード側２２
からパソコン２１側へのデータの読出しが可能になる。
Ｃカード１１から入力した上記識別信号がセキュリティ
対応のＩＣカードからの所定のものであると判定する
と、上記ＣＰＵ１１は所定のシーケンスで予め定められ
たコードを有するセキュリティ対応のパソコン２１であ
ることを示す判別信号をＩＣカード２２のマイクロプロ
セッサ５１に返送する。マイクロプロセッサ５１は返送
された上記判別信号がセキュリティ対応のパソコン２１
からのものであるか否かを判定する。上記マイクロプロ
セッサ５１は上記判別信号がセキュリティ対応のパソコ
ン２１からのものであると判定すると、上記マイクロプ
ロセッサ５１はカードモード制御部６をアクティブとす
る。これによりＩＣカード２２のメモリ部５は、パソコ
ン２１のＣＰＵ１１側から出力するモード制御信号バー
ＭＣ１およびモード制御信号ＭＣ２によりデータの書込
みおよび読出しのモードが制御され、ＩＣカード側２２
からパソコン２１側へのデータの読出しが可能になる。
【００２３】これに対し、一般のユーザが上記ＩＣカー
ド２２を入手し、そのデータを読み出そうとして上記Ｉ
Ｃカード２２の接続部４をセキュリティ対応でない一般
のパソコンの接続コネクタに接続すると、ＩＣカード２
２内の上記マイクロプロセッサ５１に電源電圧Ｖｃｃが
印加される。これにより上記マイクロプロセッサ５１
は、上記と同様にＩＣカード２２の識別信号を出力す
る。しかし、一般のパソコンには上記ＩＣカード２２か
ら図１の接続コネクタ３のコネクタ端子６２に入力する
識別信号をＣＰＵ１１に伝送する線路がないので、一般
のパソコンのＣＰＵには上記識別信号は入力しない。ま
た、一般のパソコンのＣＰＵは上記識別信号の判別信号
も発生しない。したがって、上記ＩＣカード２２の接続
部４がセキュリティ対応でない一般のパソコンの接続コ
ネクタに接続されたときには、該パソコン側から上記Ｉ
Ｃカード２２のマイクロプロセッサ５１へは上記判別信
号が返送されない。
ド２２を入手し、そのデータを読み出そうとして上記Ｉ
Ｃカード２２の接続部４をセキュリティ対応でない一般
のパソコンの接続コネクタに接続すると、ＩＣカード２
２内の上記マイクロプロセッサ５１に電源電圧Ｖｃｃが
印加される。これにより上記マイクロプロセッサ５１
は、上記と同様にＩＣカード２２の識別信号を出力す
る。しかし、一般のパソコンには上記ＩＣカード２２か
ら図１の接続コネクタ３のコネクタ端子６２に入力する
識別信号をＣＰＵ１１に伝送する線路がないので、一般
のパソコンのＣＰＵには上記識別信号は入力しない。ま
た、一般のパソコンのＣＰＵは上記識別信号の判別信号
も発生しない。したがって、上記ＩＣカード２２の接続
部４がセキュリティ対応でない一般のパソコンの接続コ
ネクタに接続されたときには、該パソコン側から上記Ｉ
Ｃカード２２のマイクロプロセッサ５１へは上記判別信
号が返送されない。
【００２４】判別信号がパソコン側から返送されない場
合は上記ＩＣカード２１が一般のパソコンに接続されて
データが不正に読み出されようとする場合であるから、
上記ＩＣカードのマイクロプロセッサ５１はカードモー
ド制御部６を非アクティブとし、パソコン２１のＣＰＵ
１１側から出力するモード制御信号バーＭＣ１およびモ
ード制御信号ＭＣ２によるＩＣカード側２２からパソコ
ン２１側へのデータの読出しを禁止する。上記マイクロ
プロセッサ５１はその後スイッチ５３をオフし、電源制
御部５２を通してパソコン２１側からメモリ部５に供給
される電源を遮断し、さらに、いまひとつのスイッチ５
４をパルス的にオン、オフさせ、ＩＣカード２２内のバ
ックアップ用のバッテリＢからメモリ部５に供給される
電源を遮断する。これにより、上記メモリ部５に記憶さ
れているデータは消去される。
合は上記ＩＣカード２１が一般のパソコンに接続されて
データが不正に読み出されようとする場合であるから、
上記ＩＣカードのマイクロプロセッサ５１はカードモー
ド制御部６を非アクティブとし、パソコン２１のＣＰＵ
１１側から出力するモード制御信号バーＭＣ１およびモ
ード制御信号ＭＣ２によるＩＣカード側２２からパソコ
ン２１側へのデータの読出しを禁止する。上記マイクロ
プロセッサ５１はその後スイッチ５３をオフし、電源制
御部５２を通してパソコン２１側からメモリ部５に供給
される電源を遮断し、さらに、いまひとつのスイッチ５
４をパルス的にオン、オフさせ、ＩＣカード２２内のバ
ックアップ用のバッテリＢからメモリ部５に供給される
電源を遮断する。これにより、上記メモリ部５に記憶さ
れているデータは消去される。
【００２５】上記のように、図１のデータ処理装置で
は、機密のデータ等が記憶されている特定のＩＣカード
２２を不正に入手したものが、セキュリティ対応でない
一般のパソコンを使用してデータを読み出そうとする
と、データの読出しが禁止されるばかりでなく、ＩＣカ
ード２２の記憶部５に記憶されているデータも消去され
てしまうので、比較的簡単な構成により高いセキュリテ
ィ効果を得ることができる。
は、機密のデータ等が記憶されている特定のＩＣカード
２２を不正に入手したものが、セキュリティ対応でない
一般のパソコンを使用してデータを読み出そうとする
と、データの読出しが禁止されるばかりでなく、ＩＣカ
ード２２の記憶部５に記憶されているデータも消去され
てしまうので、比較的簡単な構成により高いセキュリテ
ィ効果を得ることができる。
【図１】 本発明にかかるデータ処理装置の実施の形態
１のシステム構成図である。
１のシステム構成図である。
【図２】 従来のデータ処理装置のシステム構成図であ
る。
る。
１ ＩＣカード、２ データ処理装置本体、３ 接続コ
ネクタ、４ 接続部、５ メモリ部、６ カードモード
制御部、７ アドレスデコーダ、８ アドレスバッフ
ァ、９ データバスバッファ、１１ ＣＰＵ、１５ ア
ドレスバス、１６ コネクタ端子、１７ 接続端子、２
１ パーソナルコンピュータ、２２ ＩＣカード、５１
マイクロプロセッサ、５２ 電源制御部、５３ スイ
ッチ、５４ スイッチ、５５ 電源供給ライン、５６
コネクタ端子、５７ 接続端子、５８ 電源ライン、６
１ バス、６２ コネクタ端子、６３ 接続端子、６４
バス、Ｖｃｃ 電源電圧、Ｂ バッテリ
ネクタ、４ 接続部、５ メモリ部、６ カードモード
制御部、７ アドレスデコーダ、８ アドレスバッフ
ァ、９ データバスバッファ、１１ ＣＰＵ、１５ ア
ドレスバス、１６ コネクタ端子、１７ 接続端子、２
１ パーソナルコンピュータ、２２ ＩＣカード、５１
マイクロプロセッサ、５２ 電源制御部、５３ スイ
ッチ、５４ スイッチ、５５ 電源供給ライン、５６
コネクタ端子、５７ 接続端子、５８ 電源ライン、６
１ バス、６２ コネクタ端子、６３ 接続端子、６４
バス、Ｖｃｃ 電源電圧、Ｂ バッテリ
Claims (5)
- 【請求項１】 予め定められた所定の規格を有する接続
コネクタ手段を通して外部からデータが入力するデータ
処理装置本体と、上記接続コネクタ手段に着脱可能に接
続される接続部、データを格納するデータ格納部および
上記データ処理装置本体から供給される制御信号を受け
て上記データ格納部の動作を制御する制御部を有するデ
ータ記憶手段とからなるデータ処理装置であって、 特定のデータ処理装置本体が特定のデータ記憶手段から
供給される識別信号を検出してその判別信号を出力する
識別信号判別手段を備え、上記特定のデータ記憶手段が
データ処理装置本体からの上記判別信号の返送がないと
きには上記データ格納部に格納されているデータを消滅
させるデータ消滅手段を備えていることを特徴とするデ
ータ処理装置。 - 【請求項２】 予め定められた所定の規格を有する接続
コネクタ手段を通して外部からデータが入力するデータ
処理装置本体と、上記接続コネクタ手段に着脱可能に接
続される接続部、上記データ処理装置本体およびバック
アップ電源から電源が供給されるデータ格納部および上
記データ処理装置本体から供給される制御信号を受けて
上記データ格納部の動作を制御する制御部を有するデー
タ記憶手段とからなるデータ処理装置であって、 特定のデータ処理装置本体が特定のデータ記憶手段から
供給される識別信号を検出してその判別信号を出力する
識別信号判別手段を備え、上記特定のデータ記憶手段が
データ処理装置本体からの上記判別信号の返送がないと
きには上記制御部を非アクティブとするとともに上記デ
ータ格納部の電源供給を遮断して上記データ格納部に格
納されているデータを消滅させるデータ消滅手段を備え
ていることを特徴とするデータ処理装置。 - 【請求項３】 上記識別信号が特定のデータ記憶手段に
対応して定められた特定のコードおよびシーケンスを有
して出力し、上記判別信号が特定のデータ処理装置本体
に対応して定められた特定のコードおよびシーケンスを
有して出力することを特徴とする請求項１または２記載
のデータ処理装置。 - 【請求項４】 上記データ消滅手段がマイクロプロセッ
サと上記判別信号の返送がないときに上記マイクロプロ
セッサにより上記データ格納手段のデータ処理装置本体
およびバックアップ電源からの電源供給が遮断されるス
イッチであることを特徴とする請求項２または３記載の
データ処理装置。 - 【請求項５】 上記特定のデータ処理装置本体がパーソ
ナルコンピュータであり、上記特定のデータ記憶手段が
ＩＣカードであることを特徴とする請求項１から４のい
ずれか一記載のデータ処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7215761A JPH0962584A (ja) | 1995-08-24 | 1995-08-24 | データ処理装置 |
| US08/581,228 US5758121A (en) | 1995-08-24 | 1995-12-29 | Data storage security apparatus and method which erases memory and utilizes a power switch to cut-off electric power during unsuccessful access |
| DE19601363A DE19601363C2 (de) | 1995-08-24 | 1996-01-16 | Datenspeichereinheit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7215761A JPH0962584A (ja) | 1995-08-24 | 1995-08-24 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0962584A true JPH0962584A (ja) | 1997-03-07 |
Family
ID=16677797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7215761A Pending JPH0962584A (ja) | 1995-08-24 | 1995-08-24 | データ処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5758121A (ja) |
| JP (1) | JPH0962584A (ja) |
| DE (1) | DE19601363C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4599665B2 (ja) * | 2000-06-28 | 2010-12-15 | 株式会社デンソー | Ｉｃカード |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10105408A (ja) * | 1996-09-30 | 1998-04-24 | Toshiba Corp | 情報処理装置 |
| JPH1185724A (ja) * | 1997-09-12 | 1999-03-30 | Oki Electric Ind Co Ltd | Ｃｐｕモード切替回路 |
| AU4603299A (en) | 1998-06-26 | 2000-01-17 | Ascom Nordic A/S | An apparatus and method for secure information processing |
| JP4300644B2 (ja) * | 1999-08-24 | 2009-07-22 | ソニー株式会社 | 携帯端末 |
| US6883075B2 (en) * | 2002-01-17 | 2005-04-19 | Silicon Storage Technology, Inc. | Microcontroller having embedded non-volatile memory with read protection |
| CN100390818C (zh) * | 2003-07-03 | 2008-05-28 | 株式会社瑞萨科技 | 多功能卡装置 |
| JP4412947B2 (ja) * | 2003-09-08 | 2010-02-10 | 株式会社ルネサステクノロジ | メモリカード |
| US20050247266A1 (en) * | 2004-05-04 | 2005-11-10 | Patel Nital S | Simultaneous control of deposition time and temperature of multi-zone furnaces |
| US7020019B2 (en) * | 2004-05-21 | 2006-03-28 | Simpletech, Inc. | System and method for destructive purge of memory device |
| US7502256B2 (en) * | 2004-11-30 | 2009-03-10 | Siliconsystems, Inc. | Systems and methods for reducing unauthorized data recovery from solid-state storage devices |
| US20060152173A1 (en) * | 2004-12-27 | 2006-07-13 | M-Systems Flash Disk Pioneers Ltd. | Method and apparatus for intentionally damaging a solid-state disk |
| US20070165456A1 (en) * | 2006-01-17 | 2007-07-19 | Simpletech, Inc. | System and method for purge of flash memory |
| JP2007310609A (ja) * | 2006-05-18 | 2007-11-29 | Fuji Xerox Co Ltd | データ処理装置、データ処理方法およびデータ処理プログラム |
| US7570533B1 (en) | 2006-12-13 | 2009-08-04 | Arrowhead Center, Inc. | Completely transportable erasable memory apparatus and method |
| US8896346B1 (en) | 2007-08-06 | 2014-11-25 | Lewis Innovative Technologies | Self-modifying FPGA for anti-tamper applications |
| US8159259B1 (en) | 2007-08-06 | 2012-04-17 | Lewis James M | Self-modifying FPGA for anti-tamper applications |
| US9172380B2 (en) * | 2013-07-04 | 2015-10-27 | Samsung Electronics Co., Ltd. | Method and apparatus for supporting self-destruction function in baseband modem |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239166A (en) * | 1989-01-17 | 1993-08-24 | Graves Marcel A | Secure data interchange system erasing a card memory upon an invalid response |
| US5237609A (en) * | 1989-03-31 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | Portable secure semiconductor memory device |
| JP2784550B2 (ja) * | 1990-03-05 | 1998-08-06 | 三菱電機株式会社 | 半導体記憶装置 |
| US5016223A (en) * | 1990-04-17 | 1991-05-14 | Mitsubishi Denki Kabushiki Kaisha | Memory card circuit |
| EP0772358A1 (en) * | 1991-08-09 | 1997-05-07 | Kabushiki Kaisha Toshiba | Memory card apparatus |
| JP3305737B2 (ja) * | 1991-11-27 | 2002-07-24 | 富士通株式会社 | 情報処理装置の機密情報管理方式 |
| US5361228A (en) * | 1992-04-30 | 1994-11-01 | Fuji Photo Film Co., Ltd. | IC memory card system having a common data and address bus |
| US5432939A (en) * | 1992-05-27 | 1995-07-11 | International Business Machines Corp. | Trusted personal computer system with management control over initial program loading |
| DE4339460C1 (de) * | 1993-11-19 | 1995-04-06 | Siemens Ag | Verfahren zur Authentifizierung eines Systemteils durch ein anderes Systemteil eines Informationsübertragungssystems nach dem Challenge-and Response-Prinzip |
-
1995
- 1995-08-24 JP JP7215761A patent/JPH0962584A/ja active Pending
- 1995-12-29 US US08/581,228 patent/US5758121A/en not_active Expired - Fee Related
-
1996
- 1996-01-16 DE DE19601363A patent/DE19601363C2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4599665B2 (ja) * | 2000-06-28 | 2010-12-15 | 株式会社デンソー | Ｉｃカード |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19601363A1 (de) | 1997-02-27 |
| US5758121A (en) | 1998-05-26 |
| DE19601363C2 (de) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0962584A (ja) | データ処理装置 | |
| US4864542A (en) | Memory cartridge having stored data protecting function and memory protecting method | |
| US6374310B2 (en) | System for protecting information stored in a storage apparatus assembled into an equipment when the storage apparatus is removed from the equipment unauthorized | |
| US6516418B1 (en) | Portable computer having universal serial bus ports controlled power supply and a method of the same | |
| US5572696A (en) | Secret information protection system erasing secret information upon detection of authorized user-initiated event | |
| US5267218A (en) | Nonvolatile memory card with a single power supply input | |
| US5329491A (en) | Nonvolatile memory card with automatic power supply configuration | |
| EP0420994B1 (en) | Memory cartridge | |
| US6823459B1 (en) | Method for prohibiting unauthorized access in a non-contacting data carrier system | |
| US20020051375A1 (en) | Memory card system | |
| JP4238580B2 (ja) | データ記憶装置、データ記録システム | |
| JPH09212427A (ja) | 取り外し可能なハード・ドライブに対するパスワード保護 | |
| US5613092A (en) | Peripheral card having an adaptive PCMCIA compliant interface | |
| US5832285A (en) | Battery powered computer capable of switching to a suspend mode based on the connection status of an external device | |
| EP1001331A2 (en) | Pre-boot security controller | |
| JPH09106329A (ja) | メモリカード | |
| US5737571A (en) | System for discriminating that an external processor is permitted to access a data storage device utilizing prescribed control signals including access enable signal | |
| US20060185006A1 (en) | Flash card capable of enabling or disabling CPRM function | |
| JP2504864B2 (ja) | メモリシステム | |
| JPH08211973A (ja) | Ｐｃカード | |
| JPH103362A (ja) | 磁気ディスク装置 | |
| US20020101768A1 (en) | Enhanced compact memory card with write protaction | |
| JPH02112086A (ja) | メモリカードのリード／ライト装置 | |
| KR20050101495A (ko) | 휴대용기기의 외부메모리에 대한 보안회로 | |
| KR20030069700A (ko) | 보안기능을 갖춘 정보저장장치 |