JPH0955427A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0955427A JPH0955427A JP20686695A JP20686695A JPH0955427A JP H0955427 A JPH0955427 A JP H0955427A JP 20686695 A JP20686695 A JP 20686695A JP 20686695 A JP20686695 A JP 20686695A JP H0955427 A JPH0955427 A JP H0955427A
- Authority
- JP
- Japan
- Prior art keywords
- film
- refractory metal
- wiring
- hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 絶縁膜に形成されたホールに周囲が高融点金
属膜で覆われたタングステンプラグを埋め込む場合に、
ＥＭ耐性を向上することが可能な技術の提供。 【解決手段】 層間絶縁膜５に形成されたスルーホール
７に埋め込まれてなる周囲が高融点金属膜８、１０で覆
われたＷプラグ９の上面および下面を覆う高融点金属膜
８、１０の膜厚は、ともに比較的厚い約１００ｎｍに形
成されている。
属膜で覆われたタングステンプラグを埋め込む場合に、
ＥＭ耐性を向上することが可能な技術の提供。 【解決手段】 層間絶縁膜５に形成されたスルーホール
７に埋め込まれてなる周囲が高融点金属膜８、１０で覆
われたＷプラグ９の上面および下面を覆う高融点金属膜
８、１０の膜厚は、ともに比較的厚い約１００ｎｍに形
成されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、絶縁膜に形成された微小ホールにタングステンプラ
グを埋め込む配線技術に適用して有効な技術に関するも
のである。
に、絶縁膜に形成された微小ホールにタングステンプラ
グを埋め込む配線技術に適用して有効な技術に関するも
のである。
【０００２】
【従来の技術】最近のＬＳＩのようにより一層の高集積
化が図られると、半導体基板上に絶縁膜を介して形成さ
れる配線は益々微細化が要求されるようになり、また、
限られたスペースに高密度で配線を形成しなければない
ので、多層配線が避けられなくなる。さらに、このよう
に多層配線を形成する場合でも、下層のメタル配線を覆
う層間絶縁膜に形成するスルーホールは、より一層微細
化を図らなければならなくなってきている。これは、配
線と基板やゲートを接続するコンタクトホールにおいて
も同じである。
化が図られると、半導体基板上に絶縁膜を介して形成さ
れる配線は益々微細化が要求されるようになり、また、
限られたスペースに高密度で配線を形成しなければない
ので、多層配線が避けられなくなる。さらに、このよう
に多層配線を形成する場合でも、下層のメタル配線を覆
う層間絶縁膜に形成するスルーホールは、より一層微細
化を図らなければならなくなってきている。これは、配
線と基板やゲートを接続するコンタクトホールにおいて
も同じである。
【０００３】このような配線の微細化技術に関しては、
例えば日経ＢＰ社発行、「日経マイクロデバイス」、１
９８９年、１２月号、Ｐ９１〜Ｐ９８に記載されてい
る。
例えば日経ＢＰ社発行、「日経マイクロデバイス」、１
９８９年、１２月号、Ｐ９１〜Ｐ９８に記載されてい
る。
【０００４】また、配線の微細化が進むに伴い、配線の
許容電流密度に対する設計からの要求値は益々増大して
いる。この要求を満たすため、いわゆるディープミクロ
ンプロセスの配線には、高融点金属である例えばＴｉＮ
／Ｔｉと、ＡｌＣｕＳｉ（Ａｌに微量のＣｕおよびＳｉ
を含有したＡｌ合金）との積層配線が用いられようとし
ている。しかしながら、スパッタリング技術で形成され
たこの積層配線は比較的段差部のカバレジが悪い上に、
ディープミクロンプロセスではスルーホールやコンタク
トホールのアスペクト比（膜厚／ホール径）がさらに増
すことから、配線金属としてタングステン（Ｗ）を用い
てこのＷをホールにプラグ状に埋め込む技術、いわゆる
Ｗプラグ技術が採用されてきている。
許容電流密度に対する設計からの要求値は益々増大して
いる。この要求を満たすため、いわゆるディープミクロ
ンプロセスの配線には、高融点金属である例えばＴｉＮ
／Ｔｉと、ＡｌＣｕＳｉ（Ａｌに微量のＣｕおよびＳｉ
を含有したＡｌ合金）との積層配線が用いられようとし
ている。しかしながら、スパッタリング技術で形成され
たこの積層配線は比較的段差部のカバレジが悪い上に、
ディープミクロンプロセスではスルーホールやコンタク
トホールのアスペクト比（膜厚／ホール径）がさらに増
すことから、配線金属としてタングステン（Ｗ）を用い
てこのＷをホールにプラグ状に埋め込む技術、いわゆる
Ｗプラグ技術が採用されてきている。
【０００５】配線の一部にそのようなＷプラグを形成す
る場合は、層間絶縁膜に予めスルーホールのようなホー
ルを形成した後、このホールにＷを周囲を例えばＴｉＮ
／Ｔｉのような高融点金属膜で覆った状態で、埋め込む
ことが行われる。この場合高融点金属膜は配線バリア膜
として作用し、Ｗプラグの上下面で接する上層のメタル
配線あるいは下層のメタル配線とＷが直接接して、コン
タクト性の悪化などの望ましくない現象が生ずるのを防
止するように働く。
る場合は、層間絶縁膜に予めスルーホールのようなホー
ルを形成した後、このホールにＷを周囲を例えばＴｉＮ
／Ｔｉのような高融点金属膜で覆った状態で、埋め込む
ことが行われる。この場合高融点金属膜は配線バリア膜
として作用し、Ｗプラグの上下面で接する上層のメタル
配線あるいは下層のメタル配線とＷが直接接して、コン
タクト性の悪化などの望ましくない現象が生ずるのを防
止するように働く。
【０００６】このようなＷプラグは次のようにして製造
される。まず、半導体基板上の層間絶縁膜にスルーホー
ルを形成した後、このスルーホールを含む層間絶縁膜上
に、高融点金属として例えばＴｉ、ＴｉＮを連続的なス
パッタ法によってデポジションする。次に、この高融点
金属膜上およびスルーホールを埋めるように、ＷをＣＶ
Ｄ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法によってデポジションする。続いて、Ｗをエッ
チバックして不要部分を除去することにより平坦な表面
となして、スルーホールにのみＷを残してＷプラグを形
成する。次に、Ｗプラグおよび高融点金属膜上にＴｉあ
るいはＴｉＮからなる他の高融点金属をスパッタ法によ
ってデポジションした後、この高融点金属膜上にＡｌＣ
ｕＳｉからなる上層のメタル配線を形成し、続いてこの
配線をＴｉＮ／ＴｉあるいはＴｉＮからなる配線キャッ
プ膜によって覆って上層のメタル配線を完成する。
される。まず、半導体基板上の層間絶縁膜にスルーホー
ルを形成した後、このスルーホールを含む層間絶縁膜上
に、高融点金属として例えばＴｉ、ＴｉＮを連続的なス
パッタ法によってデポジションする。次に、この高融点
金属膜上およびスルーホールを埋めるように、ＷをＣＶ
Ｄ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法によってデポジションする。続いて、Ｗをエッ
チバックして不要部分を除去することにより平坦な表面
となして、スルーホールにのみＷを残してＷプラグを形
成する。次に、Ｗプラグおよび高融点金属膜上にＴｉあ
るいはＴｉＮからなる他の高融点金属をスパッタ法によ
ってデポジションした後、この高融点金属膜上にＡｌＣ
ｕＳｉからなる上層のメタル配線を形成し、続いてこの
配線をＴｉＮ／ＴｉあるいはＴｉＮからなる配線キャッ
プ膜によって覆って上層のメタル配線を完成する。
【０００７】このような配線構造において、Ｗプラグの
下面を覆う高融点金属膜の膜厚は約１００ｎｍに形成さ
れ、Ｗプラグの上面を覆う高融点金属膜の膜厚は１０〜
３０μｍに形成されている。すなわち、Ｗプラグの上面
を覆う高融点金属膜の膜厚は、下面を覆うそれに比べて
１／５程度に形成されている。
下面を覆う高融点金属膜の膜厚は約１００ｎｍに形成さ
れ、Ｗプラグの上面を覆う高融点金属膜の膜厚は１０〜
３０μｍに形成されている。すなわち、Ｗプラグの上面
を覆う高融点金属膜の膜厚は、下面を覆うそれに比べて
１／５程度に形成されている。
【０００８】
【発明が解決しようとする課題】本発明者は検討の結
果、前記のように層間絶縁膜に形成されたスルーホール
に周囲を高融点金属膜で覆った状態のＷプラグを埋め込
む場合で、Ｗプラグの上面を覆う高融点金属膜の膜厚が
下面を覆うそれに比べて薄く形成されていると、ＥＭ
（エレクトロマイグレーション）耐性が低下することを
見い出した。
果、前記のように層間絶縁膜に形成されたスルーホール
に周囲を高融点金属膜で覆った状態のＷプラグを埋め込
む場合で、Ｗプラグの上面を覆う高融点金属膜の膜厚が
下面を覆うそれに比べて薄く形成されていると、ＥＭ
（エレクトロマイグレーション）耐性が低下することを
見い出した。
【０００９】すなわち、上面を覆う高融点金属膜の膜厚
が下面を覆うそれに比べて薄く形成されているＷプラグ
においては、ＥＭストレス試験を実施すると、電子が上
層のメタル配線からスルーホールのＷプラグを通じて下
層のメタル配線に流れる場合は、Ｗプラグの下面に比較
的厚い約１００ｎｍの膜厚の高融点金属膜が形成されて
いるので、この高融点金属膜によってＷのマイグレーシ
ョンは阻まれるため、ＥＭ耐性は高くなる。一方、逆に
電子が下層のメタル配線からスルーホールのＷプラグを
通じて上層のメタル配線に流れる場合は、Ｗプラグの上
面には比較的薄い１０〜３０ｎｍの膜厚の高融点金属膜
しか形成されていないので、Ｗがマイグレートして上層
の高融点金属膜を歪めてしまい、さらにＷが接している
高融点金属膜であるＴｉと反応して合金化しながら上層
のメタル配線であるＡｌＣｕＳｉ内に拡散していくとい
う現象が観察される。このため、ＥＭ耐性が低下するよ
うになって、最悪の場合配線に抵抗上の断線が発生する
おそれがある。
が下面を覆うそれに比べて薄く形成されているＷプラグ
においては、ＥＭストレス試験を実施すると、電子が上
層のメタル配線からスルーホールのＷプラグを通じて下
層のメタル配線に流れる場合は、Ｗプラグの下面に比較
的厚い約１００ｎｍの膜厚の高融点金属膜が形成されて
いるので、この高融点金属膜によってＷのマイグレーシ
ョンは阻まれるため、ＥＭ耐性は高くなる。一方、逆に
電子が下層のメタル配線からスルーホールのＷプラグを
通じて上層のメタル配線に流れる場合は、Ｗプラグの上
面には比較的薄い１０〜３０ｎｍの膜厚の高融点金属膜
しか形成されていないので、Ｗがマイグレートして上層
の高融点金属膜を歪めてしまい、さらにＷが接している
高融点金属膜であるＴｉと反応して合金化しながら上層
のメタル配線であるＡｌＣｕＳｉ内に拡散していくとい
う現象が観察される。このため、ＥＭ耐性が低下するよ
うになって、最悪の場合配線に抵抗上の断線が発生する
おそれがある。
【００１０】本発明の目的は、絶縁膜に形成されたホー
ルに周囲が高融点金属膜で覆われたタングステンプラグ
を埋め込む場合に、ＥＭ耐性を向上することが可能な技
術を提供することにある。
ルに周囲が高融点金属膜で覆われたタングステンプラグ
を埋め込む場合に、ＥＭ耐性を向上することが可能な技
術を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１３】（１）本発明の半導体装置は、半導体基板
上に形成された絶縁膜にホールが形成され、このホール
に周囲が高融点金属膜で覆われたタングステンプラグが
埋め込まれてその上にメタル配線が形成されてなる半導
体装置であって、前記タングステンプラグの上面および
下面を覆う高融点金属膜の膜厚は、ともに５０乃至１５
０ｎｍの範囲に設定されている。
上に形成された絶縁膜にホールが形成され、このホール
に周囲が高融点金属膜で覆われたタングステンプラグが
埋め込まれてその上にメタル配線が形成されてなる半導
体装置であって、前記タングステンプラグの上面および
下面を覆う高融点金属膜の膜厚は、ともに５０乃至１５
０ｎｍの範囲に設定されている。
【００１４】（２）本発明の半導体装置は、半導体基板
上に絶縁膜を介して形成されたメタル配線を覆う膜間絶
縁膜にホールが形成され、このホールに周囲が高融点金
属膜で覆われたタングステンプラグが埋め込まれてその
上にメタル配線が形成されてなる半導体装置であって、
前記タングステンプラグの上面および下面を覆う高融点
金属膜の膜厚は、ともに５０乃至１５０ｎｍの範囲に設
定されている。
上に絶縁膜を介して形成されたメタル配線を覆う膜間絶
縁膜にホールが形成され、このホールに周囲が高融点金
属膜で覆われたタングステンプラグが埋め込まれてその
上にメタル配線が形成されてなる半導体装置であって、
前記タングステンプラグの上面および下面を覆う高融点
金属膜の膜厚は、ともに５０乃至１５０ｎｍの範囲に設
定されている。
【００１５】
【作用】上述した（１）の手段によれば、本発明の半導
体装置は、半導体基板上に形成された絶縁膜にホールが
形成され、このホールに周囲が高融点金属膜で覆われた
タングステンプラグが埋め込まれてその上にメタル配線
が形成されてなる半導体装置であって、前記タングステ
ンプラグの上面および下面を覆う高融点金属膜の膜厚
は、ともに５０乃至１５０ｎｍの範囲に設定されている
ので、電子の流れる方向に関係なくタングステンのマイ
グレートが防止されるため、絶縁膜に形成されたホール
に周囲が高融点金属膜で覆われたタングステンプラグを
埋め込む場合に、ＥＭ耐性を向上することが可能とな
る。
体装置は、半導体基板上に形成された絶縁膜にホールが
形成され、このホールに周囲が高融点金属膜で覆われた
タングステンプラグが埋め込まれてその上にメタル配線
が形成されてなる半導体装置であって、前記タングステ
ンプラグの上面および下面を覆う高融点金属膜の膜厚
は、ともに５０乃至１５０ｎｍの範囲に設定されている
ので、電子の流れる方向に関係なくタングステンのマイ
グレートが防止されるため、絶縁膜に形成されたホール
に周囲が高融点金属膜で覆われたタングステンプラグを
埋め込む場合に、ＥＭ耐性を向上することが可能とな
る。
【００１６】上述した（２）の手段によれば、本発明の
半導体装置は、半導体基板上に絶縁膜を介して形成され
たメタル配線を覆う膜間絶縁膜にホールが形成され、こ
のホールに周囲が高融点金属膜で覆われたタングステン
プラグが埋め込まれてその上にメタル配線が形成されて
なる半導体装置であって、前記タングステンプラグの上
面および下面を覆う高融点金属膜の膜厚は、ともに５０
乃至１５０ｎｍの範囲に設定されているので、電子の流
れる方向に関係なくタングステンのマイグレートが防止
されるため、絶縁膜に形成されたホールに周囲が高融点
金属膜で覆われたタングステンプラグを埋め込む場合
に、ＥＭ耐性を向上することが可能となる。
半導体装置は、半導体基板上に絶縁膜を介して形成され
たメタル配線を覆う膜間絶縁膜にホールが形成され、こ
のホールに周囲が高融点金属膜で覆われたタングステン
プラグが埋め込まれてその上にメタル配線が形成されて
なる半導体装置であって、前記タングステンプラグの上
面および下面を覆う高融点金属膜の膜厚は、ともに５０
乃至１５０ｎｍの範囲に設定されているので、電子の流
れる方向に関係なくタングステンのマイグレートが防止
されるため、絶縁膜に形成されたホールに周囲が高融点
金属膜で覆われたタングステンプラグを埋め込む場合
に、ＥＭ耐性を向上することが可能となる。
【００１７】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。
施例とともに詳細に説明する。
【００１８】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１９】
【実施例】図１は本発明の実施例による半導体装置を示
す断面図である。本実施例の半導体装置は、例えばシリ
コン単結晶のような半導体基板１上には酸化膜（ＳｉＯ
2）のような絶縁膜２が形成され、この絶縁膜２上には
例えばＡｌＣｕＳｉ（Ａｌに微量のＣｕおよびＳｉを含
有したＡｌ合金）、Ｗ、Ｃｕのような下層のメタル配線
３が形成されている。また、必要に応じて下層のメタル
配線３下には、例えばＴｉ、ＴｉＮ、ＴｉＷ、Ｗ、Ｍｏ
Ｓｉのような高融点金属からなる配線バリア膜４が形成
されている。
す断面図である。本実施例の半導体装置は、例えばシリ
コン単結晶のような半導体基板１上には酸化膜（ＳｉＯ
2）のような絶縁膜２が形成され、この絶縁膜２上には
例えばＡｌＣｕＳｉ（Ａｌに微量のＣｕおよびＳｉを含
有したＡｌ合金）、Ｗ、Ｃｕのような下層のメタル配線
３が形成されている。また、必要に応じて下層のメタル
配線３下には、例えばＴｉ、ＴｉＮ、ＴｉＷ、Ｗ、Ｍｏ
Ｓｉのような高融点金属からなる配線バリア膜４が形成
されている。
【００２０】下層のメタル配線３は例えばＳｉＯ2、Ｐ
ＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）のような層間絶縁膜５によって覆われ、層間絶縁膜
５の所定部分にはスルーホール７が形成されて、下層の
メタル配線３の一部が露出されるようになっている。ま
た、必要に応じて層間絶縁膜５下にも、例えばＴｉ、Ｔ
ｉＮ、ＴｉＷ、Ｗ、ＭｏＳｉのような高融点金属からな
る配線バリア膜６が形成されている。スルーホール７の
寸法Ｗ（ホール径）は微細配線に対処可能なように例え
ば０．６μｍ以下に設定されている。層間絶縁膜５の膜
厚は例えば０．５〜１．０μｍに形成される。
ＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）のような層間絶縁膜５によって覆われ、層間絶縁膜
５の所定部分にはスルーホール７が形成されて、下層の
メタル配線３の一部が露出されるようになっている。ま
た、必要に応じて層間絶縁膜５下にも、例えばＴｉ、Ｔ
ｉＮ、ＴｉＷ、Ｗ、ＭｏＳｉのような高融点金属からな
る配線バリア膜６が形成されている。スルーホール７の
寸法Ｗ（ホール径）は微細配線に対処可能なように例え
ば０．６μｍ以下に設定されている。層間絶縁膜５の膜
厚は例えば０．５〜１．０μｍに形成される。
【００２１】層間絶縁膜５上およびスルーホール７には
例えばＴｉＮ膜８ａ／Ｔｉ膜８ｂからなる高融点金属膜
８が、約１００ｎｍの膜厚に形成されている。このＴｉ
Ｎ膜８ａ／Ｔｉ膜８ｂは後述するように、Ｔｉをターゲ
ット材料に用いるスパッタ法によって、連続的に形成す
ることができる。この高融点金属膜８は他にＴｉＷ、
Ｗ、ＭｏＳｉのような材料を同様に用いることができ
る。
例えばＴｉＮ膜８ａ／Ｔｉ膜８ｂからなる高融点金属膜
８が、約１００ｎｍの膜厚に形成されている。このＴｉ
Ｎ膜８ａ／Ｔｉ膜８ｂは後述するように、Ｔｉをターゲ
ット材料に用いるスパッタ法によって、連続的に形成す
ることができる。この高融点金属膜８は他にＴｉＷ、
Ｗ、ＭｏＳｉのような材料を同様に用いることができ
る。
【００２２】スルーホール７の高融点金属膜８上にはＷ
プラグ９が埋め込まれていて、このＷプラグ９の表面は
高融点金属膜８の表面とほぼ同一面に保たれている。高
融点金属膜８の内、ＴｉＮ膜８ａはＷプラグ９を付着性
良く形成するために用いられており、Ｔｉ膜８ｂは下層
のメタル配線３と良好なコンタクト性を保つために用い
られている。
プラグ９が埋め込まれていて、このＷプラグ９の表面は
高融点金属膜８の表面とほぼ同一面に保たれている。高
融点金属膜８の内、ＴｉＮ膜８ａはＷプラグ９を付着性
良く形成するために用いられており、Ｔｉ膜８ｂは下層
のメタル配線３と良好なコンタクト性を保つために用い
られている。
【００２３】Ｗプラグ９の上面および高融点金属膜８上
には例えばＴｉからなる他の高融点金属膜１０が、約１
００ｎｍの膜厚に形成されている。この高融点金属膜１
０の膜厚は、Ｗプラグ９の下面に形成されている高融点
金属膜８の膜厚とほぼ等しく設定されている。
には例えばＴｉからなる他の高融点金属膜１０が、約１
００ｎｍの膜厚に形成されている。この高融点金属膜１
０の膜厚は、Ｗプラグ９の下面に形成されている高融点
金属膜８の膜厚とほぼ等しく設定されている。
【００２４】高融点金属膜１０上には、例えばＡｌＣｕ
Ｓｉからなる上層のメタル配線１１が形成されている。
この上層のメタル配線１１は他にＷ、Ｃｕのような材料
を同様に用いることができる。また、この上層のメタル
配線１１上には例えばＴｉＮからなる高融点金属からな
る配線キャップ膜１２が形成されている。さらに、この
配線キャップ膜１２は最終保護膜１３によって覆われて
いる。
Ｓｉからなる上層のメタル配線１１が形成されている。
この上層のメタル配線１１は他にＷ、Ｃｕのような材料
を同様に用いることができる。また、この上層のメタル
配線１１上には例えばＴｉＮからなる高融点金属からな
る配線キャップ膜１２が形成されている。さらに、この
配線キャップ膜１２は最終保護膜１３によって覆われて
いる。
【００２５】なお、配線キャップ膜１２の材料は、上層
のメタル配線１１上にさらに別の上層のメタル配線を形
成するか否かによって使い分けられる。すなわち、配線
キャップ膜１２としては、前記の例のように上層のメタ
ル配線１１しか形成されない場合には前記のようにＴｉ
Ｎが用いられるが、さらにこの上層のメタル配線１１上
に別の上層のメタル配線を形成する場合には、Ｗプラグ
９の上面に上層のメタル配線１１に向かって、順次Ｔ
ｉ、ＴｉＮの２つの膜を形成することが行われる。配線
キャップ膜１２としてのＴｉは上層のメタル配線１１と
のコンタクト性を良好に保つために用いる。
のメタル配線１１上にさらに別の上層のメタル配線を形
成するか否かによって使い分けられる。すなわち、配線
キャップ膜１２としては、前記の例のように上層のメタ
ル配線１１しか形成されない場合には前記のようにＴｉ
Ｎが用いられるが、さらにこの上層のメタル配線１１上
に別の上層のメタル配線を形成する場合には、Ｗプラグ
９の上面に上層のメタル配線１１に向かって、順次Ｔ
ｉ、ＴｉＮの２つの膜を形成することが行われる。配線
キャップ膜１２としてのＴｉは上層のメタル配線１１と
のコンタクト性を良好に保つために用いる。
【００２６】次に、本実施例の半導体装置の製造方法
を、図２乃至図１０を参照して工程順に説明する。
を、図２乃至図１０を参照して工程順に説明する。
【００２７】まず、図２に示すように、予め酸化膜（Ｓ
ｉＯ2）のような絶縁膜２が形成され、この絶縁膜２上
に例えばＡｌＣｕＳｉのような下層のメタル配線３が形
成され、さらにこの下層のメタル配線３が例えばＳｉＯ
2、ＰＳＧのような層間絶縁膜５によって覆われた例え
ばシリコン単結晶のような半導体基板１を用意する。必
要に応じて下層のメタル配線３下あるいは層間絶縁膜５
下には、例えばＴｉ、ＴｉＮ、ＴｉＷ、Ｗ、ＭｏＳｉの
ような配線バリア膜４、６が形成されている。
ｉＯ2）のような絶縁膜２が形成され、この絶縁膜２上
に例えばＡｌＣｕＳｉのような下層のメタル配線３が形
成され、さらにこの下層のメタル配線３が例えばＳｉＯ
2、ＰＳＧのような層間絶縁膜５によって覆われた例え
ばシリコン単結晶のような半導体基板１を用意する。必
要に応じて下層のメタル配線３下あるいは層間絶縁膜５
下には、例えばＴｉ、ＴｉＮ、ＴｉＷ、Ｗ、ＭｏＳｉの
ような配線バリア膜４、６が形成されている。
【００２８】次に、図３に示すように、層間絶縁膜５の
所定部にスルーホール７を形成して、下層のメタル配線
３の一部を露出する。スルーホール７の寸法Ｗ（ホール
径）は微細配線に対処可能なように例えば０．５μｍ以
下に設定する。このような層間絶縁膜５の加工は周知の
フォトリソグラフィ技術によって容易に実現することが
できる。
所定部にスルーホール７を形成して、下層のメタル配線
３の一部を露出する。スルーホール７の寸法Ｗ（ホール
径）は微細配線に対処可能なように例えば０．５μｍ以
下に設定する。このような層間絶縁膜５の加工は周知の
フォトリソグラフィ技術によって容易に実現することが
できる。
【００２９】続いて、図４に示すように、層間絶縁膜５
上およびスルーホール７にスパッタ法によって、例えば
ＴｉＮ膜８ａ／Ｔｉ膜８ｂからなる高融点金属膜８を約
１００ｎｍの膜厚に形成する。この高融点金属膜８の形
成は以下のように行う。半導体基板１をスパッタ装置内
に配置し、ターゲット材料としてＴｉを用いて、まずＡ
ｒのような不活性雰囲気内でＴｉをスパッタしてＴｉ膜
８ｂを形成する。次に、雰囲気をＮに変えて、ターゲッ
ト材料からスパッタさせたＴｉをＮと反応させて、Ｔｉ
Ｎ膜８ａを形成する。これら各膜８ａ、８ｂの形成は、
半導体基板１をスパッタ装置に配置したままで、装置内
の雰囲気ガスを変えるだけで連続して形成することがで
きる。
上およびスルーホール７にスパッタ法によって、例えば
ＴｉＮ膜８ａ／Ｔｉ膜８ｂからなる高融点金属膜８を約
１００ｎｍの膜厚に形成する。この高融点金属膜８の形
成は以下のように行う。半導体基板１をスパッタ装置内
に配置し、ターゲット材料としてＴｉを用いて、まずＡ
ｒのような不活性雰囲気内でＴｉをスパッタしてＴｉ膜
８ｂを形成する。次に、雰囲気をＮに変えて、ターゲッ
ト材料からスパッタさせたＴｉをＮと反応させて、Ｔｉ
Ｎ膜８ａを形成する。これら各膜８ａ、８ｂの形成は、
半導体基板１をスパッタ装置に配置したままで、装置内
の雰囲気ガスを変えるだけで連続して形成することがで
きる。
【００３０】次に、図５に示すように、高融点金属膜８
上およびスルーホール７を埋めるように、ＣＶＤ法によ
ってＷを成長させてＷ膜９ａを形成する。このＷ膜９ａ
の膜厚はスルーホール７を完全に埋める程度に設定さ
れ、一例として、約０．７〜１．２μｍに形成する。な
お、このＷ膜９ａの形成はＣＶＤ法に限らずに、スパッ
タ法によって形成することもできる。
上およびスルーホール７を埋めるように、ＣＶＤ法によ
ってＷを成長させてＷ膜９ａを形成する。このＷ膜９ａ
の膜厚はスルーホール７を完全に埋める程度に設定さ
れ、一例として、約０．７〜１．２μｍに形成する。な
お、このＷ膜９ａの形成はＣＶＤ法に限らずに、スパッ
タ法によって形成することもできる。
【００３１】続いて、図６に示すように、Ｗ膜９ａを例
えばドライエッチ法によってエッチバックして、不要部
分を除去することにより、高融点金属膜８の表面とほぼ
同一面に保って平坦な表面にする。
えばドライエッチ法によってエッチバックして、不要部
分を除去することにより、高融点金属膜８の表面とほぼ
同一面に保って平坦な表面にする。
【００３２】次に、図７に示すように、高融点金属膜８
上およびＷ膜９ａの上面にスパッタ法によって、例えば
ＴｉＮからなる高融点金属膜１０を約１００ｎｍの膜厚
に形成する。これによって、層間絶縁膜５に形成された
スルーホール７には、周囲が高融点金属膜８、１０で覆
われたＷプラグ９が埋め込まれたことになる。
上およびＷ膜９ａの上面にスパッタ法によって、例えば
ＴｉＮからなる高融点金属膜１０を約１００ｎｍの膜厚
に形成する。これによって、層間絶縁膜５に形成された
スルーホール７には、周囲が高融点金属膜８、１０で覆
われたＷプラグ９が埋め込まれたことになる。
【００３３】続いて、図８に示すように、高融点金属膜
１０上にスパッタ法によって、例えばＡｌＣｕＳｉから
なる上層のメタル配線１１を形成する。この上層のメタ
ル配線１１はＷプラグ９を通じて、下層のメタル配線３
と接続されることになる。
１０上にスパッタ法によって、例えばＡｌＣｕＳｉから
なる上層のメタル配線１１を形成する。この上層のメタ
ル配線１１はＷプラグ９を通じて、下層のメタル配線３
と接続されることになる。
【００３４】次に、図９に示すように、上層のメタル配
線１１上にスパッタ法によって、例えばＴｉＮからなる
高融点金属の配線キャップ膜１２を形成する。
線１１上にスパッタ法によって、例えばＴｉＮからなる
高融点金属の配線キャップ膜１２を形成する。
【００３５】最後に、図１０に示すように、配線キャッ
プ膜１２上に最終保護膜１３を形成することにより、図
１に示したような構造の半導体装置が完成する。最終保
護膜１３は、ＣＶＤ法やスパッタ法によって形成された
ＳｉＯ2、ＰＳＧなどを含む絶縁膜によって構成されて
いる。
プ膜１２上に最終保護膜１３を形成することにより、図
１に示したような構造の半導体装置が完成する。最終保
護膜１３は、ＣＶＤ法やスパッタ法によって形成された
ＳｉＯ2、ＰＳＧなどを含む絶縁膜によって構成されて
いる。
【００３６】なお、上層のメタル配線１１上にさらに別
の上層のメタル配線を形成する場合には、キャップ層１
２としては上層のメタル配線１１上に最終保護膜１３に
向かって、順次Ｔｉ、ＴｉＮの２つの膜を形成するよう
にする。
の上層のメタル配線を形成する場合には、キャップ層１
２としては上層のメタル配線１１上に最終保護膜１３に
向かって、順次Ｔｉ、ＴｉＮの２つの膜を形成するよう
にする。
【００３７】以上のような本実施例の半導体装置によれ
ば、層間絶縁膜５に形成されたスルーホール７に埋め込
まれてなる周囲が高融点金属膜８、１０で覆われたＷプ
ラグ９の上面および下面を覆う高融点金属膜８、１０の
膜厚は、ともに比較的厚い約１００ｎｍに形成されてい
るので、電子の流れる方向に関係なくタングステンのマ
イグレートを防止することができる。
ば、層間絶縁膜５に形成されたスルーホール７に埋め込
まれてなる周囲が高融点金属膜８、１０で覆われたＷプ
ラグ９の上面および下面を覆う高融点金属膜８、１０の
膜厚は、ともに比較的厚い約１００ｎｍに形成されてい
るので、電子の流れる方向に関係なくタングステンのマ
イグレートを防止することができる。
【００３８】すなわち、ＥＭストレス試験を実施する
と、電子が上層のメタル配線１１からスルーホール７の
Ｗプラグ９を通じて下層のメタル配線３に流れる場合
は、Ｗプラグ９の下面に比較的厚い約１００ｎｍの膜厚
の高融点金属膜８が形成されているので、この高融点金
属膜８によってＷのマイグレーションは阻まれるため、
従来と同じようにＥＭ耐性は高くなる。
と、電子が上層のメタル配線１１からスルーホール７の
Ｗプラグ９を通じて下層のメタル配線３に流れる場合
は、Ｗプラグ９の下面に比較的厚い約１００ｎｍの膜厚
の高融点金属膜８が形成されているので、この高融点金
属膜８によってＷのマイグレーションは阻まれるため、
従来と同じようにＥＭ耐性は高くなる。
【００３９】一方、逆に電子が下層のメタル配線３膜か
らスルーホール７のＷプラグ９を通じて上層のメタル配
線１１に流れる場合は、Ｗプラグ９の上面にも比較的厚
い約１００ｎｍの膜厚の高融点金属膜１０が形成されて
いるので、この高融点金属膜１０によってＷのマイグレ
ーションは阻まれるようになって、同様にＥＭ耐性は高
くなる。このため、従来のように、Ｗがマイグレートし
て上層の高融点金属膜１０を歪めてしまったり、さらに
Ｗが接している高融点金属膜１０であるＴｉと反応して
合金化しながら上層のメタル配線１１であるＡｌＣｕＳ
ｉ内に拡散していくという現象は生じなくなる。
らスルーホール７のＷプラグ９を通じて上層のメタル配
線１１に流れる場合は、Ｗプラグ９の上面にも比較的厚
い約１００ｎｍの膜厚の高融点金属膜１０が形成されて
いるので、この高融点金属膜１０によってＷのマイグレ
ーションは阻まれるようになって、同様にＥＭ耐性は高
くなる。このため、従来のように、Ｗがマイグレートし
て上層の高融点金属膜１０を歪めてしまったり、さらに
Ｗが接している高融点金属膜１０であるＴｉと反応して
合金化しながら上層のメタル配線１１であるＡｌＣｕＳ
ｉ内に拡散していくという現象は生じなくなる。
【００４０】なお、Ｗプラグ９の上面および下面を覆う
高融点金属膜８、１０の膜厚は、あまり薄いとＷのマイ
グレーションを阻む効果はなく、また、あまり厚いとＷ
のマイグレーションを阻む効果は大きくなっても、スル
ーホール７の側壁の高融点金属膜８の膜厚も増加するの
で、アスペクト比が大きくなって、スルーホール７への
Ｗプラグ９の埋め込みが困難になるなどの弊害が生ず
る。本発明者の検討結果によると、高融点金属膜８、１
０の膜厚はともに５０乃至１５０ｎｍの範囲であれば、
それらの弊害を避けてほぼ目的を達成することが可能で
ある。
高融点金属膜８、１０の膜厚は、あまり薄いとＷのマイ
グレーションを阻む効果はなく、また、あまり厚いとＷ
のマイグレーションを阻む効果は大きくなっても、スル
ーホール７の側壁の高融点金属膜８の膜厚も増加するの
で、アスペクト比が大きくなって、スルーホール７への
Ｗプラグ９の埋め込みが困難になるなどの弊害が生ず
る。本発明者の検討結果によると、高融点金属膜８、１
０の膜厚はともに５０乃至１５０ｎｍの範囲であれば、
それらの弊害を避けてほぼ目的を達成することが可能で
ある。
【００４１】以上のような本実施例によれば、次のよう
な効果が得られる。
な効果が得られる。
【００４２】層間絶縁膜５に形成されたスルーホール７
に埋め込まれてなる周囲が高融点金属膜８、１０で覆わ
れたＷプラグ９の上面および下面を覆う高融点金属膜
８、１０の膜厚は、ともに比較的厚い約１００ｎｍに形
成されているので、電子の流れる方向に関係なくタング
ステンのマイグレートが防止されるため、絶縁膜に形成
されたホールに周囲が高融点金属膜で覆われたタングス
テンプラグを埋め込む場合に、ＥＭ耐性を向上すること
が可能となる。
に埋め込まれてなる周囲が高融点金属膜８、１０で覆わ
れたＷプラグ９の上面および下面を覆う高融点金属膜
８、１０の膜厚は、ともに比較的厚い約１００ｎｍに形
成されているので、電子の流れる方向に関係なくタング
ステンのマイグレートが防止されるため、絶縁膜に形成
されたホールに周囲が高融点金属膜で覆われたタングス
テンプラグを埋め込む場合に、ＥＭ耐性を向上すること
が可能となる。
【００４３】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００４４】例えば、前記実施例では層間絶縁膜に形成
したスルーホールにＷプラグを形成する例で説明した
が、これに限らず配線と基板やゲートを接続するコンタ
クトホールにＷプラグを形成する場合にも同様に適用す
ることができる。
したスルーホールにＷプラグを形成する例で説明した
が、これに限らず配線と基板やゲートを接続するコンタ
クトホールにＷプラグを形成する場合にも同様に適用す
ることができる。
【００４５】また、前記実施例で示した高融点金属の材
料は一例を示したものであり、これに限らず同様な働き
をするものであれば代わりに用いることができる。
料は一例を示したものであり、これに限らず同様な働き
をするものであれば代わりに用いることができる。
【００４６】さらに、Ｗプラグによって結ばれる下層の
メタル配線および上層のメタル配線の材料についても、
前記実施例で示した例に限らず同様な働きをするもので
あれば代わりに用いることができる。
メタル配線および上層のメタル配線の材料についても、
前記実施例で示した例に限らず同様な働きをするもので
あれば代わりに用いることができる。
【００４７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は、少なくとも絶縁膜
に形成された微小ホールにＷプラグを埋め込む条件のも
のには適用できる。
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は、少なくとも絶縁膜
に形成された微小ホールにＷプラグを埋め込む条件のも
のには適用できる。
【００４８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００４９】絶縁膜に形成されたホールに埋め込まれて
なる周囲が高融点金属膜で覆われたＷプラグの上面およ
び下面を覆う高融点金属膜の膜厚は、ともに比較的厚い
５０乃至１００ｎｍの範囲に設定されているので、電子
の流れる方向に関係なくタングステンのマイグレートが
防止されるため、絶縁膜に形成されたホールに周囲が高
融点金属膜で覆われたタングステンプラグを埋め込む場
合に、ＥＭ耐性を向上することが可能となる。
なる周囲が高融点金属膜で覆われたＷプラグの上面およ
び下面を覆う高融点金属膜の膜厚は、ともに比較的厚い
５０乃至１００ｎｍの範囲に設定されているので、電子
の流れる方向に関係なくタングステンのマイグレートが
防止されるため、絶縁膜に形成されたホールに周囲が高
融点金属膜で覆われたタングステンプラグを埋め込む場
合に、ＥＭ耐性を向上することが可能となる。
【図１】本発明の実施例による半導体装置を示す断面図
である。
である。
【図２】本発明の実施例による半導体装置の製造方法の
一工程を示す断面図である。
一工程を示す断面図である。
【図３】本発明の実施例による半導体装置の製造方法の
他の工程を示す断面図である。
他の工程を示す断面図である。
【図４】本発明の実施例による半導体装置の製造方法の
その他の工程を示す断面図である。
その他の工程を示す断面図である。
【図５】本発明の実施例による半導体装置の製造方法の
その他の工程を示す断面図である。
その他の工程を示す断面図である。
【図６】本発明の実施例による半導体装置の製造方法の
その他の工程を示す断面図である。
その他の工程を示す断面図である。
【図７】本発明の実施例による半導体装置の製造方法の
その他の工程を示す断面図である。
その他の工程を示す断面図である。
【図８】本発明の実施例による半導体装置の製造方法の
その他の工程を示す断面図である。
その他の工程を示す断面図である。
【図９】本発明の実施例による半導体装置の製造方法の
その他の工程を示す断面図である。
その他の工程を示す断面図である。
【図１０】本発明の実施例による半導体装置の製造方法
のその他の工程を示す断面図である。
のその他の工程を示す断面図である。
１…半導体基板、２…絶縁膜、３…下層のメタル配線、
４、６、８、１０…高融点金属からなる配線バリア膜、
５…層間絶縁膜、７…スルーホール、８ａ…ＴｉＮ膜、
８ｂ…Ｔｉ膜、９…タングステンプラグ、９ａ…タング
ステン膜、１１…上層のメタル配線、１２…高融点金属
からなる配線キャップ膜、１３…最終保護膜。
４、６、８、１０…高融点金属からなる配線バリア膜、
５…層間絶縁膜、７…スルーホール、８ａ…ＴｉＮ膜、
８ｂ…Ｔｉ膜、９…タングステンプラグ、９ａ…タング
ステン膜、１１…上層のメタル配線、１２…高融点金属
からなる配線キャップ膜、１３…最終保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴樹 正恭 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 西原 晋治 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (6)
- 【請求項１】 半導体基板上に形成された絶縁膜にホー
ルが形成され、このホールに周囲が高融点金属膜で覆わ
れたタングステンプラグが埋め込まれてその上にメタル
配線が形成されてなる半導体装置であって、前記タング
ステンプラグの上面および下面を覆う高融点金属膜の膜
厚は、ともに５０乃至１５０ｎｍの範囲に設定されたこ
とを特徴とする半導体装置。 - 【請求項２】 半導体基板上に絶縁膜を介して形成され
たメタル配線を覆う膜間絶縁膜にホールが形成され、こ
のホールに周囲が高融点金属膜で覆われたタングステン
プラグが埋め込まれてその上にメタル配線が形成されて
なる半導体装置であって、前記タングステンプラグの上
面および下面を覆う高融点金属膜の膜厚は、ともに５０
乃至１５０ｎｍの範囲に設定されたことを特徴とする半
導体装置。 - 【請求項３】 前記タングステンプラグの上面および下
面を覆う高融点金属膜の膜厚は、ともにほぼ１００ｎｍ
に設定されたことを特徴とする請求項１または２に記載
の半導体装置。 - 【請求項４】 前記タングステンプラグ上に前記高融点
金属膜を介して、上層のメタル配線が形成されたことを
特徴とする請求項１乃至３のいずれか１項に記載の半導
体装置。 - 【請求項５】 前記高融点金属膜は、Ｔｉ、ＴｉＮ、Ｔ
ｉＷ、Ｗ、ＭｏＳｉのいずれかからなることを特徴とす
る請求項１乃至４のいずれか１項に記載の半導体装置。 - 【請求項６】 前記タングステンプラグの下面を覆う高
融点金属膜の少なくとも前記配線と接する部分は、Ｔｉ
からなることを特徴とする請求項１乃至５のいずれか１
項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20686695A JPH0955427A (ja) | 1995-08-14 | 1995-08-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20686695A JPH0955427A (ja) | 1995-08-14 | 1995-08-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955427A true JPH0955427A (ja) | 1997-02-25 |
Family
ID=16530342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20686695A Pending JPH0955427A (ja) | 1995-08-14 | 1995-08-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0955427A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9018764B2 (en) | 2012-09-10 | 2015-04-28 | Kabushiki Kaisha Toshiba | Semiconductor device having barrier metal layer |
-
1995
- 1995-08-14 JP JP20686695A patent/JPH0955427A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9018764B2 (en) | 2012-09-10 | 2015-04-28 | Kabushiki Kaisha Toshiba | Semiconductor device having barrier metal layer |
| US9412683B2 (en) | 2012-09-10 | 2016-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device having barrier metal layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| US7936069B2 (en) | Semiconductor device with a line and method of fabrication thereof | |
| US7671470B2 (en) | Enhanced mechanical strength via contacts | |
| US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
| JPH08330505A (ja) | 集積回路相互接続部 | |
| JPH11260917A (ja) | バリヤ層及びその製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH02239665A (ja) | 半導体装置の製造方法 | |
| JPH0228253B2 (ja) | ||
| JPH0955427A (ja) | 半導体装置 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JPH09199593A (ja) | 半導体装置およびその製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS5913345A (ja) | 半導体装置 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 | |
| JPH0936231A (ja) | 半導体装置の配線形成方法 | |
| JPH05136085A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |