JPH09505452A - 両面プッシュプル増幅器 - Google Patents

Abstract

(57)【要約】 ２対の電解効果トランジスタ（ＦＥＴ）（２２Ｕ及び２２Ｌ並びに２４Ｕ及び２４Ｌ）が、両面誘電体基板（１２）の両面（１２ａ及び１２ｂ）上の所定位置に搭載される。ＦＥＴ（２２及び２４）の両面上のソース（２２ＵＳ及び２２ＬＳ並びに２４ＵＳ及び２４ＬＳ）が、電気的に結合され、基板（１２）の対向する面上の対となる他方のソースからの最小の距離に配置され、ＦＥＴソース間の導線インダクタンスを減少させる。ＦＥＴ（２２及び２４）は、基板（１２）上に形成された１組の導体（１６ａ，１６ｂ，１６ｃ及び１６ｄ）に結合されている。これらの導体（１６ａ，１６ｂ，１６ｃ及び１６ｄ）は、基板（１２）を横切る所定位置に対向する対として能動素子（１４ｄ及び１４ｅ）の周りにほぼ対称なパターンで配置され、能動素子（１４ｄ及び１４ｅ）からほぼ当距離の位置に置かれる。

Description

【発明の詳細な説明】 両面プッシュプル増幅器 技術分野 この発明は、マイクロ波及びミリ波増幅器の分野に関する。より詳しくは、こ の発明は、送信器，変換器，アンテナアレイ，レーダに用いることのできる、低 コスト，高利得のガリウム砒素電力増幅器を提供する。 背景技術 近年マイクロエレクトロニクスが進歩し、マイクロ波及びミリ波周波数で動作 するコンポーネントを生産し使用することが可能となった。これらのコンポーネ ントには、複雑な電気通信システム又はマイクロ波オーブンのような比較的単純 な家庭用電気製品中で動作することのできる電力増幅器が含まれる。従来の電力 増幅器の一タイプは「プッシュプル」増幅器と呼ばれる。図１は、１９８４年に プレンティスホール（Ｐｒｅｎｔｉｃｅ−Ｈｏｌｌ）社から出版されたジョーン ・ピー・スタイナー（Ｊｏｈｎ Ｐ．Ｓｔｅｉｎｅｒ）著の「基礎エレクトロニ クスへの図解ガイド」（Ａｎ Ｉｌｌｕｓｔｒａｔｅｄ Ｇｕｉｄｅ ｔｏ Ｂ ａｓｉｃ Ｅｌｅｃｔｒｏｎｉｃｓ）と題する教科書から引用したプッシュプル 増幅器ＰＰＡの単純化した回路図を示す。増幅器ＰＰＡには２個のトランジスタ Ｑ１及びＱ２が含まれる。交流入力が変圧器Ｔの一次コイルに印加される。二次 コイルからの信号がトランジスタＱ１及びＱ２の入力として供給される。この両 トランジスタへの入力信号は常に反対極性となるので、一方のトランジスタが遮 断されている間他方のトランジスタが導通している。この装置は、入力信号を増 幅するのに対となるトランジスタがそれぞれ反対に動作するのでプッシュプル増 幅器と呼ばれる。スタイナーの著書の２２２頁から２２３頁を見よ。図１に示し た増幅器は最も厳密な意味でのプッシュプル増幅器である。「厳密な意味」とい うことは、第一の素子の制御端子に流入する電流が第二の素子の制御端子から流 出する電流に正確に大きさが等しくかつ向きが反対であることを意味する。これ らの電流は、また、２個の素子を接続する共通の端子を通って流れる。ＰＰＡの この特別な例では不平衡出力を有しているが、このことは必要ではない。全く同 様に、平衡出力とすることができる。 以下に、マイクロ波プッシュプル増幅器に関する最近の幾つかの論文を示す。 これらの論文は、マイクロ波とミリ波の周波数で動作するように設計した増幅器 を記述している。しかしながら、これらの増幅器のいずれも上に定義した厳密な 意味でのプッシュプルではない。 「擬似光源と送受信器のためのＦＥＴを用いたプレーナ回路（ＦＥＴ−Ｂａ ａｓｅｄ Ｐｌａｎａｒ Ｃｉｒｃｕｉｔｓ ｆｏｒ Ｑｕａｓｉ−Ｏｐｔｉｃ ａｌ Ｓｏｕｒｃｅｓ ａｎｄ Ｔｒａｎｓｃｅｉｖｅｒs）」，ジョエル・バ ークランド（Ｊｏｅｌ Ｂｉｒｋｅｌａｎｄ），タス・イトー（Ｔａｓｕ Ｉｔ ｏｈ），マイクロ波理論と技術に関するＩＥＥＥ会報（ＩＥＥＥ Ｔｒａｎｓａ ｃｔｉｏｎｓ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙａｎｄ Ｔｅｃｈｎｉ ｑｕｅs），第３７巻，第９号，１４５２頁。この文献は送信機と送受信器のマ イクロ波回路を開示している。 「高利得モジュールのための６ないし１８ＧＨｚ不平衡終端されたプッシュ プルＭＭＩＣ増幅器（Ｓｉｘ ｔｏ Ｅｉｇｈｔｅｅｎ ＧＨｚ Ｓｉｎｇｌｅ −Ｅｎｄｅｄ ａｎｄ Ｐｕｓｈ−Ｐｕｌｌ ＭＭＩＣ Ａｍｐｌｉｆｉｅｒｓ ｆｏｒ Ｈｉｇｅ−Ｇａｉｎ Ｍｏｄｕｌｅｓ）」，アール・ラマチャンドラ ン他（Ｒ．Ｒａｍａｃｈａｎｄｒａｎ ｅｔ ａｌ．），ＩＥＥＥ １９８８年 マイクロ波及びミリメータ波モノリシック回路シンポジウム（ＩＥＥＥ １９８ ８ Ｍｉｃｏｒｗａｖｅ ａｎｄ Ｍｉｌｌｉｍｅｔｅｒ−Ｗａｖｅ Ｍｏｎｏ ｌｉｔｈｉｃ Ｃｉｒｃｕｉｔｓ Ｓｙｍｐｏ ｓｉｕｍ），１５頁，１９８８年。著者は、可能な限り高い利得効率を目的とし て設計され、かつプッシュプル形式に接続された２個の不平衡終端された増幅器 について論じている。 「選択的ＭＢＥによるコンプリメンタリＨＢＴプッシュプル増幅器（Ｃｏｍ ｐｌｅｍｅｎｔａｒｙ ＨＢＴ Ｐｕｓｈ−Ｐｕｌｌ Ａｍｐｌｉｆｉｅｒｂｙ Ｓｅｌｅｃｔｉｖｅ ＭＢＥ）」ケイ・ダブリュー・コバヤシ他（Ｋ．Ｗ．Ｋ ｏｂａｙａｓｉ ｅｔ ａｌ．），ＩＥＥＥマイクロ波及び導波レターズ（ＩＥ ＥＥ Ｍｉｃｒｏｗａｖｅ ａｎｄ Ｇｕｉｄｅｄ Ｗａｖｅ Ｌｅｔｔｅｒｓ ），第２巻，第４号，１４９頁，１９９２年，４月。著者は、マイクロ波周波数 で動作するＧａＡｓヘテロ接合バイポラートランジスタ増幅器を開示している。 「ＩＰ２を向上させた広帯域プッシュプル増幅器（Ａ Ｗｉｄｅ−Ｂａｎｄ Ｐｕｓｈ−Ｐｕｌｌ Ａｍｐｌｉｆｉｅｒ Ｕｐｇｒａｄｅｓ ＩＰ２）」，エ ム・シー・ツァイ（Ｍ．Ｃ．Ｔｓａｉ），１９９０年ＩＥＥＥ ＭＴＴダイジェ スト（１９９０ ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ），５１１頁，ＩＥＥＥ ，１９９０年。ツァイは、ランジ結合器バラン（Ｌａｎｇｅ ｃｏｕｐｌｅｒ ｂａｌｕｎｓ）を用いたプッシュプル増幅器について述べている。 「モノリシックマイクロ波集積回路のための新しい広帯域バラン構造（Ｎｅ ｗ Ｂｒｏａｄｂａｎｄ Ｂａｌｕｎ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｍｏｎ ｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ ｓ）」，ビー・ジェイ・ミニア（Ｂ．Ｊ．Ｍｉｎｎｉａ）及びエム・ヒーリィ， １９９１年ＩＥＥＥ ＭＴＴダイジェスト（１９９１ ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ），４２５頁，ＩＥＥＥ，１９９１年。ミニアとヒーリィは、ＭＭ ＩＣプッシュプル電力増幅器に用いるための２個 の受動バラン構造を開示している。 「広帯域プッシュプル電力増幅器（Ｂｒｏａｄ−Ｂａｎｄ Ｐｕｓｈ−Ｐｕ ｌｌ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ），サチヒロ・トヨダ（Ｓａｃｈｉｈｉ ｒｏ Ｔｏｙｏｄａ），１９９０年ＩＥＥＥ ＭＴＴダイジェスト（３９９０ ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ），５０７頁，ＩＥＥＥ，１９９０年。ト ヨダは、彼のプッシュプル増幅器に用いるのに必要な広帯域位相変換器を記述し ている。 「広帯域ＧａＡｓＭＭＩＣプッシュプル増幅器／二倍器を用いたＫ_u帯域発 振器システム（Ａ Ｋｕ−Ｂａｎｄ Ｏｓｃｉｌｌａｔｏｒ Ｓｕｂｓｙｓｔｅ ｍ Ｕｓｉｎｇ ａ Ｂｒｏａｄｂａｎｄ ＧａＡｓ ＭＭＩＣ Ｐｕｓｈ−Ｐ ｕｌｌ Ａｍｐｌｉｆｉｅｒ／Ｄｏｕｂｌｅｒ），ロバート・マーティン（Ｒｏ ｂｅｒｔ Ｍａｒｔｉｎ）及びファザル・アリ（Ｆａｚａｌ Ａｌｉ），ＩＥＥ Ｅマイクロ波及び導波レターズ（ＩＥＥＥ Ｍｉｃｒｏｗａｖｅ ａｎｄ Ｇｕ ｉｄｅｄ Ｗａｖｅ Ｌｅｔｔｅｒｓ），第１巻，１１号，３４８頁，１１月， １９９１年。マーティンとアリとは、周波数二倍器として用いられる電圧制御発 振器システムについて述べている。 実用的な意味において、従来のプッシュプル増幅器は共通の導線インダクタン スに起因する高利得を提供する。増幅器の全体的効率が改善され、増幅器の各段 により供給される高利得により、回路設計者はより少ない段で所定の利得レベル を達成できる。段数が減少するので、温度による多段増幅器の利得変動が減少す る。増幅器の段数を最小にすることにより実現される他の利益として、信頼性の 増大と製造コストの低下とが含まれる。 他の型の増幅器と比較して、プッシュプル増幅器は、望ましい高入出力インピ ーダンス特性も提供する。このことは、これらのプッシュプル素子が、直列の配 列に接続された入出力端子を有しているという事実の結果である。これらの特徴 により、比較的に低い変成比、効率の向上及びより大きな帯域が原因となる損失 の低下がもたらされる。また、プッシュプル回路により高調波を抑制することす らでき、それにより出力を増大させることができるばかりでなくフィルタリング を減少させることもできる。 反対に、プッシュプル設計は、通常、実行するのに多くの困難がある。一般に 、この技術の現状では、２ＧＨｚ以上で動作する高利得でなおかつ低コストの（ 厳密な意味での）プッシュプル増幅器は得られない。２ＧＨｚ以上の周波数範囲 で用いることを目的とする従来のプッシュプル回路は、一般に、１８０度位相を シフトする素子と結合された２個の不平衡非プッシュプル増幅器を用いて構成さ れていた。この構成により提供される唯一の利点は、高調波のキャンセルに関す ることである。 マイクロ波電力増幅器が発展したことにより、マイクロエレクトロニクスの分 野の設計者たちに主要な課題が提供された。マイクロ波とミリメートル波の周波 数で動作する低損失，高効率，高利得の電力増幅器を開発すれば、大きな技術的 進歩が形成され、エレクトロニクス及び電気通信産業における末長い需要を満た すこととなろう。 発明の開示 以下に説明しかつ請求の範囲に記載する両面プッシュプル増幅器の実施の形態 は、１ＧＨｚ以上の周波数で動作する増幅器回路への従来のプッシュプルによる 解決方法が遭遇した問題を克服する。この発明の望ましい一実施形態においては 、基板の対向する面上に配列搭載された２対の電解効果トランジスタ（ＦＥＴ） を用いる。２対の能動素子は、「フリップチップ」技術を用いて基板上に取り付 けられる。これらの能動素子のソース端子は、それらの間の距離が最小になり、 さ らにそのことによりＦＥＴのソース間の導線インダクタンスが最小となるように 配置されている。各基板の両面に一対の導体が全体的に対称なパターンとして配 置され、導電性の通路により能動素子に結合され、あるいはまた容量，誘導，光 又は音響により結合される。大きさが等しく向きの反対な入力信号ｉが一対の導 体を通って流れ、一方、増幅された信号ｇｉ（利得×入力電流）が第二の導体対 中に生成される。この発明は、一対のトランジスタが協動して交互に動作し入力 を増幅するからだけでなく、一対の大きさが等しく向きの反対な入力電流が大き さが等しく向きの反対な出力電流を生成するので、プッシュプルモードで動作す る。これらの電流は、基板，導体パターン及びそれらの結合方法の結果として、 大きさが等しく向きが反対となる。 一実施形態においては、この発明は、外部回路に接続できる試験装置中に搭載 される。全体として「電力モジュール」として参照する能動素子とその付属品は 、一対の整合した熱放散接地クランプに結合している。このクランプは、電力モ ジュールに対する機械的支持を提供するだけでなく、端子から熱を取り除き、増 幅器の電気的接地を提供する。電力モジュールとクランプは、電力モジュールの 入出力端子に接続され、バランを有する試験装置により実質的に取り囲まれてい る。 以下の望ましい実施の形態を研究し添付した図面を参照することにより、この 発明の他の目的と対象とを認識でき、この発明をより完全に包括的に理解できる であろう。 図面の簡単な説明 図１は、従来のプッシュプル増幅器の概略図である。 図２は、基板に埋め込まれた能動素子を示すこの発明の一部の断面図である。 図３は、基板の両面から突き出した能動素子を示すこの発明の一部の断面図で ある。 図４は、基板の一面上に搭載された能動素子を示すこの発明の一部の断面図で ある。 図５ａは、基板の対向する面上にそれぞれ搭載された一対の能動素子を示すこ の発明の一部の断面図である。 図５ｂは、図５ａに示したのと同様であるが、基板の中に伸長する熱パイプを 含む断面図である。 図６は、この発明の望ましい一実施形態の一部の概略図である。 図７は、この発明の望ましい一実施形態の一部の他の概略図である。 図８は、以下「電力モジュール」として参照する電解効果トランジスタ（ＦＥ Ｔ）の一実施形態の図である。 図９は、整合した一対の熱放散接地クランプの斜視図である。 図１０は、電力モジュールと共に配列された接地クランプの展開図である。 図１１は、接地クランプの平面図である。 図１２は、接地クランプの側面図である。 図１３は、一対のバランと、電力増幅器モジュールと、熱放散接地クランプを 有する試験装置の図である。 図１４は、電力増幅器モジュールと両端でバランに接続された導体の側面図で ある。 図１５は、バラン構造の斜視図である。 図１６は、図１５に示したバラン構造の端面図である。 図１７ａ，１７ｂ，１８，１９，２０及び２１は、この発明の他の実施の形態 を示す。 この発明を実施するための形態 この発明には、１ＧＨｚ以上のマイクロ波及びミリメートル波の周波数で電力 を発生できる多用途電力増幅器１０が含まれる。この発明は、一対のトランジス タが協動して交互に入力を増幅するからのみならず、構造により規定される大き さが等しく向きの反対な一対の入力電流が大きさが等しく向きが反対な一対の出 力電流を生み出すので、プッシュプルモードで動作する。以下に説明するこの増 幅器の種々の実施形態は、入出力インピーダンスが高く、駆動波形が対称で、高 調波を一様にキャンセルし、共通の低い導入インダクタンスを有している。以後 の詳細な説明においては、「上方」及び「下方」の後は、読者が図面を解釈する 手助けとなることを意図したものであって、請求の範囲を制限することを意図し たものではない相対的な説明である。この明細書に添付された図面は全般的に例 示的なものであり、正確な寸法あるいは比率で描かれてはいない。 図２，３，４，５ａ及び５ｂは、この発明の種々の好ましい実施の形態の断面 図を提供する。これらの４個のデザインのそれぞれは、誘電基板１２を利用して いる。これらの好ましい実施の形態において、基板は、２個の面１２ａ及び１２ ｂを有する平面層１２である。好ましいある実施の形態においては、基板は、厚 さがほぼ０．０１５吋（０．３８１ｍｍ）の焼いた酸化ベリリウムの層である。 用いることのできる他の材料には、酸化アルミニウム，窒化アルミニウム，サフ アイア，石英，ダイヤモンド並びに種々のプラスチック製品及びフィルム製品が 含まれる。この明細書に続く請求の範囲では、「間隔設定手段」の用語が基板１ ２を述べるのに用いられる。というのは、基板の主な目的は、それに接続される 回路素子間の間隔の関係を維持する助けとなることだからである。基板は、この 発明の素子の適当な物理的配置を規定することのできる分離器をどのような材料 ，枠組み又は配列を用いて製造してもよい。好ましい実施の形態においては、基 板として選択された材料は相対的に高い熱伝導率を有すべきである。間隔設定手 段は均質である必要はなく、異なった複数の多層基板を用いて作成することがで きる。この発明の他のいくつかの実施の形態においては、高熱伝導性の要求は必 ず しも重要ではない。図２，３，４，５ａ及び５ｂに示した実施形態においては、 基板は、また、やや固くなければならない。いくつかの他の実施形態では、可撓 性のあるあるいは固くない基板を用いることができる。理想的には、以下に説明 する金属導体１６が間隔設定層１２に付着すべきであろう。間隔設定層１２は、 また、使用される能動素子の熱膨張率と整合させてもよいが、このことは必要で はない。 図２は、基板１２内に埋め込まれた１個の能動素子１４ａの断面図１０ａを示 す。この明細書及びそれに続く請求の範囲中では、（１４，１４ａ，ｂ，ｃ，ｄ 又はｅとして識別される）用語「能動素子」及び「能動素子手段」は、利得を生 じる全てのコンポーネントを示す。この発明の望ましい実施形態においてはガリ ウム砒素（ＧａＡｓ）電解効果トランジスタ（ＦＥＴ）を用いているが、能動素 子１４は、２若しくは３又はそれ以上の端子を有する１以上の素子であってよく 、それらにはＲＦ増幅器，バイポーラートランジスタ，フラックスフロートラン ジスタ（ｆｌｕｘ ｆｌｏｗ ｔｒａｎｓｉｓｔｏｒｓ），ガンダイオード，ト ンネルダイオード増幅器，光学増幅器，インパットダイオード増幅器，進行波管 又はレーザが含まれる。なお、能動素子１４はこれらに限定されるものではない 。 一般に、能動素子１４は、基板１２上に形成された１組の導体１６に「信号結 合」されている。用語「信号結合」は、２個の回路素子間での信号の伝達を表す 。この発明の望ましい実施の形態においては、導体１６ａ，１６ｂ，１６ｃ及び １６ｄは、誘電体１２ａ及び１２ｂの両面上に対向する対として配置されている 。これらは、全体として基板１２の対向する面上に位置合わせされ、それぞれが ほぼ当距離に位置するように置かれる。この好ましい実施の形態においては導体 は金属で形成されるが、１個以上の導体の材質として超電導材料を用いてもよい 。間隔設定手段は能動素子１４から均一な厚さを有する必要はない。図４におい てすら、能動素子１４ｃと２対の導体１６ａ及び１６ｃ並びに導体１６ｂ及び１ ６ ｄとの間の距離は等しくないにもかかわらず、両対の導体は能動素子１４ｃから ほぼ等しい距離にある。導体１６は、直接に導電性の通路により能動素子１４に 信号結合してもよいし、容量性，誘導性，光学的又は音響的手段によって結合し てもよい。大きさが等しく向きの反対な入力信号ｉが導体１６ａ及び１６ｂを通 って流れ、続いて導体１６ｃ及び１６ｄ中に増幅された信号ｇｉ（利得×入力電 流）を生み出せればどのような配列であってもよい。記号「ｉ」は、信号を電流 領域に制限して示す訳ではなく、電気，音響，光学又は他の全てのエネルギー形 態を取る信号を示し得る。電力利得は、インピーダンス変換により１より小さい 電流利得ｇを有することができる。 増幅器は、通常、他の周波数に変換される信号電力を最小にするように設計さ れる。しかし、ここに説明するモジュールにとってこのことは絶対的な要求では ない。事実、パラメトリック増幅器は、その動作の性質により、異なった入出力 周波数を持つことができ、これらの入出力周波数は高調波的にすら関係しないか もしれない。この明細書中で説明するプッシュプルモジュール回路を入力信号周 波数と異なる信号周波数を有する出力を与えるように改造することによって、調 和発振器を含む多数の有用な電気的素子を製作できる。この出力に対する記号ｇ ｉは、一般的な意味で、プッシュプルモジュールからの有用な出力信号を表すよ うに意図されている。それを入力電流を制御する簡単な定数に限定する必要はな い。事実、入力電流ｉは、その上に印加される情報を有することのできる全ての 信号を表すように意図されている。例えば、記号「ｉ」は、電気信号，音響信号 又は光学信号を表すことができる。 一般に、導体１６は、能動素子１４の周りに大体対称なパターンで配置される 。この明細書及びそれに続く請求の範囲においては、用語「電磁結合」は、一般 的に、電磁的に相互作用するのに十分なだけ近付けて空間的パターン中に配置さ れるこの発明の要素間の関係に関するものである。対照的に、用語「機械的結合 」 は、この発明の要素間の物理的な接続又は取付けに関する。 図２，３，４，５ａ及び５ｂ中に示した４個の実施の形態のそれぞれにおいて 、能動素子１４は電力を受け、端子１８に印加された信号により制御され得る。 能動素子１４は、また、導体１６ａ及び１６ｂを介して印加される信号によって も制御し得る。能動素子が電界効果トランジスタである場合には、ゲートバイア スを調整してＦＥＴを遮断するかドレイン端子から電力を取り去ることにより、 ＦＥＴをピンチオフできる。能動素子がFＥT以外の素子である場合には、電源を 取り去るか又はその能動素子を遮断する方法で制御端子を用いることによりその 素子も遮断することができる。 前の段落で述べたように、能動素子を遮断又は導通できるばかりでなく、この 方法で出力信号を変調することもできる。このような変調は、種々の目的でなさ れ、かつ小信号からオン・オフ電圧の全振幅まで変化させることができる。この 構成は、種々の型のミクサを作成するのに用いることができる。特に、この発明 の実施の形態を組み入れた素子を用いて二重平衡影像阻止ミクサを構成すること ができる。 図２においては、能動素子は基板内に埋め込まれており、一方図３に示す実施 形態１０ｂにおいては能動素子は基板１２の両面１２ａ及び１２ｂを越えて突き 出ている。図４に描いた実施の形態１０ｃでは、基板１２の一方の面上に搭載さ れた能動素子１４が示され、図５ａ及び５ｂは、基板１２の両面１２ａ及び１２ ｂ上の所定の位置に搭載され互いに対向する一対の能動素子１４ｄ及び１４ｅを 用いる他の実施の形態１０ｄ及び１０ｅを例示する。対向する一対の能動素子１ ４ｄ及び１４ｅは、それぞれ１以上の対のＦＥＴを含むことができる。 図５ａは面１２ａと１２ｂの間に伸長して基板１２の両面の回路間の電気的接 続を容易にする電気的に導通している経路１７をも示している。図５ｂは図５ａ と同様であるが、能動素子により形成される熱を取り除きあるいは一時的に蓄え るのに用いることのできる中空の中央部分１９をも示している。中空部１９には 、液体，気体または固体の物質が入れられ、それらは望ましくない熱を能動素子 から伝導して取り去りあるいは後の非活動期間のために一時的に蓄えることがで き、このようにして熱パイプとして動作する。 図６は、プッシュプル増幅器の半分を示すこの発明の部分的な概略図２０であ る。図６は、図１に示した増幅器ＰＰＡではない。この発明の好ましい実施の形 態の一つにおいては、この回路には２個の電界効果トランジスタ２２及び２４の うちの一方の上方と下方の部分が含まれる。これらの２個のＦＥＴ２２と２４と は基板１２の各面上に配置され、能動素子１４ｄ及び１４ｅとして機能する。図 ６には上方及び下方のＦＥＴ２２間の接続を示すが、上方及び下方のＦＥＴ２４ の接続も基本的には同一である。能動素子の内部接続を説明するために、電界効 果トランジスタ２２と２４のそれぞれはそれ自身のゲート、ドレイン及びソース を有している。この対２２のそれぞれは出力ＦＥＴであり、一方２個のＦＥＴ２ ４は入力素子である。図６と８中に用いられる参照記号には３個のコンポーネン トが含まれる。最初の２個の記号はＦＥＴ２２とＦＥＴ２４の両対を参照する数 字である。第３の記号はＦＥＴが基板１２の上面又は下面のいずれに取り付けら れているかを示す「Ｕ」又は「Ｌ」のいずれか一方である。第４の記号は、特定 のＦＥＴの各端子、すなわちゲートＧ，ソースＳ又はドレインＤの何れであるか を識別する。この実施形態においては、ソース２２ＵＳ及び２２ＬＳは信号結合 されている。明細書と請求の範囲において、一般的な用語「制御端子」にはより 狭い用語「ゲート」が、一般的な用語「出力端子」にはより狭い用語「ドレイン 」が、そして一般的な用語「共通端子」にはより狭い用語「ソース」がそれぞれ 含まれる。 一実施形態においては、図５ａに示す能動素子１４ｄ及び１４ｅは２対の電界 効果トランジスタを含む。一対のＦＥＴ２２Ｕと２２Ｌとは電力ＦＥＴであり、 一方他の対のＦＥＴ２４Ｕと２４ＬとはドライバＦＥＴである。他の実施の形態 では、各能動素子中に１個のＦＥＴのみ用いることができ、その結果基板の各面 は単一のＦＥＴにより占められる。図５ａに示した配置に対しては、２対の能動 素子が基板１２の両面上に固定されている。２個の能動素子１４ｄ及び１４ｅが 共通して有する導線インダクタンスは、基板を直接に横切る位置にそれらを配列 することにより減少する。回路素子が基板を直接に横切る位置に配列されたと言 われるときには、対応する回路パターの鏡像が基板１２の各面上に存在し、この 基板の厚さに等しい最小の距離で隔てられている。ＦＥＴ間の共通の導線インダ クタンスはそれらが隔てられた物理的な距離に比例するので、２個の平面回路間 の距離を最小にすることによりそのインダクタンスを実質的に取り除ける。後続 の請求の範囲においては、ＦＥＴ間のソースインダクタンスを最小にする基板１ ２の両面に相互に配列されたＦＥＴ２２Ｕと２２Ｌ及び２４Ｕと２４Ｌの対のこ の配置は「空間的及び電気的に対向する」という用語で記述される。 図７は、共通の導線インダクタンスを制御することの重要性を説明する助けと なる概略図２６である。図を簡単にするために、図７には抵抗を示すが、実際の 回路インピーダンスは誘導性である。ＦＥＴが増幅する入力信号はＶ_INとして示 されている。共通の導線インピーダンスは電圧Ｖ_sとして表れ、この電圧Ｖ_sは入 力信号Ｖ_INから減算され、それにより利得を減少させる。 二重の能動素子の配置の一つの結果として、この能動素子間の基板の中心に沿 って仮想のアース面が設定される。この仮想のアース面は基板１２の２面１２ａ 及び１２ｂから等距離に配置され、回路は左右対称であるため、そうでなければ 回路の性能を損なう望ましくない横方向の電流がほぼ除去される。この発明では 、やはり一般に対称である温度勾配を維持するように設計される。 図８は能動素子１４ｄと１４ｅとを示す増幅器１０ｄの一方の面の図である。 各能動素子は、ＦＥＴの２対２２Ｕと２２Ｌ及び２４Ｕと２４Ｌとを組み入れて いる。明細書と請求の範囲とにおいて、図８中に平面図で示した素子は「電力モ ジュール」１０ｄとして参照される。図５ａ及び５ｂに示した実施の形態におい ては、図８に示したもののような２個の等しい回路パターンが基板１２の両面に 配置されている。電力モジュール１０ｄは、ＦＥＴの２対２２Ｕと２２Ｌ及び２ ４Ｕと２４Ｌ並びにそれらの関連回路から構成される。入力電流ｉは第一のＦＥ Ｔ２４Ｕのゲート２４ＵＧから流入するように示されている。導通経路１７が基 板１２の対向する面１２ａと１２ｂとに取り付けられたＦＥＴを接続する。２対 のＦＥＴ２２と２４とは、各面１２ａ及び１２ｂ上の手指のように組み合わされ て形成されたコンデンサ２８を介して信号結合されている。「チキンドット（ｃ ｈｉｃｋｅｎ ｄｏｔｓ）」３０と呼ばれる多数の正方形の金属パッドが各面１ ２ａと１２ｂに置かれ、回路の調整に用いられる。 図９は熱放散及び接地クランプ３２の斜視図３１である。クランプ３２には頂 部半片３３及び底部半片３４が含まれる。このクランプは電力モジュール１０ｄ ／１０ｅに機械的に接続され、各ＦＥＴのソースに接続されたＦＥＴの近くのパ ッドから熱を引き離す。それに加えて、クランプ３３及び３４は、電力モジュー ル１０ｄ／１０ｅに接続されて電気的なアースを提供する。この発明の望ましい 実施の形態においては、クランプ３２は金メッキされた銅から作られ、位置合わ せピン３６と対応する位置合わせ孔３７とを有している。ネジ切り孔４０に入る ネジ３８によりクランプ３２の半辺同士が結合される。第１及び第２の組みの突 出脚４２ａ及び４２ｂがソース端子２２ＵＳと２２ＬＳ及び２４ＵＳと２４ＬＳ と係合するように設計されている。図１０は、ソース端子２２ＵＳと２４ＵＳ上 に配列された脚４２ａと４２ｂを有する、電力モジュール１０ｄ／１０ｅの上に 置かれたクランプの頂部半片３３を描いた説明図４４である。２組の突出脚４２ ａ及び４２ｂは、それらの下の回路の特徴に適合するように異なった長さと幅で クランプ３２から伸長させてもよい。図１１はクランプの一方の半片の平面図４ ６を示し、図１２は側面図４８を提供する。 図１３は、本体５２，入力同軸ケーブル接続器５４，出力同軸ケーブル接続器 ５６，空洞５８及びバランとして機能するマイクロストリップ導体６０から成る 試験装置５０の図形４９を提供する。試験装置５０により、電力モジュール１０ ｄ／１０ｅの入出力インピーダンスが外部の不平衡信号の入出力インピーダンス に適合することができる。試験装置５０は、クランプ３２により電力モジュール １０ｄ／１０ｅを保持する。下側の半片３４が図１３に示されている。マイクロ ストリップ導体６０は、電力モジュール１０ｄ／１０ｅの入出力端子に同軸ケー ブル接続器５４を接続した状態で示されている。図１４は、両端にバランを有す る電力モジュール１０ｄ／１０ｅの側面図６６である。各バランを備えたマイク ロストリップ接続器６２の長さは、バラン７４を作るのに用いる材料中での動作 周波数の波長λの１／４である。能動素子１４を保持する基板１２は１５ミル（ ０．３８１ｍｍ）のテフロン（登録商標）基板６８に隣接している。他の実施の 形態においては、基板６８は、キャプトン（Ｋａｐｔｏｎ）（登録商標），種々 のポリイミド，プラスチック，合成物又はセラミックス等の他の材料により製造 してもよい。ほぼ４×４０×４０ミル（０．１０１６×１．０１６×１．０１６ ｍｍ）の寸法のデカップリングコンデンサ７０が各マイクロストリップ６２の端 部に配置されている。リボン状の導体７２が各コンデンサ７０から電力モジュー ル１０ｄの端子まで延びている。図１５はマイクロストリップバラン構造の斜視 図７４を提供し、図１６は端面図７６を供給する。 図１７ａ，１７ｂ，１８，１９，２０及び２１は、この発明の追加の他の実施 の形態を示す。全体的に言ってこれらの図は、対向しかつ平行な対をなす基板１ ２上に搭載された能動素子１４と導体１６とを示している。図１７ａ及び１７ｂ は２個の埋め込まれた能動素子１４を示す図形７８及び８０であり、一方図１８ は基板１２を横切って突出している能動素子１４を示す図形８２を提供している 。 図１９における図形８４は、基板１２の最も離れた対となる面上に搭載された能 動素子１４を示している。図２０の図形８６は、基板１２の最も近い２面上に搭 載された２個の能動素子１４を描いている。この実施の形態においては、導体１ ６は最も外側の面上に配置されている。図２１は、基板１２の最も近い面上に存 在する能動素子１４と導体との両者を示す説明図８８を提供する。この実施の形 態には、基板１２の最も離れた対の面上に金属層９０が存在している。ソース同 士は、図１７ａに示すように基板１２の間で連結器７９により相互に連結される か、図１７ｂに示すように能動素子１４の間で連結器８１により相互に連結され ている。 産業上の適用性 この発明の望ましい実施の形態は、ＦＥＴを基板に取り付けるための「フリッ プチップ」生産法を利用している。他のフリップチップ法を用いない取付け法は 多くのワイアボンドを頼みとしており、そのワイアボンドが望まざる寄生現象を 導入してしまう。フリップチップ生産方法は、ＦＥＴ，ＧａＡｓチップ，又はＦ ＥＴ若しくはチップが装着される基板上にバンプを載置する工程が含まれる。バ ンプは、コイニングした金の球をチップ又は基板上に適度の温度と圧力の下で押 圧することにより形成できる。そこで、金と金との分子間結合により、チップと 基板が結合される。バンプを形成する別の方法は、種々の金属と半田をＦＥＴ又 は基板で充満したウエファ上にデポジットする電気メッキ処理を採用している。 バンプが形成された後で、ウエファをサイの目に切り、基板方向に下向きとなっ ている能動領域とバンプと共に各ダイをひっくり返す。ダイと基板とを注意深く 配列し、金金間の吸着のために温度を約２２０°Ｃまで上昇させ、適度の圧力で ダイと基板とを共に加圧する。この処理により、扱いにくいワイア導線を除去す るのみならず、修理が必要な場合に取り替えるチップと基板とを分解して再び取 り付けることができる。 この発明の種々の実施形態は、マイクロエレクトロニクスの分野の当業者に周 知の高真空スパッタリング又は蒸着，金属溶射，エッチング，熱処理ＦＥＴ製造 及び機械加工を含む製造処置及び製造方法を用いて作成される。 望ましい実施の形態は全体として線形増幅器であるので、入出力信号周波数は 本質的に同一である。この明細書の教示に従って製造できる全ての電気素子はこ の条件を必ずしも満たさない。プッシュプルモジュール中でパラメトリック増幅 器を動作させることは利点があるかもしれない。この場合には、入力周波数と出 力周波数は高調波の上ですら関係している必要がない。ミクサ又は高調波変換器 もこの明細書の開示に従って作成することができる。 結論 この発明を特定の望ましい実施の形態に関して詳細に説明したが、この発明の 関係する分野における当業者は以下の請求の範囲の精神と範囲から逸脱すること なく種々の修正と改善を為し得ることを認識するであろう。上に開示した材料と 工程の種々の組合せは望ましい実施例に関して読者を教育することを意図してお り、発明又は請求の範囲の範囲を制限するよう共用することは意図していない。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロッキー，ダグラス，ジー. アメリカ合衆国，95030 カリフォルニア 州，モンテ セレノ，オージャイ ドライ ブ 19020

Claims (1)

1. 【特許請求の範囲】 １．保持するための間隔を設けた１対の面（１２ａ及び１２ｂ）を画定する間隔 設定手段（１２）と、 複数の入力信号（ｉ）を処理する能動素子手段（１４）であって、前記間隔設 定手段（１２）に機械的に結合された能動素子手段（１４）と、 前記複数の入力信号（ｉ）を伝えるための第１の対をなす導体手段（１６ａ及 び１６ｄ）であって、伝達される複数の入力信号（ｉ）が反対の方向に移動しほ ぼ等しい大きさを有するものである導体手段（１６ａ及び１６ｂ）と、 複数の出力信号（ｇｉ）を伝えるための第２の対をなす導体手段（１６ｃ及び １６ｄ）であって、伝達される複数の出力信号（ｇｉ）は反対の方向に移動しほ ぼ等しい大きさを有するものである導体手段（１６ｃ及び１６ｄ）とを備え、 前記第１及び第２の対をなす導体手段の両者（１６ａ及び１６ｂ並びに１６ｃ 及び１６ｄ）が、前記能動素子手段（１４）に関して全体的に対称な形状に前記 間隔設定手段（１２）の前記面上に搭載されていることを特徴とする装置。 ２．請求項１に記載した装置であって、前記間隔設定手段（１２）が両面基板 であり、該両面基板が１対の面（１２ａ及び１２ｂ）を有していることを特徴と する装置。 ３．請求項２に記載した装置であって、前記能動素子手段（１４ａ）が、前記 基板（１２）内の前記１対の面の間の中央に埋め込まれ、前記第１及び第２の対 のそれぞれの前記導体手段（１６ａ，１６ｂ，１６ｃ及び１６ｄ）が前記基板の 対向する側に配置され、それにより前記能動素子手段が前記導体手段のそれぞれ からほぼ等距離に隔てられていることを特徴とする装置。 ４．請求項２に記載した装置であって、前記能動素子手段（１４ｂ）が、前記 基板（１２）の前記１対の面内に搭載され、該両面を完全に貫いて延び、さらに 該両面から突出し、かつ前記対をなす導体のそれぞれの前記導体手段（１６ａ， １６ｂ，１６ｃ及び１６ｄ）が前記基板の対向する側に配置され、それにより前 記能動素子が前記導体手段のそれぞれからほぼ等距離に隔てられていることを特 徴とする装置。 ５．請求項２に記載した装置であって、前記能動素子（１４ｃ）が、両面基板 （１２）の一方の面（１２ａ）上に搭載されていることを特徴とする装置。 ６．請求項２に記載した装置であって、１対の前記能動素子（１４ｄ及び１４ ｅ）が前記両面基板（１２）の対向する面（１２ａ及び１２ｂ）上に搭載されて いることを特徴とする装置。 ７．請求項６に記載した装置であって、前記対をなす前記能動素子（１４ｄ及 び１４ｅ）の間の距離が最小に保たれ、該対をなす能動素子（１４ｄ及び１４ｅ ）の間の共通の導線インダクタンスを最小とすることを特徴とする装置。 ８．請求項１に記載した装置であって、前記間隔設定手段（１２）が、１対の 空間的に離れた基板を有し、各基板の対をなす面の一方の面が互いに対向してい ることを特徴とする装置。 ９．請求項１に記載した装置であって、前記間隔設定手段（１２）が、前記対 をなす導体手段（１６ａ及び１６ｂ並びに１６ｃ及び１６ｄ）のそれぞれの前記 導体手段（１６ａ，１６ｂ，１６ｃ及び１６ｄ）を、前記対をなす導体手段中の それぞれの前記導体間の距離が最小となるように、前記面上の調整された空間的 な位置に保持していることを特徴とする装置。 １０．請求項１に記載した装置であって、前記対をなす導体手段（１６ａ及び １６ｂ並びに１６ｃ及び１６ｄ）のそれぞれの前記導体手段（１６ａ，１６ｂ， １６ｃ及び１６ｄ）が前記面（１２ａ及び１２ｂ）の対向する面上に配置され、 それにより前記能動素子（１４）が前記対をなす導体手段のそれぞれの前記導体 手段のそれぞれからほぼ等距離に隔てられていることを特徴とする装置。 １１．請求項１に記載した装置であって、１対の前記能動素子手段（１４ｄ及 び１４ｅ）が前記対をなす面（１２ａ及び１２ｂ）上に互いに対向して搭載され ていることを特徴とする装置。 １２．請求項１１記載の装置において、前記対をなす能動素子手段（１４ｄ及 び１４ｅ）間の距離を最小に保持し、前記能動素子手段（１４ｄ及び１４ｅ）の 前記対の間の共通の導線インダクダンスを最小としたことを特徴とする装置。 １３．保持するための間隔設定手段（１２）であって、両面を有する間隔設定 手段（１２）と、 複数の入力信号（ｉ）を処理する１対の能動素子手段（１４ｄ及び１４ｅ）で あって、 前記間隔設定手段（１２）と機械的に結合し、 それぞれが、制御端子、出力端子及び共通端子を有している１対の能動素子手 段（１４ｄ及び１４ｅ）とを有する装置であって、 該共通端子同士は、相互に結合され、 該共通端子同士は、前記１対の能動素子の一方（１４ｄ）が前記間隔設定手段 （１２）の前記面の一方（１２ａ）の上に配置され、前記１対の能動素子手段の 他方（１４ｅ）が前記間隔設定手段（１２）の前記面の他方（１２ｂ）の上に配 置されるように、空間的及び電気的に対向し、 前記１対の能動素子手段（１４ｄ及び１４ｅ）の前記共通端子は、該１対の能 動素子手段の一方（１４ｄ）が前記間隔設定手段（１２）の前記面の一方（１２ ａ）の上に配置され、前記能動素子手段の他方（１４ｅ）が前記間隔設定手段（ １２）の前記面の他方（１２ｂ）の上に配置されるように、空間的及び電気的に 対向され、 前記能動素子手段（１４ｄ及び１４ｅ）は、また、前記共通端子間の距離が最 小となり前記能動素子手段（１４ｄ及び１４ｅ）間の共通端子インダクタンスが 最小となるように、前記間隔設定手段（１２）の前記面（１２ａ及び１２ｂ）上 の空間位置に配置され、 さらに、複数の入力信号（ｉ）を伝えるための第１の対をなす導体手段（１６ ａ及び１６ｄ）であって、伝達される複数の入力信号（ｉ）が反対の方向に移動 しほぼ等しい大きさを有するものである導体手段（１６ａ及び１６ｂ）と、 複数の出力信号（ｇｉ）を伝えるための第２の対をなす導体手段（１６ｃ及び １６ｄ）であって、伝達される複数の出力信号（ｇｉ）は反対の方向に移動しほ ぼ等しい大きさを有するものである導体手段（１６ｃ及び１６ｄ）とを備えたこ とを特徴とする装置。 １４．請求項１３に記載した装置であって、前記能動素子手段（１４ｄ及び１ ４ｅ）がフリップチップ製造方法を用いて作製されたことを特徴とする装置。