JPH0946148A - Power amplifier - Google Patents
Power amplifierInfo
- Publication number
- JPH0946148A JPH0946148A JP19364395A JP19364395A JPH0946148A JP H0946148 A JPH0946148 A JP H0946148A JP 19364395 A JP19364395 A JP 19364395A JP 19364395 A JP19364395 A JP 19364395A JP H0946148 A JPH0946148 A JP H0946148A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- inductor
- output
- power amplifier
- harmonic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＣＥＬ（Cellula
r）携帯電話装置等に搭載される電力増幅器に関するも
のである。TECHNICAL FIELD The present invention relates to a CEL (Cellula).
r) The present invention relates to a power amplifier mounted on a mobile phone device or the like.
【０００２】[0002]
【従来の技術】図２は、従来の電力増幅器を示す回路図
であり、多段電力増幅器の終端電界効果トランジスタ
（以下、ＦＥＴという）が示されている。入力端子Ｐｉ
ｎには直流阻止用コンデンサ１が接続され、コンデンサ
１の出力側が、インダクタ２に接続されている。インダ
クタ２は、２個のコンデンサ３，４を介して接地されて
いる。インダクタ２の出力側は、終端ＦＥＴ５のゲート
に接続されている。各コンデンサ３，４及びインダクタ
２は、ＦＥＴ５の入力インピーダンスを５０Ωに設定す
る入力インピーダンス整合回路を構成している。ＦＥＴ
５のゲートには、２個の分割抵抗６，７で設定されるバ
イアス電圧が、抵抗８を介して入力される構成である。
つまり、負の電源電圧−Ｖｇと接地間に２つの抵抗６，
７が直列に接続され、抵抗６，７の接続点がダンピング
用の抵抗８を介してＦＥＴ５のゲートに接続されてい
る。抵抗６の電源電圧−Ｖｇ側は、バイパスコンデンサ
９を介して接地され、それら抵抗６，７の接続点は、バ
イパスコンデンサ１０を介して接地されている。ＦＥＴ
５のソースは接地され、このＦＥＴ５のドレインがチョ
ークインダクタ１１を介して電源電圧Ｖｄに接続される
と共に、インダクタ１２に接続されている。インダクタ
１１の電源電圧側は、バイパスコンデンサ１３を介して
接地されている。インダクタ１２は、２個のコンデンサ
１４，１５を介して接地されている。これらインダクタ
１２及びコンデンサ１４，１５は、ＦＥＴ５の出力イン
ピーダンス整合回路を構成する。インダクタ１２の出力
側が、直流阻止用コンデンサ１６を介して出力端子Ｐｏ
ｕｔに接続されている。入力インピーダンス整合回路及
び出力インピーダンス整合回路が、ＦＥＴ５に対するイ
ンピーダンス整合を行い、ＦＥＴ５が入力信号の電力増
幅を行なう。電力増幅器の最も重要な性能である消費電
力（電力効率）は、ＦＥＴ５の能力によって、決定され
る。2. Description of the Related Art FIG. 2 is a circuit diagram showing a conventional power amplifier, showing a termination field effect transistor (hereinafter referred to as FET) of a multistage power amplifier. Input terminal Pi
The DC blocking capacitor 1 is connected to n, and the output side of the capacitor 1 is connected to the inductor 2. The inductor 2 is grounded via the two capacitors 3 and 4. The output side of the inductor 2 is connected to the gate of the termination FET 5. The capacitors 3 and 4 and the inductor 2 constitute an input impedance matching circuit that sets the input impedance of the FET 5 to 50Ω. FET
The bias voltage set by the two dividing resistors 6 and 7 is input to the gate of 5 through the resistor 8.
That is, two resistors 6 are provided between the negative power supply voltage −Vg and the ground.
7 is connected in series, and the connection point of the resistors 6 and 7 is connected to the gate of the FET 5 via the damping resistor 8. The power supply voltage −Vg side of the resistor 6 is grounded via the bypass capacitor 9, and the connection point of the resistors 6 and 7 is grounded via the bypass capacitor 10. FET
The source of the FET 5 is grounded, and the drain of the FET 5 is connected to the power supply voltage Vd via the choke inductor 11 and is also connected to the inductor 12. The power supply voltage side of the inductor 11 is grounded via the bypass capacitor 13. The inductor 12 is grounded via the two capacitors 14 and 15. The inductor 12 and the capacitors 14 and 15 form an output impedance matching circuit of the FET 5. The output side of the inductor 12 is connected to the output terminal Po via the DC blocking capacitor 16.
ut. The input impedance matching circuit and the output impedance matching circuit perform impedance matching with respect to the FET 5, and the FET 5 performs power amplification of the input signal. Power consumption (power efficiency), which is the most important performance of the power amplifier, is determined by the capability of the FET 5.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
電力増幅器では、次のような課題があった。ＦＥＴ５の
出力となるドレイン電流には、主周波数成分の他に高調
波成分がのる。この高調波成分によって、電力増幅器の
電力効率が十分に上がらない。また、例えば、複数のＦ
ＥＴを用いて多段増幅器を構成したり、リニアアンプを
構成する場合、その消費電力の総合効率は、各ＦＥＴ５
のドレイン効率に依存する。そのため、単純にインダク
タやコンデンサのみで、図２のような入出力インピーダ
ンス整合回路や段間結合回路を構成しても、高出力かつ
高効率の要求される電力増幅器の性能を満足するものが
得られなかった。However, the conventional power amplifier has the following problems. The drain current that is the output of the FET 5 has a harmonic component in addition to the main frequency component. Due to this harmonic component, the power efficiency of the power amplifier is not sufficiently improved. Also, for example, a plurality of F
When configuring a multistage amplifier or a linear amplifier using ET, the total efficiency of power consumption is
Depends on the drain efficiency. Therefore, even if the input / output impedance matching circuit and inter-stage coupling circuit as shown in FIG. 2 are simply configured by only the inductor and the capacitor, it is possible to obtain the one that satisfies the performance of the power amplifier that requires high output and high efficiency. I couldn't do it.
【０００４】[0004]
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、ソース接地型ＦＥＴを用いて入力信
号の増幅を行なう電力増幅器において、前記ＦＥＴのド
レイン出力負荷回路と接地間に接続され、該ＦＥＴの出
力の奇数次高調波成分或いは偶数次高調波成分に対応す
る共振周波数を有してそれら奇数次高調波成分或いは偶
数次高調波成分を減衰させる直列共振回路を備えてい
る。第２の発明は、多段接続されたソース接地型ＦＥＴ
を用いて入力信号の増幅を行なう電力増幅器において、
前記多段接続のＦＥＴのうち一つ以上は、ドレイン出力
負荷回路と接地間に、該各ＦＥＴの出力の奇数次高調波
成分或いは偶数次高調波成分に対応する共振周波数を有
してそれら奇数次高調波成分或いは偶数次高調波成分を
減衰させる直列共振回路を備えた構成にしている。第１
の発明によれば、以上のように電力増幅器を構成したの
で、ソース接地型ＦＥＴが入力信号の増幅を行なうが、
直列共振回路が、ＦＥＴの出力中の奇数次高調波成分或
いは偶数次高調波成分を減衰させる。第２の発明によれ
ば、多段接続されたソース接地型ＦＥＴは、入力信号の
増幅を行なうが、ドレイン出力負荷回路に直列共振回路
を設けたＦＥＴでは、出力信号中の奇数次高調波成分或
いは偶数次高調波成分が、その直列共振回路によってが
減衰する。即ち、次段入力に対して、それら奇数次高調
波成分或いは偶数次高調波成分が影響を与えない。従っ
て、前記課題を解決できるのである。In order to solve the above problems, a first invention is a power amplifier for amplifying an input signal by using a source-grounded FET, wherein a drain output load circuit of the FET and a ground are provided. And a series resonant circuit having a resonance frequency corresponding to an odd harmonic component or an even harmonic component of the output of the FET and attenuating the odd harmonic component or the even harmonic component. There is. A second invention is a source-grounded FET in which multiple stages are connected.
In a power amplifier that amplifies an input signal using
At least one of the multi-stage FETs has a resonance frequency corresponding to an odd harmonic component or an even harmonic component of the output of each FET between the drain output load circuit and the ground, A series resonance circuit for attenuating higher harmonic components or even higher harmonic components is provided. First
According to the invention, since the power amplifier is configured as described above, the source-grounded FET amplifies the input signal,
The series resonance circuit attenuates the odd harmonic component or the even harmonic component in the output of the FET. According to the second aspect of the invention, the multi-stage connected source grounded FET amplifies the input signal, but the FET having the series resonance circuit in the drain output load circuit, the odd harmonic component in the output signal or The even harmonic components are attenuated by the series resonant circuit. That is, the odd-order harmonic component or the even-order harmonic component does not affect the next-stage input. Therefore, the above problem can be solved.
【０００５】[0005]
【発明の実施の形態】図１は、本発明の実施形態を示す
電力増幅器の回路図である。この電力増幅器は、入力端
子Ｐｉｎに接続された直流阻止用コンデンサ２１を備え
ている。コンデンサ２１の出力側が、インダクタ２２に
接続されている。インダクタ２２は、２個のコンデンサ
２３，２４を介して接地されている。インダクタ２２の
出力側は、ＦＥＴ２５のゲートに接続されている。各コ
ンデンサ２３，２４及びインダクタ２２は、ＦＥＴ２５
の入力インピーダンスを５０Ωに設定する入力インピー
ダンス整合回路を構成している。ＦＥＴ２５のゲートに
は、２個の分割抵抗２６，２７で設定されるバイアス電
圧が、抵抗２８を介して入力される構成である。つま
り、負の電源電圧−Ｖｇと接地間に２つの抵抗２６，２
７が直列に接続され、各抵抗２６，２７の接続点がダン
ピング用の抵抗２８を介してＦＥＴ２５のゲートに接続
されている。抵抗２６の電源電圧−Ｖｇ側は、バイパス
コンデンサ２９を介して接地され、２個の抵抗２６，２
７の接続点は、バイパスコンデンサ３０を介して接地さ
れている。ＦＥＴ２５のソースは接地され、このＦＥＴ
２５のドレインがチョークインダクタ３１を介して電源
電圧Ｖｄに接続されると共に、インダクタ３２に接続さ
れている。インダクタ３１の電源電圧側は、バイパスコ
ンデンサ３３を介して接地されている。インダクタ３２
は、２個のコンデンサ３４，３５を介して接地されてい
る。これらインダクタ３２及びコンデンサ３４，３５
は、ＦＥＴ２５のドレイン出力負荷回路であり、次段回
路に対する出力インピーダンス整合回路になっている。
インダクタ３２の出力側が、直流阻止用コンデンサ３６
を介して出力端子Ｐｏｕｔに接続されている。本実施形
態の電力増幅器では、さらに、その出力負荷回路に２系
統の直列共振回路４０，４１を設けている。1 is a circuit diagram of a power amplifier showing an embodiment of the present invention. This power amplifier includes a DC blocking capacitor 21 connected to the input terminal Pin. The output side of the capacitor 21 is connected to the inductor 22. The inductor 22 is grounded via two capacitors 23 and 24. The output side of the inductor 22 is connected to the gate of the FET 25. Each of the capacitors 23 and 24 and the inductor 22 is a FET 25.
The input impedance matching circuit is configured to set the input impedance of (1) to 50Ω. The FET 25 has a configuration in which the bias voltage set by the two dividing resistors 26 and 27 is input to the gate of the FET 25 via the resistor 28. That is, the two resistors 26, 2 are connected between the negative power supply voltage −Vg and the ground.
7 is connected in series, and the connection point of the resistors 26 and 27 is connected to the gate of the FET 25 via the damping resistor 28. The power supply voltage −Vg side of the resistor 26 is grounded via the bypass capacitor 29 and is connected to the two resistors 26, 2
The connection point of 7 is grounded via a bypass capacitor 30. The source of FET25 is grounded, and this FET is
The drain of 25 is connected to the power supply voltage Vd via the choke inductor 31 and is also connected to the inductor 32. The power supply voltage side of the inductor 31 is grounded via the bypass capacitor 33. Inductor 32
Is grounded via two capacitors 34 and 35. These inductor 32 and capacitors 34 and 35
Is a drain output load circuit of the FET 25 and is an output impedance matching circuit for the next-stage circuit.
The output side of the inductor 32 has a DC blocking capacitor 36.
Is connected to the output terminal Pout via. In the power amplifier of the present embodiment, the output load circuit is further provided with two series resonance circuits 40 and 41.
【０００６】直列共振回路４０は、インダクタ３２に一
端の接続されたインダクタ４０ａと、インダクタ４０ａ
の他端に一方の電極が接続されたコンデンサ４０ｂと
を、備えている。コンデンサ４０ｂの他方の電極が、接
地されている。インダクタ４０ａのインダクタンスＬ40
とコンデンサ４０ｂのキャパシタンスＣ40の設定は、直
列共振回路４０の共振周波数が、ＦＥＴ２５の出力信号
中の主周波数成分における２倍高調波成分の周波数に対
応するように設定されている。また、直列共振回路４１
は、インダクタ３２に一端の接続されたインダクタ４１
ａと、インダクタ４１ａの他端に一方の電極が接続され
たコンデンサ４１ｂとを、備えている。コンデンサ４１
ｂの他方の電極が、接地されている。インダクタ４１ａ
のインダクタンスＬ41とコンデンサ４１ｂのキャパシタ
ンスＣ41の設定も、直列共振回路４１の共振周波数が、
ＦＥＴ２５の出力信号中の主周波数成分における２倍高
調波成分の周波数に対応するように設定されている。２
系統の直列共振回路４０，４１は、ＦＥＴ２６のドレイ
ン出力端子からλg ／４（λg ；管内波長）離れた位置
に共に配置されている。次に、図１の電力増幅器の動作
を説明する。The series resonance circuit 40 includes an inductor 40a whose one end is connected to the inductor 32, and an inductor 40a.
And a capacitor 40b having one electrode connected to the other end thereof. The other electrode of the capacitor 40b is grounded. The inductance L 40 of the inductor 40a
The capacitance C 40 of the capacitor 40b is set so that the resonance frequency of the series resonance circuit 40 corresponds to the frequency of the second harmonic component of the main frequency component in the output signal of the FET 25. In addition, the series resonance circuit 41
Is an inductor 41 whose one end is connected to the inductor 32.
a and a capacitor 41b having one electrode connected to the other end of the inductor 41a. Capacitor 41
The other electrode of b is grounded. Inductor 41a
The inductance L 41 and the capacitance C 41 of the capacitor 41 b are set so that the resonance frequency of the series resonance circuit 41 is
It is set so as to correspond to the frequency of the double harmonic component in the main frequency component in the output signal of the FET 25. Two
The series resonant circuits 40 and 41 of the system are both arranged at positions apart from the drain output terminal of the FET 26 by λg / 4 (λg; in-tube wavelength). Next, the operation of the power amplifier of FIG. 1 will be described.
【０００７】入力端子Ｐｉｎから入力された入力信号の
直流分がコンデンサ２１でカットされ、入力インピーダ
ンス整合回路を介してＦＥＴ２５のゲートに与えられ
る。ＦＥＴ２５において、ゲートは抵抗２６，２７によ
って負の電源電圧−Ｖｇ側にバイアスされ、ドレインは
電源電圧Ｖｄ側にバイアスされている。これらにより、
出力電力と電力効率ののバランスが調整されている。Ｆ
ＥＴ２５がそのゲートに与えられた信号の増幅を行な
い、ドレインから出力する。ドレインからの出力信号
は、出力インピーダンス整合回路及びコンデンサ３６を
介して出力端子Ｐｏｕｔから出力される。出力信号は、
出力インピーダンス整合回路を通過する途中、直列共振
回路４０，４１の配置された地点を通過する。各直列共
振回路４０，４１は、出力信号中のその共振周波数に対
応する成分に対してそれぞれ減衰を与える。The DC component of the input signal input from the input terminal Pin is cut by the capacitor 21 and applied to the gate of the FET 25 via the input impedance matching circuit. In the FET 25, the gate is biased to the negative power supply voltage −Vg side by the resistors 26 and 27, and the drain is biased to the power supply voltage Vd side. By these,
The balance between output power and power efficiency is adjusted. F
The ET 25 amplifies the signal applied to its gate and outputs it from the drain. The output signal from the drain is output from the output terminal Pout via the output impedance matching circuit and the capacitor 36. The output signal is
While passing through the output impedance matching circuit, it passes through the point where the series resonant circuits 40 and 41 are arranged. The series resonance circuits 40 and 41 respectively attenuate the components of the output signal corresponding to the resonance frequency.
【０００８】図３及び図４は、図１の伝送特性をシミュ
レーションした結果（その１，２）を示す図である。電
力増幅器に直列共振回路４０，４１を設けることで、そ
れら直列共振回路４０，４１の共振周波数に対応する出
力信号中の成分が減衰する。図３のシミュレーションで
は、直列共振回路４０を１系統のみ配置した場合のシミ
ュレーション結果であり、図４は２系統の直列共振回路
４０，４１を配置した場合のシミュレーション結果であ
る。各図３，４中のＭ２で示された部分のレベルが、直
列共振回路４０，４１の共振周波数におけるレベルであ
り、図３では約−６６ｄＢであるのに対し、図４では約
−７２ｄＢとなっている。即ち、２系統で直列共振回路
を構成することで、２倍高調波成分に対して、１系統の
場合よりも−６ｄＢ深く減衰を与えることができる。以
上のように、本実施形態では、増幅用のＦＥＴ２５のド
レインに接続された出力負荷回路に、直列共振回路４
０，４１を設け、ＦＥＴ２５の出力信号の２倍高調波成
分に対して、深い減衰を与えている。これにより、ＦＥ
Ｔ２５におけるドレイン・ソース間電流Ｉｄｓを抑える
ことが可能となり、電力増幅器の効率を改善できる。FIGS. 3 and 4 are diagrams showing results (Nos. 1 and 2) of simulating the transmission characteristics of FIG. By providing the series resonance circuits 40 and 41 in the power amplifier, the components in the output signal corresponding to the resonance frequencies of the series resonance circuits 40 and 41 are attenuated. In the simulation of FIG. 3, the series resonance circuit 40 is a simulation result when only one system is arranged, and FIG. 4 is the simulation result when two systems of series resonance circuits 40 and 41 are arranged. The level of the portion indicated by M2 in each of FIGS. 3 and 4 is the level at the resonance frequency of the series resonant circuits 40 and 41, which is about −66 dB in FIG. 3 and about −72 dB in FIG. Has become. That is, by configuring the series resonance circuit with two systems, it is possible to provide a -6 dB deeper attenuation to the double harmonic component than in the case of one system. As described above, in the present embodiment, the series resonant circuit 4 is connected to the output load circuit connected to the drain of the FET 25 for amplification.
0 and 41 are provided to deeply attenuate the second harmonic component of the output signal of the FET 25. Thereby, FE
The drain-source current Ids at T25 can be suppressed, and the efficiency of the power amplifier can be improved.
【０００９】図５は、図１の入出力電力特性を示す図で
あり、図６は、図２の入出力電力特性を示す図である。
電力増幅器の効率の改善は、図５及び図６におけるドレ
イン・ソース間電流Ｉｄｓを比較することで、はっきり
わかる。例えば、出力信号のパワーＰが３０ｄＢｍの点
の電流Ｉｄｓを比較すると、直列共振回路を有した図１
の電力増幅器の電流が５２０ｍＡであるのに対して、図
２の電力増幅器では、５７０ｍＡとなる。つまり、５０
ｍＡの差がある。また、共振周波数を用いて、高調波成
分を減衰させる回路を、並列共振回路出なく、インダク
タとコンデンサの直列共振回路にしているので、出力信
号における主周波数帯域の信号の減衰を、最小限にする
ことができる。なお、本発明は、上記実施形態に限定さ
れず種々の変形が可能である。その変形例としては、例
えば次のようなものがある。FIG. 5 is a diagram showing the input / output power characteristic of FIG. 1, and FIG. 6 is a diagram showing the input / output power characteristic of FIG.
The improvement of the efficiency of the power amplifier can be clearly seen by comparing the drain-source current Ids in FIGS. 5 and 6. For example, comparing the current Ids at a point where the power P of the output signal is 30 dBm, FIG.
The current of the power amplifier of 520 mA is 520 mA, whereas the current of the power amplifier of FIG. 2 is 570 mA. That is, 50
There is a difference of mA. In addition, the circuit that attenuates the harmonic component using the resonance frequency is a series resonance circuit of an inductor and a capacitor without outputting a parallel resonance circuit, so the attenuation of the signal in the main frequency band of the output signal is minimized. can do. Note that the present invention is not limited to the above embodiment, and various modifications are possible. For example, there are the following modifications.
【００１０】（１） 上記実施形態では、ＦＥＴ２５が
１段の電力増幅器であるが、ＦＥＴ２５を複数用いて多
段ＦＥＴ増幅器を構成してもよい。この場合、段間のＦ
ＥＴの出力負荷回路或いは最終段ＦＥＴの出力負荷回路
に直列共振回路を接続することで、次段のＦＥＴ或いは
回路へ入力される高調波成分が減衰し、高出力で高効率
の電力増幅器が実現できる。 （２） 各直列共振回路４０，４１は、出力信号の２倍
高調波の周波数に対応する共振周波数を有しているが、
他の奇数次又は偶数次の高調波の周波数に対応する共振
周波数を有した直列共振回路を追加して設けると、上記
実施形態よりもさらに、総合効率を高めることが期待で
きる。(1) In the above embodiment, the FET 25 is a single-stage power amplifier, but a plurality of FETs 25 may be used to form a multi-stage FET amplifier. In this case, F
By connecting a series resonant circuit to the output load circuit of the ET or the output FET of the final stage FET, the harmonic components input to the FET or the circuit of the next stage are attenuated, and a power amplifier with high output and high efficiency is realized. it can. (2) Each series resonant circuit 40, 41 has a resonant frequency corresponding to the frequency of the second harmonic of the output signal,
If an additional series resonance circuit having a resonance frequency corresponding to another odd-order or even-order harmonic frequency is additionally provided, the overall efficiency can be expected to be higher than that in the above-described embodiment.
【００１１】[0011]
【発明の効果】以上詳細に説明したように、第１の発明
によれば、ＦＥＴのドレイン出力負荷回路と接地間に、
該ＦＥＴの出力の奇数次高調波成分或いは偶数次高調波
成分に対応する共振周波数を有し、それら奇数次高調波
成分或いは偶数次高調波成分を減衰させる直列共振回路
を備えている。そのため、ＦＥＴの出力信号における主
周波数帯域の信号の減衰を最小限にして、高調波成分に
対して深い減衰を与えることができる。よって、ＦＥＴ
におけるドレイン・ソース間電流を抑えることが可能と
なり、電力増幅器の効率を改善できる。第２の発明によ
れば、多段接続のＦＥＴのうち一つ以上は、ドレイン出
力負荷回路と接地間に、該各電界効果トランジスタの出
力の奇数次高調波成分或いは偶数次高調波成分に対応す
る共振周波数を有し、それら奇数次高調波成分或いは偶
数次高調波成分を減衰させる直列共振回路を備えてい
る。そのため、段間あるい最終段で、出力信号中の高調
波成分に対して深い減衰を与えることができ、電力増幅
器の効率を改善できる。As described in detail above, according to the first invention, between the drain output load circuit of the FET and the ground,
A series resonance circuit having a resonance frequency corresponding to an odd-order harmonic component or an even-order harmonic component of the output of the FET and attenuating the odd-order harmonic component or the even-order harmonic component is provided. Therefore, the attenuation of the signal in the main frequency band in the output signal of the FET can be minimized, and the harmonic components can be deeply attenuated. Therefore, FET
It is possible to suppress the drain-source current in the power source and improve the efficiency of the power amplifier. According to the second invention, at least one of the multi-stage FETs corresponds to the odd harmonic component or the even harmonic component of the output of each field effect transistor between the drain output load circuit and the ground. A series resonance circuit having a resonance frequency and attenuating the odd harmonic components or even harmonic components is provided. Therefore, the harmonic components in the output signal can be deeply attenuated in the interstage or the final stage, and the efficiency of the power amplifier can be improved.
【図１】本発明の実施形態を示す電力増幅器の回路図で
ある。FIG. 1 is a circuit diagram of a power amplifier showing an embodiment of the present invention.
【図２】従来の電力増幅器を示す回路図である。FIG. 2 is a circuit diagram showing a conventional power amplifier.
【図３】図１の伝送特性をシミュレーションした結果
（その１）を示す図である。FIG. 3 is a diagram showing a result (1) of simulating the transmission characteristics of FIG.
【図４】図１の伝送特性をシミュレーションした結果
（その２）を示す図である。FIG. 4 is a diagram showing a result (2) of simulating the transmission characteristics of FIG.
【図５】図１の入出力電力特性を示す図である。5 is a diagram showing the input / output power characteristic of FIG.
【図６】図２の入出力電力特性を示す図である。FIG. 6 is a diagram showing the input / output power characteristics of FIG.
２１，３６ 直流遮断用コンデンサ ２２，３１，３２ インダクタ ２３，２４，３４，３５ コンデンサ ２５ ＦＥＴ ２６，２７ 分割抵抗 ２８ ダンピング抵抗 ３０，３３ バイパスコンデンサ ４０，４１ 直列共振回路 21, 36 DC blocking capacitor 22, 31, 32 Inductor 23, 24, 34, 35 Capacitor 25 FET 26, 27 Dividing resistor 28 Damping resistor 30, 33 Bypass capacitor 40, 41 Series resonant circuit
Claims (2)
いて入力信号の増幅を行なう電力増幅器において、前記
電界効果トランジスタのドレイン出力負荷回路と接地間
に接続され、該電界効果トランジスタの出力の奇数次高
調波成分或いは偶数次高調波成分に対応する共振周波数
を有してそれら奇数次高調波成分或いは偶数次高調波成
分を減衰させる直列共振回路を備えた電力増幅器。1. A power amplifier for amplifying an input signal using a source-grounded field effect transistor, wherein the power amplifier is connected between a drain output load circuit of the field effect transistor and ground and has an odd harmonic of the output of the field effect transistor. A power amplifier having a series resonant circuit having a resonance frequency corresponding to a wave component or an even harmonic component and attenuating the odd harmonic component or the even harmonic component.
ランジスタを用いて入力信号の増幅を行なう電力増幅器
において、前記多段接続の電界効果トランジスタのうち
一つ以上は、ドレイン出力負荷回路と接地間に、該各電
界効果トランジスタの出力の奇数次高調波成分或いは偶
数次高調波成分に対応する共振周波数を有してそれら奇
数次高調波成分或いは偶数次高調波成分を減衰させる直
列共振回路を備えた構成にしたことを特徴とする電力増
幅器。2. In a power amplifier for amplifying an input signal using multi-source connected field-grounded field effect transistors, at least one of the multi-stage connected field effect transistors is connected between a drain output load circuit and ground. A series resonance circuit having a resonance frequency corresponding to an odd harmonic component or an even harmonic component of the output of each field effect transistor and attenuating the odd harmonic component or the even harmonic component A power amplifier having a configuration.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19364395A JPH0946148A (en) | 1995-07-28 | 1995-07-28 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19364395A JPH0946148A (en) | 1995-07-28 | 1995-07-28 | Power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0946148A true JPH0946148A (en) | 1997-02-14 |
Family
ID=16311361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19364395A Withdrawn JPH0946148A (en) | 1995-07-28 | 1995-07-28 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0946148A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0895342A2 (en) * | 1997-07-31 | 1999-02-03 | Sawafuji Electric Co., Ltd. | A control circuit for vibrating compressors |
| JP2004112160A (en) * | 2002-09-17 | 2004-04-08 | Hitachi Metals Ltd | High frequency circuit |
| US7567128B2 (en) | 2006-05-11 | 2009-07-28 | Sharp Kabushiki Kaisha | Power amplifier suppressing radiation of second harmonic over wide frequency band |
| CN101882913A (en) * | 2010-04-30 | 2010-11-10 | 苏州英诺迅科技有限公司 | Circuit for improving linearity and power added efficiency of power amplifier |
| CN101888214A (en) * | 2010-04-30 | 2010-11-17 | 苏州英诺迅科技有限公司 | Cascode power amplifier with improved efficiency and linearity |
| US20120056487A1 (en) * | 2010-09-02 | 2012-03-08 | Jin Sung Choi | Power converter in resonance power transmission system, and resonance power transmission apparatus |
-
1995
- 1995-07-28 JP JP19364395A patent/JPH0946148A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0895342A2 (en) * | 1997-07-31 | 1999-02-03 | Sawafuji Electric Co., Ltd. | A control circuit for vibrating compressors |
| JP2004112160A (en) * | 2002-09-17 | 2004-04-08 | Hitachi Metals Ltd | High frequency circuit |
| US7567128B2 (en) | 2006-05-11 | 2009-07-28 | Sharp Kabushiki Kaisha | Power amplifier suppressing radiation of second harmonic over wide frequency band |
| CN101882913A (en) * | 2010-04-30 | 2010-11-10 | 苏州英诺迅科技有限公司 | Circuit for improving linearity and power added efficiency of power amplifier |
| CN101888214A (en) * | 2010-04-30 | 2010-11-17 | 苏州英诺迅科技有限公司 | Cascode power amplifier with improved efficiency and linearity |
| US20120056487A1 (en) * | 2010-09-02 | 2012-03-08 | Jin Sung Choi | Power converter in resonance power transmission system, and resonance power transmission apparatus |
| US9553456B2 (en) * | 2010-09-02 | 2017-01-24 | Samsung Electronics Co., Ltd. | Power converter in resonance power transmission system, and resonance power transmission apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001293B1 (en) | High frequency power amp | |
| US5146178A (en) | Impedance-matched, class F high-frequency amplifier | |
| US7265618B1 (en) | RF power amplifier having high power-added efficiency | |
| US11601095B2 (en) | Doherty power amplifier circuit | |
| CN109525203B (en) | Intermediate frequency amplifier based on GaAs pHEMT process | |
| KR100414252B1 (en) | Multistage amplifier | |
| US7733173B2 (en) | Unilateral feedback power amplifier and method for realizing the same | |
| CN111010090A (en) | Broadband active frequency doubler | |
| KR20240135814A (en) | Radio frequency low noise amplifier circuit and radio frequency chip | |
| KR20060069915A (en) | Amplifier circuit using mgtr(multiple gated transistor) which is improved linearity and frequency band | |
| CN113098403A (en) | Ultra-wideband low-current drive amplifier based on GaAs pHEMT process | |
| JPH0946148A (en) | Power amplifier | |
| CN110233599A (en) | E-Band microwave F power-like amplifier based on CMOS | |
| JP2020072447A (en) | Power amplifier circuit | |
| JP2006005848A (en) | Power amplifier and high frequency communication device | |
| CN115622519A (en) | Band-notch low-noise amplifier based on LC resonance technology and method for improving out-of-band input 1dB compression point thereof | |
| WO2024099059A1 (en) | Passive circuit in bypass mode of radio frequency receiving module, and radio frequency receiving module | |
| WO2023093360A1 (en) | Power amplifier and radio frequency chip | |
| KR950013017A (en) | High frequency band amplifier | |
| JPH03211904A (en) | High frequency amplifier | |
| JPH11234063A (en) | High frequency amplifier | |
| CN107612514A (en) | A kind of Ka wave bands MMIC low-noise amplifiers | |
| KR102726507B1 (en) | Harmonic Suppression Matching Network and Power Amplifier including the same | |
| US20240291445A1 (en) | Matching circuit | |
| JPH0429403A (en) | Matching circuit for high frequency transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |