JPH0945570A

JPH0945570A - 電子部品およびその製造方法

Info

Publication number: JPH0945570A
Application number: JP19845495A
Authority: JP
Inventors: Nobunari Yoshimura; 允成吉村; Masayuki Yoshiyama; 雅幸吉山; Aaru Suisu Terii; アール．スイステリー; Katsuhiko Ueda; 克彦上田
Original assignee: Koa Corp; Du Pont KK
Current assignee: Koa Corp; Du Pont KK
Priority date: 1995-08-03
Filing date: 1995-08-03
Publication date: 1997-02-14

Abstract

(57)【要約】【課題】少ない積層数で所望するインダクタンスを得
ることができる電子部品およびその製造方法を提供す
る。【解決手段】絶縁基板1の一方の電極2aから絶縁基板1
の中央部へ、螺旋状のコイル導体4を現像により形成
し、その上にバイアホール7を穿った絶縁層6を現像によ
り形成する。さらに、絶縁層6の上に、絶縁基板1の中央
部からもう一方の電極2aへ、螺旋状のコイル導体9を現
像により形成し、バイアホール7を介して両コイル導体4
と9を接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子部品およびその
製造方法に関し、とくに、移動体通信機器やビデオカメ
ラなどの電子回路に使用される電子部品およびその製造
方法に関するものである。

【０００２】

【従来の技術】厚膜技術を用いたチップインダクタは、
必要なインダクタンスを得るために多層化が進んでい
る。これは、厚膜印刷による導体パターンは、その断面
が蒲鉾型になるとともに、滲みやだれなどが生じるの
で、形成できる導体幅および導体間隔に限界があるため
である。つまり、導体幅および導体間隔ともに150〜200
μmが限界であり、チップインダクタサイズの一枚の基
板上に形成したコイルでは充分なコイル長を得ることが
できず、所望するインダクタンスを得ることができな
い。そこで、短いコイルが形成された基板を積層し、各
コイル（以下では「コイルエレメント」と呼ぶ場合があ
る）を電気的に直列に連結して、必要なコイル長を得る
とともに、コイルエレメント間の磁気的結合を図って、
所望するインダクタンスを得ようとするものである。

【０００３】

【発明が解決しようとする課題】しかし、上述した技術
においては、次のような問題点がある。

【０００４】つまり、チップインダクタにおいては、多
層化を進めると、コイルエレメントを多数連結すること
により直流抵抗が増加してQが低下するとともに、コイ
ルエレメント間の静電容量の増加によりインダクタの自
己共振周波数が低下する問題が発生する。従って、多層
化により、さらに大きなインダクタンスを得ようとして
も、Qおよび自己共振周波数の低下から限界が生じてし
まう。

【０００５】一方、薄膜技術により導体を形成すれば、
そのパターンの断面を矩形にし、滲みやだれをなくし、
膜厚も安定化することができるので、厚膜印刷による導
体形成の問題を解決することができる。つまり、チップ
インダクタにおいては、ファインパターンの導体が得ら
れるので、一つの基板上に形成するコイルを長くするこ
とができ、少ない層で所望のインダクタスを得ることが
できる。

【０００６】しかし、薄膜技術による導体形成は、少な
くとも、蒸着，スパッタ，めっきなどによる導体膜形成
工程、レジスト膜形成工程、露光工程、現像工程および
エッチング工程を必要とするため、印刷工程、焼成工程
だけで導体を形成することができる厚膜印刷に比べてコ
スト高になる欠点がある。

【０００７】本発明は、上述の問題を解決するためのも
のであり、少ない積層数で所望する特性を得ることがで
きる電子部品およびその製造方法を提供することを目的
とする。

【０００８】

【課題を解決するための手段】本発明は、前記の目的を
達成する一手段として、以下の構成を備える。

【０００９】本発明の電子部品は、絶縁基板の端部近傍
に形成した複数の電極と、前記複数の電極の一つである
第一の電極から前記絶縁基板の略中央部へ螺旋状に形成
した第一の導体と、前記第一の導体を略覆うように形成
した絶縁層と、前記絶縁層を介して前記第一の導体へ接
続するとともに、前記絶縁基板の略中央部から前記複数
の電極の一つである第二の電極へ螺旋状に形成した第二
の導体とを備え、前記第一および第二の導体は現像によ
りパターン形成されたものであることを特徴とする。

【００１０】また、その一面に螺旋状に形成された導体
を有する複数の絶縁基板を、前記絶縁基板の所定位置に
形成された貫通孔または電極を介して、前記導体が電気
的に連結されるように積層した電子部品であって、前記
導体は現像によりパターン形成されたものであることを
特徴とする。

【００１１】本発明の電子部品の製造方法は、絶縁基板
の端部近傍に複数の電極を形成する電極形成工程と、前
記複数の電極の一つである第一の電極から前記絶縁基板
の略中央部へ螺旋状に第一の導体を形成する第一の導体
形成工程と、前記第一の導体を略覆うように絶縁層を形
成する絶縁層形成工程と、前記絶縁層を介して前記第一
の導体へ接続するとともに、前記絶縁基板の略中央部か
ら前記複数の電極の一つである第二の電極へ螺旋状に第
二の導体を形成する第二の導体形成工程とを備え、前記
第一および第二の導体形成工程は現像により導体パター
ンを形成することを特徴とする。

【００１２】また、絶縁基板の一面に螺旋状に導体を形
成する導体形成工程と、前記絶縁基板の所定位置に形成
された貫通孔または電極を介して、前記導体形成工程で
形成された導体が電気的に連結されるように、複数の前
記絶縁基板を積層する積層工程とを備え、前記導体形成
工程は現像により導体パターンを形成することを特徴と
する。

【００１３】

【発明の実施の形態】以下、本発明にかかる一実施形態
の電子部品を図面を参照して詳細に説明する。なお、以
下では、本発明を面実装タイプのインダクタに適用する
一実施形態を説明する。

【００１４】［製造方法］図1は本実施形態の面実装タ
イプのインダクタの製造手順の一例を示す工程図であ
る。また、図2から図11は各工程における形成状態の一
例を示す図で、図2は絶縁基板の形態例を示す正面図
（図2(b)）とその側面図（図2(a)）、図3は導体膜を形
成した状態例を示す側面図、図4は導体パターンを形成
した状態例を示す正面図（図4(b)）とそのA-A矢視断面
図（図4(a)）、図5は絶縁体膜を形成した状態例を示す
断面図、図6は絶縁膜にバイアホールを穿った状態例を
示す正面図（図6(b)）とそのA-A矢視断面図（図6
(a)）、図7はバイアホールに導体を充填した状態例を示
す断面図、図8は第二の導体膜を形成した状態例を示す
断面図、図9は第二の導体パターンを形成した状態例を
示す正面図（図9(b)）とそのA-A矢視断面図（図9
(a)）、図10はオーバコートを施した状態例を示す断面
図、図11は電極を形成した状態例を示す側面図である。
なお、図においては、各部の形成状態を容易に認識する
ことができるように、一部模式化して表現する場合があ
る。

【００１５】図1に示す工程P1において、まず、所定製
造単位の大きさの略長方形の絶縁基板1を製造する（図2
参照）。絶縁基板1の材料は、例えば、アルミナやフェ
ライトなどのセラミックス基板またはガラス基板などで
ある。

【００１６】なお、絶縁基板1の製造単位は任意であ
り、一つのインダクタごとに作製しても、複数の絶縁基
板1を縦横に連結したものを作製してもよく、それぞれ
の場合に即して作製すればよい。以下の説明および各図
においては、単独の一つのチップだけを示すが、連結し
た絶縁基板1を用いて複数のチップを同時に作製する場
合も略同様である。

【００１７】次に、工程P2において絶縁基板1の長手方
向の両端部に電極2a,2bを形成する（図2参照）。なお、
電極2a,2bの形成方法は、周知の方法なのでその詳細説
明は省略するが、例えば、電極形成部位に電極用ペース
ト（例えばAgペースト）を印刷したものである。

【００１８】次に、工程P3において、下記の手順によ
り、絶縁基板1の一方の面（以下「表面」という）に、
その一端が電極2aの一方に接続されたコイル導体4を形
成する（図3および図4参照）。

【００１９】まず、感光性の導体ペースト（例えば、デ
ュポン社製のFodel(R)5956など）を、絶縁基板1の表面
のほぼ全面に略均一に印刷（または塗布）し、約80℃で
15〜20分間乾燥して、導体膜3を形成する。なお、前記
のFodel(R)5956はAu導体ペーストであるが、勿論、Ag導
体ペーストやCu導体ペーストなどを使用することもでき
る。また、乾燥後の導体膜3の膜厚は約15μmが望ましい
が、焼成後に所望の膜厚が得られるように10〜20μmの
範囲で調整する。

【００２０】乾燥後、導体膜3上に紫外線(UV)光を遮る
フォトマスクを配置し、約1kWのUVランプにより20〜100
秒間、導体膜3を露光する。なお、フォトマスクには所
望するインダクタンスを得るための、図4に一例を示す
ような、コイルパターンが描かれていることは言うまで
もない。露光後、例えば炭酸ナトリウム(Na₂CO₃)溶液
（0.8〜1%，約30℃）により、導体膜3を現像して、コイ
ル導体4を形成する。

【００２１】現像後、コイル導体4および電極2a,2bを所
定のプロファイル（ピーク温度約850℃，60〜90分間）
で焼成する（電極2a,2bは、必要に応じて、工程P2で焼
成しておいてもよい）。焼成後のコイル導体4の膜厚は7
〜9μm、その幅は直流抵抗値などに応じて30〜100μmの
範囲に設定する。なお、厚膜印刷によりコイル導体を形
成する場合、その幅を150〜200μm以下にすることは難
しい。

【００２２】次に、工程P4において、下記の手順によ
り、コイル導体4上にバイアホール7を穿った絶縁層6を
形成する（図6参照）。

【００２３】まず、感光性の絶縁体ペースト（例えば、
デュポン社製のFodel(R)6050など）を、絶縁基板1の表
面のほぼ全面に略均一に印刷（または塗布）し、約80℃
で20〜25分間乾燥して、絶縁体膜5を形成する。なお、
絶縁体ペーストには、無機ガラス系の感光性ペーストを
使用すればよい。また、乾燥後の絶縁体膜5の膜厚は約4
0μmが望ましいが、焼成後に所望の膜厚が得られるよう
に、ペーストの印刷回数を調整することで35〜45μmの
範囲にする。

【００２４】乾燥後、絶縁体膜5上に紫外線(UV)光を遮
るフォトマスクを配置し、約1kWのUVランプにより7〜8
秒間、絶縁体膜5を露光する。なお、フォトマスクに
は、図6に一例を示すような、バイアホール7を含むパタ
ーンが描かれていることは言うまでもない。露光後、例
えば炭酸ナトリウム(Na₂CO₃)溶液（0.8〜1%，約30℃）
により、絶縁体膜5を現像して、バイアホール7を穿った
絶縁層6を形成する。

【００２５】現像後、絶縁層6を所定のプロファイル
（ピーク温度約850℃，60〜90分間）で焼成する。焼成
後の絶縁層6の膜厚は約20〜60μm、バイアホール7の直
径は約135μmである。なお、スクリーン印刷によりバイ
アホールを形成する場合、その直径を300μm以下にする
ことは難しい。

【００２６】次に、工程P5において、バイアホール7に
導体ペースト（例えば、デュポン社製の5727など）を印
刷（注入）し、約150℃で約10〜15分間乾燥した後、所
定のプロファイル（ピーク温度約850℃，60〜90分間）
で焼成して、バイアホール7を導体で充填する（図7参
照）。なお、前記の5727はAu導体ペーストであるが、勿
論、Ag導体ペーストやCu導体ペーストなどを使用するこ
ともできる。

【００２７】次に、工程P6において、絶縁層6の上に第
二のコイル導体9を形成する（図8および図9参照）。コ
イル導体9の形成方法は、工程P3で説明したコイル導体4
と略同一なので、その詳細説明は省略するが、コイル導
体9の一端は、バイアホール7に充填された導体を介し
て、コイル導体4の一端に接続し、コイル導体9の他端
は、電極2aの一方に接続する。従って、コイル導体4と
コイル導体9とは、対向する電極2aと2aの間において、
電気的に直列に接続されたことになる。

【００２８】次に、工程P7において、例えば印刷によっ
て、コイル導体9を覆うようにオーバコート10を形成
し、工程P8において、例えばオーバコート10上に印刷す
るなどによって、定格インダクタンスや製品番号などを
マーキングする。

【００２９】次に、工程9において、絶縁基板1の端面を
介して対応する電極2aと2bを短絡する電極11を形成す
る。電極11の形成方法は、チップ抵抗器などの電極形成
方法と略同一であり、周知の方法なのでその詳細説明を
省略するが、例えば絶縁基板1の端面などにニッケルな
どで下地めっきを施した後、対応する電極2aと2bを含め
てはんだめっき処理を施すことにより形成する。そし
て、最後に、工程10において、検査を実施して、チップ
インダクタが完成する。

【００３０】また、連結した絶縁基板1を用いて複数の
チップインダクタを同時に作製する場合は、例えば、工
程P8の終了後に、必要に応じて絶縁基板1をダイシング
し、工程P8からP10の終了後に、必要に応じて絶縁基板1
をブレークして、最終的にチップインダクタを一つのチ
ップごとに分離成形すればよい。

【００３１】［感光性ペーストを使用する利点］上述し
た手順で、感光性の導体ペーストおよび絶縁体ペースト
を使用してチップインダクタを製造する場合、通常の厚
膜技術により形成した場合に比べて、高精度に導体パタ
ーンやバイアホールを形成することができる。

【００３２】これは、厚膜印刷により導体パターンを直
接印刷する場合は、印刷スクリーンのずれがあるととも
に、ペーストの粘度などの関係で内部応力が加わり、印
刷直後に、ペーストの滲みやだれにより、パターンの断
面は蒲鉾状になるので、パターン幅やパターン間隔を15
0〜200μm以下にすることは難しい。同様に、バイアホ
ールの直径も300μm以下にすることは難しい。

【００３３】これに対して、感光性ペーストを用いる場
合は、現像によりパターンを形成するので、その断面が
ほぼ矩形のパターンを形成することができ、パターン幅
やパターン間隔を30〜100μmの範囲で制御するは容易で
ある。同様に、バイアホールの直径も75μm程度まで小
さくすることができる。

【００３４】また、感光性ペーストは、チクソトロピが
低いニュートニアンの性質を有しているため、印刷後に
形成されるパターンの表面は平坦になり、膜厚を均一化
することができる。従って、スクリーン印刷方式と比較
すると、同一の導体パターン幅、同一のパターン長さで
あれば導体抵抗のばらつきを最小限に抑えることができ
る。さらに、パターン幅を微細化することも可能である
から、コイル長（インダクタンス）を増やすことができ
る。

【００３５】さらに、感光性ペーストを用いることで印
刷（または塗布）により導体膜を形成することができる
ので、薄膜技術による導体形成に必要な蒸着，スパッ
タ，めっきなど設備が不要である上、レジスト膜を形成
する工程と導体膜をエッチングする工程も不要になり、
薄膜技術によりパターンを形成するのに比べてコストを
低減することができる。

【００３６】［多層化］図1から図11には、絶縁ペース
トを用いて二層構造のチップインダクタを形成する例を
示したが、一層のコイル導体を形成した基板を複数重ね
て多層化することもできる。

【００３７】図12は複数の基板を重ねてコイル導体を多
層化する例を示す図である。四枚の基板12それぞれの上
には、感光性の導体ペーストを用いて現像により、スパ
イラル状のコイル導体17が形成されている。なお、コイ
ル導体17の形成手順は、図1に示した工程P3と同様であ
る。各コイル導体17は、基板12に予め穿たれたスルーホ
ール16を介して連結され、最下部の基板12の一方の電極
18と最上部の基板12の一方の電極18の間において、所望
するインダクタンスを得ることができる。なお、図12に
は四枚の基板を重ねて多層化する例を示したが、重ねる
基板の枚数は任意である。

【００３８】他方、厚膜印刷により直接コイル導体を形
成する場合、前述した理由から導体幅や導体間距離をあ
まり狭くできないため、図13に一例を示すように、チッ
プインダクタサイズの一枚の基板22内には、略U字型の
コイル導体27を形成するのが精一杯である。図13におい
て、コイル導体27は、基板22に予め穿たれたスルーホー
ル26を介して連結され、最下部の基板22の一方の電極28
と最上部の基板22の一方の電極28の間において、所望す
るインダクタンスが得られることになる。しかし、図13
に示すチップインダクタは、図12に示した本実施形のチ
ップインダクタに比べてコイルの巻回数が積層数の割り
に少なく、同一のインダクタンスを得るためには、より
多くのコイル導体27が形成された基板22を重ねなくては
ならないことは明らかである。なお、本実施形態のチッ
プインダクタの製造方法によれば、従来の積層型チップ
インダクタに比べて、1/3〜1/5の積層数で同一インダク
タンスを得ることができる。

【００３９】［まとめ］以上説明したように、本実施形
態によれば、厚膜技術によって直接パターンを印刷する
よりも精度の高いパターンやバイアホールを形成できる
ので、少ない積層数で所望するインダクタンスを得るこ
とができ、コイルエレメントを多数連結することによる
直流抵抗の増加や、コイルエレメント間の静電容量の増
加を低減して、Qを向上するとともに、自己共振周波数
の低下を防ぐことができる。さらに、薄膜技術によって
パターンを形成するよりも容易かつ低コストである。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
少ない積層数で所望する特性を得ることができる電子部
品およびその製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明にかかる一実施形態の面実装タイプのイ
ンダクタの製造手順の一例を示す工程図、

【図２】絶縁基板の形態例を示す図、

【図３】導体膜を形成した状態例を示す側面図、

【図４】導体パターンを形成した状態例を示す図、

【図５】絶縁体膜を形成した状態例を示す断面図、

【図６】絶縁膜にバイアホールを穿った状態例を示す
図、

【図７】バイアホールに導体を充填した状態例を示す断
面図、

【図８】第二の導体膜を形成した状態例を示す断面図、

【図９】第二の導体パターンを形成した状態例を示す
図、

【図１０】オーバコートを施した状態例を示す断面図、

【図１１】電極を形成した状態例を示す側面図、

【図１２】本実施形態によるコイル導体を多層化する例
を示す図、

【図１３】厚膜印刷によるコイル導体を多層化する例を
示す図である。

【符号の説明】

1 絶縁基板 2a,2b 電極 3,8 導体膜 4,9 コイル導体 5 絶縁体膜 6 絶縁層 7 バイアホール 10 オーバコート 11 電極 12 基板 16 スルーホール 17 コイル導体 18 電極

フロントページの続き (72)発明者テリーアール．スイス東京都目黒区下目黒１丁目８番１号デュポン株式会社内 (72)発明者上田克彦東京都目黒区下目黒１丁目８番１号デュポン株式会社内

Claims

【特許請求の範囲】

【請求項１】絶縁基板の端部近傍に形成した複数の電
極と、前記複数の電極の一つである第一の電極から前記絶縁基
板の略中央部へ螺旋状に形成した第一の導体と、前記第一の導体を略覆うように形成した絶縁層と、前記絶縁層を介して前記第一の導体へ接続するととも
に、前記絶縁基板の略中央部から前記複数の電極の一つ
である第二の電極へ螺旋状に形成した第二の導体とを備
え、前記第一および第二の導体は現像によりパターン形成さ
れたものであることを特徴とする電子部品。
【請求項２】前記絶縁層は、前記第一および第二の導
体を接続するための貫通孔を含めて、現像によりパター
ン形成されたものであることを特徴とする電子部品。
【請求項３】その一面に螺旋状に形成された導体を有
する複数の絶縁基板を、前記絶縁基板の所定位置に形成
された貫通孔または電極を介して、前記導体が電気的に
連結されるように積層した電子部品であって、前記導体は現像によりパターン形成されたものであるこ
とを特徴とする電子部品。
【請求項４】絶縁基板の端部近傍に複数の電極を形成
する電極形成工程と、前記複数の電極の一つである第一の電極から前記絶縁基
板の略中央部へ螺旋状に第一の導体を形成する第一の導
体形成工程と、前記第一の導体を略覆うように絶縁層を形成する絶縁層
形成工程と、前記絶縁層を介して前記第一の導体へ接続するととも
に、前記絶縁基板の略中央部から前記複数の電極の一つ
である第二の電極へ螺旋状に第二の導体を形成する第二
の導体形成工程とを備え、前記第一および第二の導体形成工程は現像により導体パ
ターンを形成することを特徴とする電子部品の製造方
法。
【請求項５】前記絶縁層形成工程は、前記第一および
第二の導体を接続するための貫通孔を含む絶縁層を、現
像によりパターン形成することを特徴とする請求項4に
記載された電子部品の製造方法。
【請求項６】絶縁基板の一面に螺旋状に導体を形成す
る導体形成工程と、前記絶縁基板の所定位置に形成された貫通孔または電極
を介して、前記導体形成工程で形成された導体が電気的
に連結されるように、複数の前記絶縁基板を積層する積
層工程とを備え、前記導体形成工程は現像により導体パターンを形成する
ことを特徴とする電子部品の製造方法。