[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0944277A - Microcomputer - Google Patents

Microcomputer

Info

Publication number
JPH0944277A
JPH0944277A JP7189322A JP18932295A JPH0944277A JP H0944277 A JPH0944277 A JP H0944277A JP 7189322 A JP7189322 A JP 7189322A JP 18932295 A JP18932295 A JP 18932295A JP H0944277 A JPH0944277 A JP H0944277A
Authority
JP
Japan
Prior art keywords
input
power supply
level
signal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7189322A
Other languages
Japanese (ja)
Inventor
Fumiko Tanizaki
文子 谷崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP7189322A priority Critical patent/JPH0944277A/en
Publication of JPH0944277A publication Critical patent/JPH0944277A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To use an input terminal jointly not only as a terminal dedicated to power source supply control but also as an input terminal in an ordinary operating mode by easily executing the power source supply control to plural function blocks. SOLUTION: When an input signal latched by a latch circuit 10 is an H level, input signals from input terminals 5 and 6 are outputted to a decoder 7 and when the input signals are at M and L levels, they are outputted as ordinary operating mode signals and based on control signals for which the input signals are decoded by the decoder 7, the switching of power source supply to plural function blocks 3 and 4 is controlled by switches 100-103 for power source switching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、複数の機能ブロ
ックを持つマイクロコンピュータに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer having a plurality of functional blocks.

【0002】[0002]

【従来の技術】複数の機能ブロックを持つマイクロコン
ピュータにおいては、省電力化を図るために各機能ブロ
ックへの電源供給を制御するものがある。また、このよ
うな電源供給の制御によれば、上記の省電力化に加え
て、電源電流過大等の不良箇所を特定する不良解析の観
点からもメリットがある。
2. Description of the Related Art In some microcomputers having a plurality of functional blocks, power supply to each functional block is controlled in order to save power. In addition to the above power saving, such control of power supply is also advantageous from the viewpoint of defect analysis for identifying a defective portion such as excessive power supply current.

【0003】そして、従来からこの電源供給の制御をソ
フトウェアによって行っているものがあるものの、この
場合には予めプログラムした内容の制御しかできない。
Although there has been a conventional method of controlling the power supply by software, in this case, only the contents programmed in advance can be controlled.

【0004】特にマスクROMを内蔵するマイクロコン
ピュータでは、一旦プログラム化した内容の変更はでき
ないため、不良解析時には不便である。また、マイクロ
プロセッサ(CPU)を使用するため、このマイクロプ
ロセッサに不具合があった場合の制御は不可能である。
In particular, in a microcomputer having a mask ROM built-in, the contents once programmed cannot be changed, which is inconvenient during failure analysis. In addition, since a microprocessor (CPU) is used, it is impossible to control when there is a problem with this microprocessor.

【0005】図3はかかる従来のマイクロコンピュータ
を示すブロック図であり、図において、1は正電源、2
は接地電源、15はマイクロプロセッサ、3,4はそれ
ぞれ独立した機能ブロックであり、これらの各機能ブロ
ック3,4は後述のレジスタの出力を受けてオン,オフ
する電源切換用のスイッチ100,101および電源切
換用のスイッチ102,103を介して、上記正電源お
よび接地電源2間に接続されている。
FIG. 3 is a block diagram showing such a conventional microcomputer, in which 1 is a positive power source and 2 is a power source.
Is a ground power supply, 15 is a microprocessor, and 3 and 4 are independent functional blocks. These functional blocks 3 and 4 are switches 100 and 101 for switching the power supply which are turned on and off in response to the output of a register described later. Also, it is connected between the positive power source and the ground power source 2 via the power source switching switches 102 and 103.

【0006】つまり、電源切換用のスイッチ100,1
02はそれぞれ各機能ブロック3,4と正電源1とを接
続し、電源切換用のスイッチ101,103はそれぞれ
各機能ブロック3,4と接地電源2とを接続している。
That is, the switches 100, 1 for switching the power source
Reference numeral 02 connects the respective functional blocks 3 and 4 to the positive power source 1, and the power source switching switches 101 and 103 respectively connect the respective functional blocks 3 and 4 to the ground power source 2.

【0007】そして14は上記のレジスタであり、マイ
クロプロセッサ15から信号線pを介して書き込まれた
データに従って、上記電源切換用のスイッチ100〜1
03の動作を制御するための制御信号c,dを出力す
る。
Reference numeral 14 is the register described above, and the switches 100 to 1 for switching the power supply are selected according to the data written from the microprocessor 15 through the signal line p.
The control signals c and d for controlling the operation of No. 03 are output.

【0008】すなわち、このレジスタ14は、表1に示
すように、マイクロプロセッサ15から信号を受けて制
御信号c,dを出力し、このため、各電源切換用のスイ
ッチ100〜103は制御信号c,dがHレベルのとき
にON、LレベルのときにOFFするものとしてある。
That is, the register 14 receives the signal from the microprocessor 15 and outputs the control signals c and d as shown in Table 1. Therefore, the switches 100 to 103 for switching the respective power supplies are controlled by the control signal c. , D is ON when H level, and OFF when L level.

【0009】[0009]

【表1】 [Table 1]

【0010】次に動作について説明する。いま、上記マ
イクロプロセッサ15からレジスタ14に例えばデー
タ”01”を書き込むと、制御信号cはLレベル、dは
Hレベルになるので、電源切換用のスイッチ100,1
01がOFFとなる。従って機能ブロック3と正電源1
および接地電源2とが切り離され、機能ブロック3への
電源供給が停止する。
Next, the operation will be described. If, for example, data "01" is written from the microprocessor 15 to the register 14, the control signal c goes to L level and d goes to H level.
01 is turned off. Therefore, functional block 3 and positive power supply 1
And the ground power supply 2 is disconnected, and the power supply to the functional block 3 is stopped.

【0011】これに対し、上記電源切換用のスイッチ1
02,103はONとなるため、機能ブロック4は正電
源1および接地電源に接続されて、この機能ブロック4
への電源供給が開始される。つまり、各機能ブロック
3,4に対する電源供給が独立に制御される。
On the other hand, the switch 1 for switching the power source
02 and 103 are turned on, the functional block 4 is connected to the positive power source 1 and the ground power source, and the functional block 4
Power supply to the That is, the power supply to each of the functional blocks 3 and 4 is independently controlled.

【0012】また、別の従来技術として、電源供給制御
用の専用外部端子を設けて外部からの制御を可能にした
電源供給制御装置がある。これは各機能ブロックへの電
源供給制御をソフトウェアによることなく外部から行え
るため制御が容易であるが、専用端子が必要となるた
め、端子数の少ないマイクロコンピュータにおいては適
用に無理がある。
As another conventional technique, there is a power supply control device in which a dedicated external terminal for power supply control is provided to enable external control. This is easy to control because power supply control to each functional block can be performed externally without using software, but it is difficult to apply it to a microcomputer with a small number of terminals because a dedicated terminal is required.

【0013】図4はこのような従来の電源供給制御装置
を示すブロック図であり、図3に示したものと同一の構
成部分には同一符号を付して、その重複する説明を省略
する。図4において、5,6は電源切換用のスイッチ1
00〜103を制御するための制御入力の入力端子であ
り、各入力端子5,6からの制御入力a,bはデコーダ
7に入力されるようになっている。
FIG. 4 is a block diagram showing such a conventional power supply control device. The same components as those shown in FIG. 3 are designated by the same reference numerals, and their duplicate description will be omitted. In FIG. 4, 5 and 6 are switches 1 for switching the power source.
The input terminals are control inputs for controlling 00 to 103, and the control inputs a and b from the input terminals 5 and 6 are input to the decoder 7.

【0014】このデコーダ7は上記制御入力a,bを入
力としてこれをデコードし、電源切換用のスイッチ10
0〜103を制御するための制御信号c,dを出力す
る。
The decoder 7 receives the control inputs a and b as inputs, decodes them, and switches 10 for power supply switching.
The control signals c and d for controlling 0 to 103 are output.

【0015】すなわち、上記デコーダ7は表2に示すよ
うに、制御入力a,bを受けて制御信号c,dを出力
し、このため、電源切換用のスイッチ100〜103は
(制御信号c,dがHレベルのときにON、Lレベルの
とき)表2に示すようにON,OFFするものとしてあ
る。
That is, as shown in Table 2, the decoder 7 receives the control inputs a and b and outputs the control signals c and d. Therefore, the switches 100-103 for switching the power supply (control signal c, As shown in Table 2, it is turned on and off when d is at H level and is at L level.

【0016】[0016]

【表2】 [Table 2]

【0017】次に動作について説明する。いま、入力端
子5の制御入力aがLレベル,入力端子6の制御入力b
がHレベルであるとき、制御信号cはLレベル、制御信
号dはHレベルとなる。
Next, the operation will be described. Now, the control input a of the input terminal 5 is L level, and the control input b of the input terminal 6 is
Is at the H level, the control signal c is at the L level and the control signal d is at the H level.

【0018】従って、電源切換用のスイッチ100,1
01はOFFであり、電源切換用のスイッチ102,1
03はONとなる。すなわち、機能ブロック3への電源
供給は遮断され、機能ブロック4のみに電源が供給され
る。
Therefore, the switches 100, 1 for switching the power source
01 is OFF, and the switches 102, 1 for power supply switching
03 is turned on. That is, the power supply to the functional block 3 is cut off, and the power is supplied only to the functional block 4.

【0019】なお、図4に示すような電源供給制御装置
に類似する技術が例えば特開平6−232349号公報
などに示されている。
A technique similar to the power supply control device shown in FIG. 4 is disclosed in, for example, Japanese Patent Laid-Open No. 6-232349.

【0020】[0020]

【発明が解決しようとする課題】従来のマイクロコンピ
ュータや電源供給制御装置は以上のように構成されてい
るので、図3の従来例では、各機能ブロックへの電源供
給制御をソフトウエアで行うため、予めプログラムした
内容の制御しかできないばかりか、特に、マスクROM
を内蔵したものでは、プログラムの内容の変更ができ
ず、不良解析には不便であり、また、マイクロプロセッ
サ自体に不具合が生じると、電源制御が不可能になるな
どの問題点があった。
Since the conventional microcomputer and power supply control device are configured as described above, in the conventional example of FIG. 3, the power supply control to each functional block is performed by software. , Not only control of pre-programmed contents, but especially mask ROM
With the built-in type, there is a problem in that the contents of the program cannot be changed, it is inconvenient for failure analysis, and if the microprocessor itself malfunctions, power supply control becomes impossible.

【0021】また、図4の従来例では、各機能ブロック
への電源供給をソフトウェアによらずに外部から行える
ため、電源供給制御が容易となるものの、専用端子が必
要となることで、端子数の少ないマイクロコンピュータ
への適用に困難があるなどの問題点があった。
Further, in the conventional example of FIG. 4, since power supply to each functional block can be performed externally without using software, power supply control is facilitated, but since dedicated terminals are required, the number of terminals is increased. There was a problem that it was difficult to apply to a microcomputer with few.

【0022】この発明は上記のような問題点を解消する
ためになされたもので、ソフトウェアによらずに複数の
機能ブロックに対する電源供給制御を容易に実施可能に
して、不良箇所の解析を容易化できるとともに、入力端
子を電源供給制御のための専用の端子とせずに、通常の
動作モードの入力端子と併用できるマイクロコンピュー
タを得ることを目的とする。
The present invention has been made in order to solve the above problems, and makes it possible to easily control the power supply to a plurality of functional blocks without using software, and to facilitate the analysis of defective points. An object of the present invention is to obtain a microcomputer that can be used together with an input terminal in a normal operation mode without using the input terminal as a dedicated terminal for power supply control.

【0023】また、この発明は電源供給制御のための入
力端子をより少ない数の通常の動作モード用の入力端子
で兼用でき、特に、端子数に余裕のないマイクロコンピ
ュータへの利用を実現できるマイクロコンピュータを得
ることを目的とする。
Further, according to the present invention, the input terminals for controlling the power supply can be commonly used as the input terminals for a smaller number of normal operation modes, and in particular, the microcomputer can be used for a microcomputer having a small number of terminals. Aim to get a computer.

【0024】[0024]

【課題を解決するための手段】請求項1の発明に係るマ
イクロコンピュータは、3レベルの入力を認識すること
ができる3値入力端子と、該3値入力端子からの入力信
号をラッチするラッチ回路と、該ラッチ回路でラッチさ
れる入力信号が、Hレベルのとき入力端子からの入力信
号を電源供給制御モード信号としてデコーダへ出力し、
Mレベル,Lレベルのとき上記入力信号を通常の動作モ
ード信号として出力するように切り換えられるモード切
換用のスイッチとを設け、上記デコーダで上記入力信号
をデコードした制御信号にもとづいて、電源切換用のス
イッチに、複数の機能ブロックへの電源供給を選択的に
切換制御させるようにしたものである。
According to a first aspect of the present invention, there is provided a microcomputer having a ternary input terminal capable of recognizing a three-level input and a latch circuit for latching an input signal from the ternary input terminal. When the input signal latched by the latch circuit is at H level, the input signal from the input terminal is output to the decoder as the power supply control mode signal,
A switch for mode switching that switches the output of the input signal as a normal operation mode signal at the M level and L level is provided, and the power supply is switched based on the control signal obtained by decoding the input signal by the decoder. This switch selectively controls power supply to a plurality of functional blocks.

【0025】請求項2の発明に係るマイクロコンピュー
タは、ラッチ回路でラッチされる入力信号がHレベルの
とき入力端子からの入力信号を電源供給制御モード信号
としてシリアルレジスタへ出力し、Mレベル,Lレベル
のとき上記入力信号を通常の動作モード信号として出力
するように切り換えられるモード切換用のスイッチを設
けて、上記シリアルレジスタに一時的に格納した上記入
力信号のシリアルデータをデコードした制御信号にもと
づいて、電源切換用のスイッチに、複数の機能ブロック
への電源供給を選択的に切換制御させるようにしたもの
である。
According to a second aspect of the present invention, when the input signal latched by the latch circuit is at the H level, the input signal from the input terminal is output to the serial register as the power supply control mode signal, and the M level, L level. Based on a control signal obtained by decoding the serial data of the input signal temporarily stored in the serial register by providing a mode switching switch that is switched to output the input signal as a normal operation mode signal when the level is set. Thus, the switch for switching the power supply selectively controls the power supply to the plurality of functional blocks.

【0026】[0026]

【作用】請求項1の発明におけるマイクロコンピュータ
は、3値入力端子からの入力がHレベルであるとき、リ
セット入力信号の立上りでこれをラッチし、マイクロコ
ンピュータに電源供給モードに入らせ、モード切換用の
スイッチを介して入力端子から入力される制御入力をデ
コードした制御信号により、複数の機能ブロックのいず
れかへの電源供給を可能にし、電力損失を抑える。
When the input from the ternary input terminal is at the H level, the microcomputer latches the reset input signal at the rising edge of the reset input signal to cause the microcomputer to enter the power supply mode to switch the mode. A control signal obtained by decoding a control input input from an input terminal via a switch for power supply enables power supply to any of the plurality of functional blocks and suppresses power loss.

【0027】また、3値入力端子からの入力がMレベル
またはLレベルである場合には、上記モード切換用のス
イッチを介して上記入力端子からの入力を通常の入力信
号として別の信号線へ導出可能にして利用可能にする。
つまり、入力端子を電源供給制御の専用端子とする必要
をなくし、電源供給制御モード以外には通常の入力端子
として利用可能にする。
When the input from the ternary input terminal is at the M level or the L level, the input from the input terminal is sent to another signal line as a normal input signal via the mode switching switch. Derivable and available.
That is, the input terminal does not need to be a dedicated terminal for power supply control, and can be used as a normal input terminal except in the power supply control mode.

【0028】また、請求項2の発明におけるマイクロコ
ンピュータは、電源供給制御モードにおいて、モード切
換用のスイッチを介して入力端子からの制御入力をシリ
アルレジスタにシリアルデータとして一時格納し、この
シリアルレジスタの下位ビットおよび上位ビットに応じ
た制御信号をデコーダを介して得て、この制御信号によ
り複数の機能ブロックのいずれかに電源供給を行えるよ
うにする。これにより、シリアルレジスタの使用によっ
て必要とする上記入力端子を1本ですませることを可能
にする。
In the power supply control mode, the microcomputer according to the second aspect of the present invention temporarily stores the control input from the input terminal in the serial register as serial data through the mode switching switch, and the serial register stores the control input. A control signal corresponding to the lower bit and the upper bit is obtained through a decoder, and the control signal enables power supply to any of the plurality of functional blocks. This makes it possible to use only one of the above input terminals by using the serial register.

【0029】[0029]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.以下、この発明の実施の一形態を図につ
いて説明する。図1において、1は正電源、2は接地電
源、3,4は機能ブロック、5,6は制御入力a,bの
入力端子、7は各電源切換用のスイッチ100〜103
を制御する制御信号c,dを出力するデコーダであり、
これらは図4に示したものと同様のものが用いられる。
Embodiment 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 is a positive power supply, 2 is a ground power supply, 3 and 4 are functional blocks, 5 and 6 are input terminals of control inputs a and b, and 7 are switches 100 to 103 for switching respective power supplies.
A decoder for outputting control signals c and d for controlling
These are the same as those shown in FIG.

【0030】また、8は3レベルの入力を認識する3値
入力端子、9はリセット端子、10はリセット入力信号
の立ち上りエッジ(または立ち下がりエッジ)によって
3値入力端子8の出力値をラッチするラッチ回路であ
る。
Further, 8 is a ternary input terminal for recognizing 3-level input, 9 is a reset terminal, and 10 is an output value of the ternary input terminal 8 latched by a rising edge (or a falling edge) of the reset input signal. It is a latch circuit.

【0031】なお、上記3値入力端子8からの3レベル
のうち、Hレベルの入力信号は上記入力端子5,6から
の入力信号をデコーダ7へ切換供給するのに利用され、
MレベルおよびLレベルの入力信号は、マイクロコンピ
ュータの通常の動作モードにおいて使用される。
Of the three levels from the ternary input terminal 8, the H level input signal is used to switch and supply the input signals from the input terminals 5 and 6 to the decoder 7.
The M level and L level input signals are used in the normal operation mode of the microcomputer.

【0032】この実施の形態のマイクロコンピュータ
は、上記ラッチ回路10の出力によって決定される電源
供給制御モードを持つ。
The microcomputer of this embodiment has a power supply control mode determined by the output of the latch circuit 10.

【0033】また、上記3値入力端子8からの入力信号
レベルを上記のようにH,M,Lレベルとすると、これ
らの各入力は信号線iを介して通常の端子入力として認
識されるほか、リセット端子9のリセット入力信号kの
立ち上がりエッジによってラッチ回路10でラッチさ
れ、電源供給制御モードの決定に使用され、モード切換
用のスイッチ104,105の制御に用いられる。
When the input signal level from the ternary input terminal 8 is set to the H, M and L levels as described above, these inputs are recognized as normal terminal inputs via the signal line i. , Is latched by the latch circuit 10 at the rising edge of the reset input signal k at the reset terminal 9, is used to determine the power supply control mode, and is used to control the mode switching switches 104 and 105.

【0034】そして、これらのモード切換用のスイッチ
104,105は上記の電源供給制御モーの決定時に入
力端子5,6からの制御入力a,bをデコーダ7へ接続
し、それ以外の場合は通常の動作状態で使用される経
路、つまり信号線g,hに接続する。
The mode switching switches 104 and 105 connect the control inputs a and b from the input terminals 5 and 6 to the decoder 7 when the above-mentioned power supply control mode is determined, and otherwise, normally. Is connected to the path used in the operating state, that is, the signal lines g and h.

【0035】すなわち、これらのモード切換用のスイッ
チ104,105の切り換えによって、制御入力a,b
は、信号線e,fを介してデコーダ7へ、あるいは信号
線g,hを介して通常の経路へ出力される。
That is, the control inputs a and b are changed by switching the mode switching switches 104 and 105.
Is output to the decoder 7 via the signal lines e and f, or to the normal path via the signal lines g and h.

【0036】従って、この実施の形態のマイクロコンピ
ュータでは、リセット端子9からのリセット入力信号の
立ち上がりで3値入力端子8からの入力をラッチ回路1
0にラッチし、このラッチ回路10でラッチした出力j
がHのとき、電源供給制御モードに設定され、M,Lの
とき、通常動作モードに設定される。
Therefore, in the microcomputer of this embodiment, the input from the ternary value input terminal 8 is latched by the latch circuit 1 at the rising edge of the reset input signal from the reset terminal 9.
Output j latched by 0 and latched by this latch circuit 10
Is H, the power supply control mode is set, and when M and L, the normal operation mode is set.

【0037】そして、かかる電源供給制御モードでは、
モード切換用のスイッチ104,105がデコーダ7側
に切換接続され、通常動作モードでは、モード切換用の
スイッチ104,105は通常動作時の経路である信号
線g,hに接続される。
In the power supply control mode,
The mode switching switches 104 and 105 are switch-connected to the decoder 7 side, and in the normal operation mode, the mode switching switches 104 and 105 are connected to the signal lines g and h which are paths in the normal operation.

【0038】次に動作を説明する。いま、3値入力端子
8からの入力がHレベルのときにリセット端子9からの
リセット入力信号がLレベルからHレベルに変化したと
すると、このリセット入力信号の立ち上がりによってラ
ッチ回路10ではそのHレベルがラッチされる。
Next, the operation will be described. Now, assuming that the reset input signal from the reset terminal 9 changes from the L level to the H level when the input from the ternary input terminal 8 is at the H level, the latch circuit 10 has the H level due to the rising of the reset input signal. Is latched.

【0039】このため、この実施の形態のマイクロコン
ピュータは、上記のような電源供給制御モードに入り、
モード切換用のスイッチ104,105をデコーダ7側
に切換接続する。
Therefore, the microcomputer of this embodiment enters the power supply control mode as described above,
The mode switching switches 104 and 105 are switched and connected to the decoder 7 side.

【0040】従って、このような状態では例えば入力端
子5の制御入力aがLレベル、入力端子6の制御入力b
がHレベルであるとき、表3に示すように、信号線e上
の信号はLレベル、信号線f上の信号はHレベルとなる
ため、制御信号cがLレベル、制御信号dがHレベルと
なる。
Therefore, in such a state, for example, the control input a of the input terminal 5 is L level, and the control input b of the input terminal 6 is
Is at the H level, the signal on the signal line e is at the L level and the signal on the signal line f is at the H level as shown in Table 3, so that the control signal c is at the L level and the control signal d is at the H level. Becomes

【0041】[0041]

【表3】 [Table 3]

【0042】この結果、電源切換用のスイッチ100,
101はOFFとなり、電源切換用のスイッチ102,
103はONとなり、機能ブロック3への電源供給は遮
断され、機能ブロック4のみに電源が供給される。
As a result, the power switch 100,
101 is turned off, and the switch 102 for power supply switching,
103 is turned on, power supply to the functional block 3 is cut off, and power is supplied only to the functional block 4.

【0043】一方、上記3値入力端子8からの入力がM
レベルまたはLレベルのときには、上記リセット入力信
号の立ち上がりによって、これらの各レベルがラッチさ
れる。このため、マイクロコンピュータは通常の動作モ
ードにて、各入力端子5,6の入力を信号線g,hへ出
力する。
On the other hand, the input from the three-valued input terminal 8 is M
At the level or the L level, each of these levels is latched by the rising of the reset input signal. Therefore, the microcomputer outputs the inputs of the input terminals 5 and 6 to the signal lines g and h in the normal operation mode.

【0044】すなわち、モード切換用のスイッチ10
4,105を設けることで、入力端子5,6が電源供給
切換専用の端子である必要がなく、上記電源供給制御モ
ード以外では、通常の入力端子として併用することがで
きるというメリットがある。また当然、3値入力端子8
もモード設定用以外に通常端子として使用できる。
That is, the switch 10 for mode switching
By providing 4, 105, there is an advantage that the input terminals 5, 6 do not need to be dedicated terminals for power supply switching and can be used as normal input terminals in a mode other than the power supply control mode. Of course, the three-value input terminal 8
Can also be used as a normal terminal other than for mode setting.

【0045】実施の形態2.図2はこの発明の他の実施
の形態を示し、図1に示したものと同一の構成部分には
同一符号を付して、その重複する説明を省略する。ま
た、この実施の形態のマイクロコンピュータは、上記実
施の形態1と同様にラッチ回路10の出力によって決定
される電源供給制御モードを持つ。
Embodiment 2 FIG. 2 shows another embodiment of the present invention, in which the same components as those shown in FIG. 1 are designated by the same reference numerals, and the duplicate description thereof will be omitted. Further, the microcomputer of this embodiment has a power supply control mode determined by the output of the latch circuit 10 as in the first embodiment.

【0046】図2において、104はラッチ回路10の
出力jがHレベルとなる電源供給制御モード時に入力端
子5の制御入力aを後述するシリアルレジスタ11へ供
給し、それ以外の場合は通常動作時に使用される経路で
ある信号線gに切換供給するモード切換用のスイッチで
ある。すなわち、制御入力aは、信号線lを介してシリ
アルレジスタ11あるいは信号線gを介して通常の経路
へ接続される。
In FIG. 2, reference numeral 104 supplies the control input a of the input terminal 5 to the serial register 11 described later in the power supply control mode in which the output j of the latch circuit 10 becomes H level, and otherwise, during normal operation. It is a mode switching switch for switching and supplying to the signal line g which is a path used. That is, the control input a is connected to the normal path via the serial register 11 via the signal line 1 or the signal line g.

【0047】また、11はnビットの上記シリアルレジ
スタであり、信号線lを介して入力される制御入力をシ
リアルデータとして受信し、信号線mを介して後述する
デコーダ12へ一定のクロックタイミングにて送信す
る。
Reference numeral 11 denotes the n-bit serial register, which receives a control input input via the signal line 1 as serial data and sends it to the decoder 12 described later via the signal line m at a constant clock timing. To send.

【0048】また、このデコーダ12は上記シリアルレ
ジスタ11の出力mをデコードして、電源切換用のスイ
ッチ100〜103を制御する制御信号c,dを出力す
る。13はクロック発生回路であり、信号線oを介して
シリアルレジスタ11に動作クロックを供給する。
The decoder 12 also decodes the output m of the serial register 11 and outputs control signals c and d for controlling the switches 100 to 103 for power supply switching. Reference numeral 13 is a clock generation circuit, which supplies an operation clock to the serial register 11 via a signal line o.

【0049】すなわち、この実施の形態のマイクロコン
ピュータでは、リセット端子9からのリセット入力信号
kの立ち上がりで3値入力端子8からの入力をラッチ回
路10にラッチし、このラッチ回路10でラッチした出
力がHのときは、電源供給制御モードに決定され、M,
Lのときは、通常動作モードに決定される。
That is, in the microcomputer of this embodiment, the input from the ternary input terminal 8 is latched in the latch circuit 10 at the rising edge of the reset input signal k from the reset terminal 9, and the output latched by the latch circuit 10 is output. Is H, the power supply control mode is determined, and M,
When it is L, the normal operation mode is determined.

【0050】そして、このような電源供給制御モードで
はモード切換用のスイッチ104が信号線lを介してシ
リアルレジスタ11に接続され、通常動作モードでは、
モード切換用のスイッチ104が通常動作時の経路に接
続される。ここで、シリアルレジスタ11はn=2ビッ
トとする。
In such a power supply control mode, the mode switching switch 104 is connected to the serial register 11 via the signal line l, and in the normal operation mode,
The mode switching switch 104 is connected to the path during normal operation. Here, the serial register 11 has n = 2 bits.

【0051】次に動作を説明する。いま、3値入力端子
8からの入力がHレベルのときにリセット端子9からの
入力がLレベルからHレベルに変化したとすると、リセ
ット入力信号の立ち上がりによってラッチ回路10では
そのHレベルがラッチされる。
Next, the operation will be described. Now, if the input from the reset terminal 9 changes from the L level to the H level when the input from the ternary input terminal 8 is at the H level, the H level is latched in the latch circuit 10 by the rising edge of the reset input signal. It

【0052】このため、この実施の形態のマイクロコン
ピュータは電源供給制御モードに入り、モード切換用の
スイッチ104をシリアルレジスタ11に接続する。
Therefore, the microcomputer of this embodiment enters the power supply control mode and connects the mode switching switch 104 to the serial register 11.

【0053】従って、例えば、上記入力端子5から入力
される制御信号としてのシリアルデータの下位ビット
(n=1)がL、上位ビット(n=2)がHであるとす
ると、デコーダ12の入力がL,Hとなるので、表4に
示すように制御信号cがL、制御信号dがHとなる。
Therefore, for example, assuming that the lower bit (n = 1) of the serial data as the control signal input from the input terminal 5 is L and the upper bit (n = 2) is H, the input of the decoder 12 will be described. Becomes L and H, the control signal c becomes L and the control signal d becomes H, as shown in Table 4.

【0054】[0054]

【表4】 [Table 4]

【0055】この結果、電源切換用のスイッチ100,
101はOFFとなり、電源切換用のスイッチ102,
103はONとなり、機能ブロック3への電源供給は遮
断され、機能ブロック4のみに電源が供給される。
As a result, the power switch 100,
101 is turned off, and the switch 102 for power supply switching,
103 is turned on, power supply to the functional block 3 is cut off, and power is supplied only to the functional block 4.

【0056】すなわち、実施の形態1では電源供給を制
御するために複数の入力端子が必要であるが、この実施
の形態では入力端子5に入力されるシリアルデータを格
納するシリアルレジスタ11を設けることによって、必
要な入力端子が1本ですむという利点が得られる。
That is, although a plurality of input terminals are required to control the power supply in the first embodiment, the serial register 11 for storing the serial data input to the input terminal 5 is provided in this embodiment. This has the advantage of requiring only one input terminal.

【0057】なお、上記実施の形態1および2では電源
切換用のスイッチ100,102によって各機能ブロッ
ク3,4を正電源1と接続するか切り離すかを制御する
構成としたが、正電源1と接続するか接地電源2と接続
するかを制御する構成とすることも任意である。
In the above-described first and second embodiments, the switch 100, 102 for switching the power source controls whether each functional block 3, 4 is connected to or disconnected from the positive power source 1. The configuration for controlling whether to connect or to connect to the ground power supply 2 is also optional.

【0058】[0058]

【発明の効果】以上のように、請求項1の発明によれ
ば、3レベルの入力を認識することができる3値入力端
子と、該3値入力端子からの入力信号をラッチするラッ
チ回路と、該ラッチ回路でラッチされる入力信号が、H
レベルのとき入力端子からの入力信号を電源供給制御モ
ード信号としてデコーダへ出力し、Mレベル,Lレベル
のとき上記入力信号を通常の動作モード信号として出力
するように切り換えられるモード切換用のスイッチとを
設け、上記デコーダで上記入力信号をデコードした制御
信号にもとづいて、電源切換用のスイッチに、複数の機
能ブロックへの電源供給を選択的に切換制御させるよう
に構成したので、ソフトウェアによらずに複数の機能ブ
ロックに対する電源供給制御を容易に実施可能にして、
不良箇所の解析を容易化できるとともに、入力端子を電
源供給制御のための専用の端子とせずに、通常の動作モ
ードの入力端子として併用できるものが得られる効果が
ある。
As described above, according to the invention of claim 1, a ternary input terminal capable of recognizing an input of three levels, and a latch circuit for latching an input signal from the ternary input terminal are provided. , The input signal latched by the latch circuit is H
A switch for mode switching which is switched to output the input signal from the input terminal to the decoder as a power supply control mode signal when the level is set, and to output the input signal as a normal operation mode signal when the level is M level or L level. Is provided, and the switch for power supply switching is configured to selectively switch power supply to a plurality of functional blocks based on a control signal obtained by decoding the input signal by the decoder. It is possible to easily implement power supply control for multiple functional blocks.
There is an effect that it is possible to facilitate the analysis of a defective portion and obtain a terminal that can be used as an input terminal in a normal operation mode without using the input terminal as a dedicated terminal for power supply control.

【0059】請求項2の発明によれば、ラッチ回路でラ
ッチされる入力信号がHレベルのとき入力端子からの入
力信号を電源供給制御モード信号としてシリアルレジス
タへ出力し、Mレベル,Lレベルのとき上記入力信号を
通常の動作モード信号として出力するように切り換えら
れるモード切換用のスイッチを設けて、上記シリアルレ
ジスタに一時的に格納した上記入力信号のシリアルデー
タをデコードした制御信号にもとづいて、電源切換用の
スイッチに、複数の機能ブロックへの電源供給を選択的
に切換制御させるように構成したので、電源供給制御の
ための入力端子をより少ない数の通常の動作モード用の
入力端子で兼用でき、特に、端子数に余裕のないマイク
ロコンピュータへの利用を実現できるものが得られる効
果がある。
According to the second aspect of the present invention, when the input signal latched by the latch circuit is at the H level, the input signal from the input terminal is output to the serial register as the power supply control mode signal, and the M level and L level signals are output. When the input signal is switched to output as a normal operation mode signal, a mode switching switch is provided, and based on a control signal obtained by decoding the serial data of the input signal temporarily stored in the serial register, Since the switch for power supply switching is configured to selectively switch power supply to a plurality of functional blocks, the input terminals for power supply control can be operated with a smaller number of input terminals for normal operation modes. There is an effect that it can be used for both purposes, and in particular, it can be used for a microcomputer with a small number of terminals.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の一形態によるマイクロコン
ピュータを示すブロック図である。
FIG. 1 is a block diagram showing a microcomputer according to an embodiment of the present invention.

【図2】 この発明の他の実施の形態によるマイクロコ
ンピュータを示すブロック図である。
FIG. 2 is a block diagram showing a microcomputer according to another embodiment of the present invention.

【図3】 従来のマイクロコンピュータを示すブロック
図である。
FIG. 3 is a block diagram showing a conventional microcomputer.

【図4】 従来の電源供給制御装置を示すブロック図で
ある。
FIG. 4 is a block diagram showing a conventional power supply control device.

【符号の説明】[Explanation of symbols]

3,4 機能ブロック、5,6 入力端子、7,12
デコーダ、8 3値入力端子、10 ラッチ回路、11
シリアルレジスタ、100〜103 電源切換用のス
イッチ、104,105 モード切換用のスイッチ。
3,4 Functional block, 5,6 Input terminal, 7,12
Decoder, 8 3-value input terminal, 10 latch circuit, 11
Serial register, 100-103 Power switch, 104, 105 Mode switch.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 3レベルの入力を認識することができる
3値入力端子と、該3値入力端子からの入力信号をラッ
チするラッチ回路と、該ラッチ回路でラッチされる入力
信号が、Hレベルのとき入力端子からの入力信号を電源
供給制御モード信号としてデコーダへ出力し、Mレベ
ル,Lレベルのとき上記入力信号を通常の動作モード信
号として出力するように切り換えられるモード切換用の
スイッチと、上記デコーダで上記入力信号をデコードし
た制御信号にもとづいて、複数の機能ブロックへの電源
供給を選択的に切換制御する電源切換用のスイッチとを
備えたマイクロコンピュータ。
1. A ternary input terminal capable of recognizing a three-level input, a latch circuit for latching an input signal from the ternary input terminal, and an input signal latched by the latch circuit are at an H level. A switch for mode switching which is switched to output the input signal from the input terminal to the decoder as a power supply control mode signal at the time of, and output the input signal as a normal operation mode signal at the M level and the L level. A microcomputer provided with a switch for selectively switching power supply to a plurality of functional blocks based on a control signal obtained by decoding the input signal by the decoder.
【請求項2】 3レベルの入力を認識することができる
3値入力端子と、該3値入力端子からの入力信号をラッ
チするラッチ回路と、該ラッチ回路でラッチされる入力
信号がHレベルのとき入力端子からの入力信号を電源供
給制御モード信号としてシリアルレジスタへ出力し、M
レベル,Lレベルのとき上記入力信号を通常の動作モー
ド信号として出力するように切り換えられるモード切換
用のスイッチと、上記シリアルレジスタに一時的に格納
した上記入力信号のシリアルデータをデコードした制御
信号にもとづいて、複数の機能ブロックへの電源供給を
選択的に切換制御する電源切換用のスイッチとを備えた
マイクロコンピュータ。
2. A ternary input terminal capable of recognizing an input of three levels, a latch circuit for latching an input signal from the ternary input terminal, and an input signal latched by the latch circuit is at an H level. At this time, the input signal from the input terminal is output to the serial register as a power supply control mode signal, and M
A switch for mode switching which is switched so as to output the input signal as a normal operation mode signal at the time of level or L level, and a control signal obtained by decoding serial data of the input signal temporarily stored in the serial register. A microcomputer provided with a power supply switching switch for selectively switching control of power supply to a plurality of functional blocks.
JP7189322A 1995-07-25 1995-07-25 Microcomputer Pending JPH0944277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7189322A JPH0944277A (en) 1995-07-25 1995-07-25 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7189322A JPH0944277A (en) 1995-07-25 1995-07-25 Microcomputer

Publications (1)

Publication Number Publication Date
JPH0944277A true JPH0944277A (en) 1997-02-14

Family

ID=16239425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7189322A Pending JPH0944277A (en) 1995-07-25 1995-07-25 Microcomputer

Country Status (1)

Country Link
JP (1) JPH0944277A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269780B2 (en) 2002-10-02 2007-09-11 Matsushita Electric Industrial Co., Ltd. Power management for circuits with inactive state data save and restore scan chain
JP2009064456A (en) * 2001-08-29 2009-03-26 Mediatek Inc Dynamic voltage control method and apparatus
JP2011172257A (en) * 2011-04-01 2011-09-01 Texas Instr Japan Ltd Semiconductor integrated circuit
JP2017069801A (en) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 Semiconductor device and system
JP2017195611A (en) * 2012-05-01 2017-10-26 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064456A (en) * 2001-08-29 2009-03-26 Mediatek Inc Dynamic voltage control method and apparatus
US7269780B2 (en) 2002-10-02 2007-09-11 Matsushita Electric Industrial Co., Ltd. Power management for circuits with inactive state data save and restore scan chain
JP2011172257A (en) * 2011-04-01 2011-09-01 Texas Instr Japan Ltd Semiconductor integrated circuit
JP2017195611A (en) * 2012-05-01 2017-10-26 株式会社半導体エネルギー研究所 Semiconductor device
JP2017069801A (en) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 Semiconductor device and system
US10353451B2 (en) 2015-09-30 2019-07-16 Renesas Electronics Corporation Semiconductor device and system

Similar Documents

Publication Publication Date Title
JPH0944277A (en) Microcomputer
JPH0756660A (en) Power consumption reduction control method/circuit for bus circuit
JPH0769399B2 (en) LSI test method
KR930005648B1 (en) Input switching circuit
JP4362865B2 (en) Switch reader
JPH054102Y2 (en)
JP2800578B2 (en) Power control method
JP2760027B2 (en) I / O device
JPH0547657Y2 (en)
JPH0969070A (en) Control circuit of information processor
JPH05189116A (en) Key scan circuit
JPH06149425A (en) Function continuing device and game machine using the same
JPS62247445A (en) Selection controller for storage device
JPH03196346A (en) Memory integrated circuit
JPH08180668A (en) Memory system
JPS6275824A (en) Mode switching control system
JPH06259264A (en) Clock control circuit
JPH0370298A (en) Remote controller
JP2002259206A (en) Method and system for controlling address bus expansion
JPH0662098A (en) Selection signal sending circuit for telephone system and telephone system including the same
JPH06102976A (en) Method for connecting main circuit and additional circuit
JP2006065643A (en) Semiconductor integrated circuit device
JPH0662076A (en) Data unput circuit
JP2000222001A (en) Duplex controller
JP2000293206A (en) Duplex pulse width output device