JPH0943630A - Liquid crystal panel substrate - Google Patents
Liquid crystal panel substrateInfo
- Publication number
- JPH0943630A JPH0943630A JP19196295A JP19196295A JPH0943630A JP H0943630 A JPH0943630 A JP H0943630A JP 19196295 A JP19196295 A JP 19196295A JP 19196295 A JP19196295 A JP 19196295A JP H0943630 A JPH0943630 A JP H0943630A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal panel
- pixel electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は液晶表示装置に関
し、とくにアクティブマトリクス型装置に用いる液晶パ
ネル基板に係わるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal panel substrate used in an active matrix type device.
【0002】[0002]
【従来の技術】液晶表示装置は電極を対向させた一対の
基板間に液晶層を配置して構成され、電極間に電圧を印
加して液晶層の電気光学的特性を制御する。2. Description of the Related Art A liquid crystal display device is constructed by disposing a liquid crystal layer between a pair of substrates with electrodes facing each other, and applying a voltage between the electrodes to control the electro-optical characteristics of the liquid crystal layer.
【0003】液晶表示装置の一種であるアクティブマト
リクス型装置は一方のガラス基板上に多数の独立した画
素電極をマトリクス状に配置し、電極間に配線した電極
線と各画素電極に付属したスイッチング素子を通して接
続される。各画素電極面と対向基板上の対向電極とで1
画素領域が形成され、電極線が配線された領域は液晶層
を制御できないために、画素領域を格子窓状に残して非
制御領域に遮光層を形成する。An active matrix type device, which is a kind of liquid crystal display device, has a large number of independent pixel electrodes arranged in a matrix on one glass substrate, and electrode lines wired between the electrodes and switching elements attached to each pixel electrode. Connected through. 1 for each pixel electrode surface and the counter electrode on the counter substrate
Since the liquid crystal layer cannot be controlled in the region where the pixel region is formed and the electrode lines are wired, the light shielding layer is formed in the non-control region while leaving the pixel region in the shape of a lattice window.
【0004】すなわち、図4(a)(b)は従来の液晶
パネル基板を説明するもので、図中、赤用画素電極3
r、緑用画素電極3g、青用画素電極3bが並列されこ
れら電極の右側に赤用信号線1a、緑用信号線1g、青
用信号線1bが配線され、さらに画素電極の下にゲート
線4が配線され、各画素電極のTFTトランジスタ2
r,2g,2bを介して画素電極に接続される。That is, FIGS. 4A and 4B explain a conventional liquid crystal panel substrate, in which the red pixel electrode 3 is shown.
r, the green pixel electrode 3g, and the blue pixel electrode 3b are arranged in parallel, and the red signal line 1a, the green signal line 1g, and the blue signal line 1b are arranged on the right side of these electrodes, and further, the gate line is formed under the pixel electrode. 4 is wired, and the TFT transistor 2 of each pixel electrode
It is connected to the pixel electrode via r, 2g and 2b.
【0005】このように各画素電極ごとに配線される電
極線の領域は液晶層を制御しないために、遮光層で覆っ
て光漏れを防ぐようにしているが、信号線が各色画素電
極ごとに基板上に独立して配線されるために、この配線
領域が面積的に大きくなり、その分の遮光層の幅を広げ
るために格子窓の開口率が低下する。As described above, since the liquid crystal layer is not controlled in the area of the electrode line wired for each pixel electrode, it is covered with a light shielding layer to prevent light leakage. Since the wiring is independently formed on the substrate, the area of the wiring becomes large, and the width of the light-shielding layer is widened correspondingly, so that the aperture ratio of the lattice window is reduced.
【0006】開口率は高々50%程度であり、上記構造
において開口率を改善することは困難であった。The aperture ratio is at most about 50%, and it was difficult to improve the aperture ratio in the above structure.
【0007】[0007]
【発明が解決しようとする課題】液晶表示装置は表示画
面を明るくすることが望まれ、従来装置では開口率の制
限から明るい表示を得ることが難しい状態であった。In the liquid crystal display device, it is desired to brighten the display screen, and it is difficult for the conventional device to obtain a bright display due to the limitation of the aperture ratio.
【0008】本発明は開口率の向上により、明るい表示
の液晶表示装置用の液晶パネル基板を得ることを目的と
するものである。It is an object of the present invention to obtain a liquid crystal panel substrate for a bright display liquid crystal display device by improving the aperture ratio.
【0009】[0009]
【課題を解決するための手段】本発明は第1に、基板
と、この基板の表面にマトリクス状に形成された複数の
画素電極と、前記ガラス基板上で前記画素電極周囲に配
線された電極線と、前記基板上に前記画素電極ごとに設
けられ前記電極線にこの画素電極を接続するスイッチン
グ素子とからなる液晶パネル基板において、前記電極線
が複数本ごとに多層に積層して配線されていることを特
徴とする液晶パネル基板を得るものである。First, the present invention provides a substrate, a plurality of pixel electrodes formed in a matrix on the surface of the substrate, and electrodes arranged around the pixel electrodes on the glass substrate. In a liquid crystal panel substrate including a line and a switching element that is provided for each pixel electrode on the substrate and connects the pixel electrode to the electrode line, the electrode lines are wired in a plurality of layers in a multi-layered manner. To obtain a liquid crystal panel substrate.
【0010】本発明は第2に、電極線がそれぞれ複数の
ゲート線と信号線からなり、スイッチング素子が前記ゲ
ート線に接続されるゲート電極、前記信号線に接続され
るソース電極、画素電極に接続されるドレイン電極を有
する薄膜トランジスタであり、前記信号線が複数本ごと
に多層に積層して配線されることを特徴とする液晶パネ
ル基板を得るものである。Secondly, the present invention relates to a gate electrode connected to the gate line, a source electrode connected to the signal line, and a pixel electrode in which the switching element is composed of a plurality of gate lines and signal lines. A thin film transistor having a drain electrode to be connected, wherein a plurality of signal lines are laminated and wired in multiple layers to obtain a liquid crystal panel substrate.
【0011】本発明は第3に、複数の画素電極の組で1
カラー画素を形成し、前記1カラー画素ごとに信号線が
多層に積層されてなる記載の液晶パネル基板を得るもの
である。A third aspect of the present invention is that a set of a plurality of pixel electrodes is 1
A liquid crystal panel substrate is described, in which color pixels are formed and signal lines are laminated in multiple layers for each color pixel.
【0012】本発明は第4に、電極線が信号線であり、
スイッチング素子が信号線と画素電極間に接続された2
端子型非線形抵抗素子であり、前記信号線が多層に積層
配線されてなる液晶パネル基板を得るものである。In a fourth aspect of the present invention, the electrode lines are signal lines,
Switching element is connected between signal line and pixel electrode 2
A terminal type non-linear resistance element for obtaining a liquid crystal panel substrate in which the signal lines are laminated in multiple layers.
【0013】[0013]
【発明の実施の形態】本発明の液晶パネル基板は、各画
素電極の例えば信号線を複数個まとめて同一の基板領域
に多重積層して配線することにより、基板に占める画素
電極面積を大きくし、かつ電極間で配線のない領域の遮
光層の幅を狭くして開口率を高めたものである。BEST MODE FOR CARRYING OUT THE INVENTION In the liquid crystal panel substrate of the present invention, for example, a plurality of signal lines of each pixel electrode are grouped together and wired in multiple layers in the same substrate region to increase the area of the pixel electrode occupied in the substrate. The aperture ratio is increased by narrowing the width of the light shielding layer in the area where there is no wiring between the electrodes.
【0014】図1乃至図3は本発明の一実施形態を示す
ものである。1 to 3 show an embodiment of the present invention.
【0015】図1は図2に示す本実施形態の液晶パネル
基板10を用いた液晶パネルであり、液晶パネル基板1
0と対向基板20間に液晶層30が配置される。対向基
板20の液晶層側の面は、赤フィルター21r、緑フィ
ルター21g、青フィルター21bからなるカラーフィ
ルター21の組が形成され、これらフィネター間に遮光
層22が形成され、このフィルター21上に切れ目のな
い透明導電膜からなる共通対向電極23および配向膜2
4が形成されている。液晶パネル基板10の透明な例え
ばガラスの基板10a上に赤用画素電極13r、緑用画
素電極13g、青用画素電極13bが形成され、その周
囲に電極線11が配線され、さらに配向膜17が設けら
れる。FIG. 1 shows a liquid crystal panel using the liquid crystal panel substrate 10 of this embodiment shown in FIG.
A liquid crystal layer 30 is disposed between the counter substrate 20 and the counter substrate 20. A pair of color filters 21 including a red filter 21r, a green filter 21g, and a blue filter 21b is formed on the surface of the counter substrate 20 on the liquid crystal layer side, a light shielding layer 22 is formed between these finators, and a cut line is formed on the filter 21. Common counter electrode 23 and alignment film 2 made of transparent conductive film without
4 are formed. A red pixel electrode 13r, a green pixel electrode 13g, and a blue pixel electrode 13b are formed on a transparent substrate 10a made of, for example, glass of the liquid crystal panel substrate 10, and an electrode line 11 is wired around the pixel electrode 13r. It is provided.
【0016】図2および図3は液晶パネル基板10を詳
細に説明するもので、図2(a)(b)に基板上にマト
リクス多数配列した画素電極の一部を、1カラー画素A
を構成する3画素電極トリオ13r,13g,13bを
代表して示す液晶パネル基板10を示す。これらの電極
は赤用画素電極13r、緑用画素電極13g、青用画素
電極13bでそれぞれの色の画素領域を形成する。画素
電極間は相互に直接的に他の画素電極に隣接しており、
これらに各画素電極に付属するスイッチング素子である
薄膜トランジスタすなわちTFT12R,12G,12
bを介して接続される信号線11r,11g,11bは
隣接するカラー画素Bの電極との間に配線される。2 and 3 illustrate the liquid crystal panel substrate 10 in detail. In FIG. 2A and FIG. 2B, a part of the pixel electrodes arranged in a matrix on the substrate is shown as one color pixel A.
The liquid crystal panel substrate 10 is shown as a representative of the three pixel electrode trios 13r, 13g, and 13b constituting the. These electrodes form a pixel region of each color with the red pixel electrode 13r, the green pixel electrode 13g, and the blue pixel electrode 13b. The pixel electrodes are directly adjacent to each other, and
These are thin film transistors, ie, TFTs 12R, 12G, 12 which are switching elements attached to each pixel electrode.
The signal lines 11r, 11g, and 11b connected via b are wired between the electrodes of the adjacent color pixels B.
【0017】信号線は図中、縦方向に延長されて示して
あり、図3(a)に示すように、最下層の青用画素電極
の信号線11bから順に緑用画素電極の信号線11g、
最上層の赤用画素電極の信号線11rと多重に絶縁層1
11 を介して積層される。The signal lines are shown extending vertically in the figure, and as shown in FIG. 3A, the signal line 11b for the pixel electrode for green is arranged in order from the signal line 11b for the pixel electrode for blue on the lowermost layer. ,
Insulating layer 1 is multiplexed with the signal line 11r of the uppermost red pixel electrode.
11 are laminated via.
【0018】これらの画素電極のゲート線14は図中、
横方向に各画素電極の下方にそって延長され、各画素電
極のTFT13r,13g,13bにゲート電極として
共通接続される。The gate lines 14 of these pixel electrodes are shown in FIG.
It extends in the lateral direction along the lower side of each pixel electrode and is commonly connected as a gate electrode to the TFTs 13r, 13g, 13b of each pixel electrode.
【0019】図3(b)は各信号線の共通配線領域に最
も近い青用画素電極13bのTFT12b付近のTFT
構造と、配線と画素電極13bとの接続状態を示してい
る。TFT12bは逆スタガ構造のTFTトランジスタ
であり、トランジスタのゲート電極を兼ねるゲート線1
4上にゲート絶縁層141 を有し、その上にa−Si膜
からなる半導体層15bを形成する。この半導体層15
bと一定の距離をおいて青用画素電極13bが設けら
れ、この半導体層15bおよび画素電極13b上に金属
層16bが被着されて両者を接続する。この金属層16
bはトランジスタのドレイン電極を形成する。FIG. 3B is a TFT near the TFT 12b of the blue pixel electrode 13b closest to the common wiring area of each signal line.
The structure and the connection between the wiring and the pixel electrode 13b are shown. The TFT 12b is a TFT transistor having an inverted staggered structure, and the gate line 1 also serving as the gate electrode of the transistor.
4 has a gate insulating layer 141 on which a semiconductor layer 15b made of an a-Si film is formed. This semiconductor layer 15
The blue pixel electrode 13b is provided at a constant distance from b, and the metal layer 16b is deposited on the semiconductor layer 15b and the pixel electrode 13b to connect them. This metal layer 16
b forms the drain electrode of the transistor.
【0020】信号線共通配線領域から青用信号線11b
1がゲート線に沿って共通配線領域に直交する方向に延
長され、TFT13bに達し、半導体層15bに上記金
属層16bと一定の間隔をおいて接続される。この接続
部分はトランジスタのソース電極となる。From the signal line common wiring area to the blue signal line 11b
1 extends in a direction orthogonal to the common wiring region along the gate line, reaches the TFT 13b, and is connected to the semiconductor layer 15b with the metal layer 16b at a constant interval. This connecting portion serves as the source electrode of the transistor.
【0021】図3(c)は緑用画素電極のTFT12g
付近のTFT構造と、配線と画素電極13gの接続状態
を示している。TFT12gは逆スタガ構造のTFTト
ランジスタであり、トランジスタのゲート電極を兼ねる
ゲート線14上にゲート絶縁層142 を有し、その上に
a−Si膜からなる半導体層15gを形成する。この半
導体層15gと一定の距離をおいて緑用画素電極13g
が設けられ、この半導体層15gおよび画素電極13g
上に金属層16gが被着されて両者を接続する。この金
属層16gはトランジスタのドレイン電極を形成する。FIG. 3C shows the TFT 12g of the green pixel electrode.
The TFT structure in the vicinity and the connection state between the wiring and the pixel electrode 13g are shown. The TFT 12g is a TFT transistor having an inverted stagger structure, and has a gate insulating layer 142 on the gate line 14 which also serves as the gate electrode of the transistor, and a semiconductor layer 15g made of an a-Si film is formed thereon. The green pixel electrode 13g is spaced from the semiconductor layer 15g by a certain distance.
The semiconductor layer 15g and the pixel electrode 13g are provided.
A metal layer 16g is deposited on the top to connect the two. This metal layer 16g forms the drain electrode of the transistor.
【0022】信号線共通配線領域から緑用信号線11g
1が青用信号線11b1 上に積層されて直交する方向に
ゲート線14に沿って分岐延長され、TFT12bを経
てTFT12gに達し、半導体層15gに上記金属層1
6gと一定の間隔をおいて接続される。この接続部分は
トランジスタのソース電極となる。From the signal line common wiring area to the green signal line 11g
1 is stacked on the blue signal line 11b1 and branched and extended along the gate line 14 in the orthogonal direction, reaches the TFT 12g through the TFT 12b, and the metal layer 1 is formed on the semiconductor layer 15g.
6g is connected at a constant interval. This connecting portion serves as the source electrode of the transistor.
【0023】図3(d)は赤用画素電極のTFT12r
付近のTFT構造と、配線と画素電極13rとの接続状
態を示している。TFT12rは逆スタガ構造のTFT
トランジスタであり、トランジスタのゲート電極を兼ね
るゲート線14上にゲート絶縁層143 を有し、その上
にa−Si膜からなる半導体層15rを形成する。この
半導体層15rと一定の距離をおいて赤用画素電極13
rが設けられ、この半導体層15rおよび画素電極13
r上に金属層16rが被着されて両者を接続する。この
金属層16rはトランジスタのドレイン電極を形成す
る。FIG. 3D shows the TFT 12r of the red pixel electrode.
The TFT structure in the vicinity and the connection state between the wiring and the pixel electrode 13r are shown. The TFT 12r is an inverted staggered TFT
A gate insulating layer 143 is provided on a gate line 14 which is a transistor and also serves as a gate electrode of the transistor, and a semiconductor layer 15r made of an a-Si film is formed thereon. The red pixel electrode 13 is spaced at a constant distance from the semiconductor layer 15r.
r, the semiconductor layer 15r and the pixel electrode 13 are provided.
A metal layer 16r is deposited on r to connect them. This metal layer 16r forms the drain electrode of the transistor.
【0024】信号線共通配線領域から赤用信号線11r
1が青用信号線11b1 および緑用信号線11g1 上に
積層されて共通配線領域に直交する方向にゲート線14
に沿って分岐延長され、TFT12gを経てTFT12
rに達し、半導体層15rに上記金属層16rと一定の
間隔をおいて接続される。この接続部分はトランジスタ
のソース電極となる。From the signal line common wiring area to the red signal line 11r
1 is stacked on the blue signal line 11b1 and the green signal line 11g1 and the gate line 14 is formed in the direction orthogonal to the common wiring region.
Is branched and extended along with
r, the semiconductor layer 15r is connected to the metal layer 16r at a constant interval. This connecting portion serves as the source electrode of the transistor.
【0025】図2(b)に示すように、ゲート線14に
走査信号を印加し、各色の信号線11にデータ信号を印
加することにより、TFTスイッチング素子12r,1
2g,12bがスイッチされ、画素電極13r,13
g,13bに選択的に電圧が印加される。したがって、
共通対向電極間に電圧が印加され、印加領域の液晶層3
0は電気光学的に制御されて、光スイッチまたは光弁と
して動作する。As shown in FIG. 2B, a scanning signal is applied to the gate line 14 and a data signal is applied to the signal line 11 of each color, whereby the TFT switching elements 12r, 1 are formed.
2g and 12b are switched, and the pixel electrodes 13r and 13
A voltage is selectively applied to g and 13b. Therefore,
A voltage is applied between the common counter electrodes, and the liquid crystal layer 3 in the application region is applied.
0 is electro-optically controlled and operates as a light switch or light valve.
【0026】図1(b)に示すように、画素電極13
r,13g,13bに1対1で対応して形成されるカラ
ーフィルター21r,21g,21bの周囲に形成され
る遮光層22は、配線のある領域は幅広層221 に、配
線のない画素電極間の領域は幅狭層222 に形成され、
この遮光層22が形成する開口率は一例として75%で
あり、従来パネルに比べて、1.5倍、開口率が向上し
た。As shown in FIG. 1B, the pixel electrode 13
The light-shielding layer 22 formed around the color filters 21r, 21g, and 21b, which are formed in a one-to-one correspondence with r, 13g, and 13b, has a wide layer 221 in a region where wiring is provided and between pixel electrodes without wiring. Area is formed in the narrow layer 222.
The aperture ratio formed by the light shielding layer 22 is 75%, for example, which is 1.5 times higher than that of the conventional panel.
【0027】以上実施形態で述べたように、電極線を多
重に積層することにより、ガラス基板上に占める電極線
の領域の面積割合を低減することが可能になり、開口率
を高めることができる。As described in the above embodiment, by stacking the electrode wires in multiple layers, it is possible to reduce the area ratio of the area of the electrode wires on the glass substrate and increase the aperture ratio. .
【0028】本発明は、スイッチング素子としてTFT
のみならず、MIM素子などの2端子型非線形抵抗素子
を用いた液晶パネル基板にも適用することができる。M
IM素子の配置されるパネル基板には信号線のみが配線
されるが、複数画素電極例えば1カラー画素を形成する
画素電極トリオごとに信号線共通配線領域を1か所にま
とめて多重に積層することで、基板に占める配線領域の
面積を低減し開口率を高めることができる。The present invention uses a TFT as a switching element.
Not only can it be applied to a liquid crystal panel substrate using a two-terminal type non-linear resistance element such as an MIM element. M
Although only the signal lines are wired on the panel substrate on which the IM elements are arranged, the signal line common wiring regions are collectively stacked in one place for each pixel electrode trio that forms a plurality of pixel electrodes, for example, one color pixel, and is laminated in multiple layers. As a result, the area of the wiring region occupied in the substrate can be reduced and the aperture ratio can be increased.
【0029】[0029]
【発明の効果】本発明は、基板上の電極線の配線領域の
面積を低減し、画素電極の面積を拡大することができ、
開口率を向上することができる。According to the present invention, the area of the wiring region of the electrode line on the substrate can be reduced and the area of the pixel electrode can be increased.
The aperture ratio can be improved.
【図1】(a)は本発明の一実施形態を示す一部断面
図、(b)は対向基板の一部平面図、1A is a partial cross-sectional view showing an embodiment of the present invention, FIG. 1B is a partial plan view of a counter substrate, FIG.
【図2】(a)は本発明の一実施形態の液晶パネル基板
の一部平面図、(b)は(a)の等価回路図、2A is a partial plan view of a liquid crystal panel substrate according to an embodiment of the present invention, FIG. 2B is an equivalent circuit diagram of FIG.
【図3】(a)、(b)、(c)、(d)は図2の一部
を示す断面略図、3 (a), (b), (c) and (d) are schematic sectional views showing a part of FIG. 2;
【図4】従来装置を示すもので、(a)は一部平面図、
(b)は(a)の等価回路図。FIG. 4 shows a conventional device, (a) is a partial plan view,
(B) is an equivalent circuit diagram of (a).
10: 液晶パネル基板 10a: 基板 11r、11g、11b: 信号線 12r、12g、12b: TFT 13r、13g、13b: 画素電極 14: ゲート線 10: Liquid crystal panel substrate 10a: Substrate 11r, 11g, 11b: Signal line 12r, 12g, 12b: TFT 13r, 13g, 13b: Pixel electrode 14: Gate line
Claims (4)
に形成された複数の画素電極と、前記基板上で前記画素
電極周囲に配線された電極線と、前記基板上に前記画素
電極ごとに設けられ前記電極線にこの画素電極を接続す
るスイッチング素子とからなる液晶パネル基板におい
て、前記電極線が複数本ごとに多層に積層して配線され
ていることを特徴とする液晶パネル基板。1. A substrate, a plurality of pixel electrodes formed in a matrix on the surface of the substrate, electrode lines wired around the pixel electrodes on the substrate, and each pixel electrode on the substrate. A liquid crystal panel substrate comprising a switching element which is provided and connects the pixel electrode to the electrode line, wherein a plurality of the electrode lines are laminated and wired in multiple layers.
線からなり、スイッチング素子が前記ゲート線に接続さ
れるゲート電極、前記信号線に接続されるソース電極、
画素電極に接続されるドレイン電極を有する薄膜トラン
ジスタであり、前記信号線が複数本ごとに多層に積層し
て配線されることを特徴とする請求項1に記載の液晶パ
ネル基板。2. An electrode line is composed of a plurality of gate lines and a signal line, respectively, and a switching element is connected to the gate line, a gate electrode, a source electrode connected to the signal line,
The liquid crystal panel substrate according to claim 1, wherein the liquid crystal panel substrate is a thin film transistor having a drain electrode connected to a pixel electrode, and a plurality of the signal lines are laminated and wired.
成し、前記1カラー画素ごとに信号線が多層に積層され
てなる請求項1または2に記載の液晶パネル基板。3. The liquid crystal panel substrate according to claim 1, wherein one color pixel is formed by a set of a plurality of pixel electrodes, and a signal line is laminated in multiple layers for each one color pixel.
子が信号線と画素電極間に接続された2端子型非線形抵
抗素子であり、前記信号線が多層に積層配線されてなる
請求項1に記載の液晶パネル基板。4. The electrode line is a signal line, the switching element is a two-terminal type non-linear resistance element connected between the signal line and the pixel electrode, and the signal line is laminated in multiple layers. The liquid crystal panel substrate described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19196295A JPH0943630A (en) | 1995-07-27 | 1995-07-27 | Liquid crystal panel substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19196295A JPH0943630A (en) | 1995-07-27 | 1995-07-27 | Liquid crystal panel substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0943630A true JPH0943630A (en) | 1997-02-14 |
Family
ID=16283350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19196295A Pending JPH0943630A (en) | 1995-07-27 | 1995-07-27 | Liquid crystal panel substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0943630A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7122830B2 (en) | 2002-11-29 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1995
- 1995-07-27 JP JP19196295A patent/JPH0943630A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7122830B2 (en) | 2002-11-29 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4162890B2 (en) | Liquid crystal display | |
JP4130490B2 (en) | Liquid crystal display | |
KR101041970B1 (en) | Liquid crystal display device | |
JP6639866B2 (en) | Liquid crystal display | |
KR100209277B1 (en) | Tft array substrate and its manufactuaring method | |
US8908114B2 (en) | Liquid crystal display device | |
JP2001337349A (en) | Thin film transistor substrate for liquid crystal display device, and its repairing method | |
JP2003215599A (en) | Liquid crystal display device | |
KR100260532B1 (en) | Color filter panel of a liquid crystal display and method of manufacturing the same | |
JPH08254715A (en) | Liquid-crystal display device | |
US10754213B2 (en) | Thin film transistor substrate | |
JP7261595B2 (en) | Display device | |
JPH06130418A (en) | Active matrix substrate | |
JPH1164884A (en) | Liquid crystal display device | |
CN111240113B (en) | Array substrate and display panel | |
JP3326832B2 (en) | Liquid crystal display | |
JP2870075B2 (en) | Thin film transistor panel and liquid crystal display | |
JP2828981B2 (en) | Liquid crystal display panel | |
US20050030464A1 (en) | LCD display of slim frame structure | |
US20180120610A1 (en) | Liquid crystal display device and method of manufacturing same | |
JP3050175B2 (en) | Display device | |
JPH0943630A (en) | Liquid crystal panel substrate | |
KR100951359B1 (en) | Thin film diode panel and manufacturing method of the same | |
KR20080024963A (en) | Liquid crystal display | |
JP3738329B2 (en) | Liquid crystal display |