JPH0936715A - コンパレータ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ヒステリシス特性のコンパレータ回路におい
て、その特性が電源変動に影響されないようにし、また
所望の特性に変化自在とする。 【構成】 トランジスタＱ２のベース抵抗Ｒ２に、トラ
ンジスタＱ２のオン時にそのオン電流をカレントミラー
トランジスタＱ３，Ｑ６により取出して供給すると共
に、ベースに基準電圧Ｖref が印加されたトランジスタ
Ｑ７のエミッタ出力電流をも供給する構成とする。トラ
ンジスタＱ２のオン時のベース電圧ＶA とオフ時のＶB
とは共に電源Ｖccに無関係となり、外部基準電圧Ｖref
によるものとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンパレータ回路に
関し、特にヒステリシス特性を有して半導体集積回路に
適した差動回路構成のコンパレータ回路に関するもので
ある。

【０００２】

【従来の技術】従来のこの種のコンパレータ回路の構成
例を図２に示す。トランジスタＱ１，Ｑ２はエミッタが
互いに共通接続された差動対トランジスタであり、トラ
ンジスタＱ１のベースへ入力信号ＩＮが供給され、トラ
ンジスタＱ２のベースにはこのコンパレータ回路の閾値
となる基準電圧（ＶA またはＶB ）が印加されており、
そのために、トランジスタＱ２のベースとアース電位と
の間に抵抗Ｒ２が接続されている。

【０００３】トランジスタＱ１のコレクタと電源Ｖccと
の間には、抵抗Ｒ１が接続されており、トランジスタＱ
１のコレクタとトランジスタＱ２のベースとの間が共通
接続されることにより、コンパレータ回路の閾値である
基準電圧がＶA またはＶB に変化して、いわゆるヒステ
リシス特性を呈する様になっている。その作用について
は後述する。

【０００４】トランジスタＱ２のコレクタ電流は、トラ
ンジスタＱ３とＱ４とからなるカレントミラー回路によ
り取出されて抵抗Ｒ３へ供給される。この抵抗Ｒ３に生
ずる電圧が出力トランジスタＱ５のベースへ入力され
て、そのコレクタ負荷Ｒ４から出力ＯＵＴが導出される
ようになっている。

【０００５】トランジスタＱ２のベースには、閾値電圧
ＶA として、 ＶA ＝Ｒ２・Ｖcc／（Ｒ１＋Ｒ２） の電圧が始めに加わることになる。この状態で、トラン
ジスタＱ１のベースに入力信号ＩＮが供給されて、トラ
ンジスタＱ１のベースがトランジスタＱ２のベース電圧
ＶA を越えると、トランジスタＱ１がオンとなって抵抗
Ｒ２へ抵抗Ｒ１を介して電流Ｉb が流れる。

【０００６】その結果、トランジスタＱ２のベース電位
は変化して、 ＶB ＝Ｖcc−Ｉ０・Ｒ１ に低下することになる。ここに、Ｉ０は差動回路の定電
流源の電流値を示すものとする。このトランジスタＱ２
のベース電位が変化することにより、コンパレータ回路
の切換え特性が変化することになり、ヒステリシス特性
を有するコンパレータ回路となるのである。

【０００７】

【発明が解決しようとする課題】図２に示す従来のこの
種のコンパレータ回路においては、閾値電圧ＶB が電源
電圧Ｖccに依存するので、このＶccの値が変動するとコ
ンパレータ回路のヒステリシス特性が変化するという欠
点がある。また、このヒステリシス特性を所望に制御で
きないという問題もある。

【０００８】本発明の目的は、電源変動に対してヒステ
リシス特性が変動することなく安定な特性を得ることが
できるコンパレータ回路を提供することである。

【０００９】本発明の他の目的は、ヒステリシス特性を
所望に変化制御可能なコンパレータ回路を提供すること
である。

【００１０】

【課題を提供するための手段】本発明によれば、差動接
続構成とされた一対の第１及び第２のトランジスタを有
し、前記第１のトランジスタのベースに入力信号が供給
され、前記第２のトランジスタのベースに基準電圧が供
給されたコンパレータ回路であって、前記第２のトラン
ジスタのベースと基準電位点との間に接続されたベース
バイアス用抵抗素子と、前記抵抗素子へ前記第２のトラ
ンジスタの導通時にそのコレクタ電流に等しい電流を供
給する第１の電流供給手段と、前記抵抗素子へ所定基準
電圧に比例した電流を供給する第２の電流供給手段とを
含むことを特徴とするコンパレータ回路が得られる。

【００１１】

【発明の実施の形態】本発明の作用は次の如くである。
すなわち、基準電圧がベースに印加されるトランジスタ
のベースと基準電位点との間に、抵抗素子を設けてお
き、この抵抗素子に流れる電流を、電源Ｖccに無関係の
外部電圧に比例した電流とするのである。これにより、
電源Ｖccに依存せず、また外部電圧により所望に変化自
在なヒステリシス特性が得られることになる。

【００１２】以下、図面を用いて本発明の実施例につい
て説明する。

【００１３】図１は本発明の実施例の回路図であり、図
２と同等部分は同一符号にて示している。差動対トラン
ジスタＱ１のベースには入力信号ＩＮが供給されてお
り、トランジスタＱ２のベースとアース電位との間には
抵抗Ｒ２が接続されている。

【００１４】この抵抗Ｒ２には、トランジスタＱ２がオ
ンした時にこのトランジスタＱ２のコレクタ電流（Ｉ
０）を、トランジスタＱ３とＱ６とによるカレントミラ
ー回路により取出して供給するようになっている。更
に、この抵抗Ｒ２には、トランジスタＱ７によるエミッ
タ電流を抵抗Ｒ５を介して供給するようになっている。

【００１５】トランジスタＱ７のベースには外部より基
準電圧Ｖref が供給されており、そのコレクタは電源Ｖ
ccに接続されている。

【００１６】他の構成は図２のそれと同一でありその説
明は省略するものとする。

【００１７】かかる構成において、入力信号ＩＮが印加
されていない状態では、トランジスタＱ２がオンし、そ
のコレクタ電流Ｉ０はトランジスタＱ３とＱ６とのカレ
ントミラー回路により取出されて抵抗Ｒ２へ流れる。こ
の抵抗Ｒ２には、更にトランジスタＱ７よりの一定電流
も流れることになる。

【００１８】従って、この時のトランジスタＱ２のベー
ス電圧ＶA は、 ＶA ＝Ｉ０・Ｒ２＋（Ｖref −ＶBE）・Ｒ２／（Ｒ２＋
Ｒ５） となる。ＶBEはトランジスタＱ７のベースエミッタ間電
圧である。

【００１９】この状態で、入力信号ＩＮが印加され、Ｖ
A を越えると、トランジスタＱ７はオフとなり、よって
抵抗Ｒ２にはトランジスタＱ７よりの一定電流のみが流
れることになる。

【００２０】その結果、トランジスタＱ２のベース電圧
は、 ＶB ＝（Ｖref −ＶBE）・Ｒ２／（Ｒ２＋Ｒ５） に低下する。従って、ヒステリシス特性が可能になるの
である。

【００２１】この場合のＶB は、上式から明らかな如
く、電源電圧Ｖccに依存しないので、Ｖccが変動しても
何等特性に影響がない。また、外部からの基準電圧Ｖre
f を所望に変化させることで、ヒステリシス特性（ＶB
）を変化させることができるのである。尚、上記実施
例では、ＮＰＮトランジスタを用いているが、ＰＮＰト
ランジスタを用いても良いことは明らかである。

【００２２】

【発明の効果】以上述べた如く、本発明によれば、コン
パレータの閾値を電源電圧に依存せずに、外部からの基
準電圧に依存する構成としたので、電源変動に強くかつ
ヒステリシス特性も所望に設定できるコンパレータ回路
が得られるという効果があり、また半導体集積回路化に
好適になるものである。

【図面の簡単な説明】

【図１】本発明の実施例の回路図である。

【図２】従来のコンパレータの回路例を示す図である。

【符号の説明】

Ｑ１，Ｑ２ 差動対トランジスタ Ｑ３，Ｑ４，Ｑ６ カレントミラートランジスタ Ｑ５ 出力トランジスタ Ｑ７ エミッタフォロワトランジスタ Ｒ２〜Ｒ５ 抵抗素子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 差動接続構成とされた一対の第１及び第
   ２のトランジスタを有し、前記第１のトランジスタのベ
   ースに入力信号が供給され、前記第２のトランジスタの
   ベースに基準電圧が供給されたコンパレータ回路であっ
   て、前記第２のトランジスタのベースと基準電位点との
   間に接続されたベースバイアス用抵抗素子と、前記抵抗
   素子へ前記第２のトランジスタの導通時にそのコレクタ
   電流に等しい電流を供給する第１の電流供給手段と、前
   記抵抗素子へ所定基準電圧に比例した電流を供給する第
   ２の電流供給手段とを含むことを特徴とするコンパレー
   タ回路。
2. 【請求項２】 前記第１の電流供給手段は、前記第２の
   トランジスタのコレクタに接続されてこのコレクタ電流
   を前記抵抗素子へ供給するカレントミラー回路であるこ
   とを特徴とする請求項１記載のコンパレータ回路。
3. 【請求項３】 前記第２の電流供給手段は、ベースに前
   記所定基準電位が供給されたトランジスタを有し、この
   トランジスタのエミッタ電流を前記抵抗素子へ供給する
   ようにしたことを特徴とする請求項１または２記載のコ
   ンパレータ回路。
4. 【請求項４】 前記エミッタ電流は第２の抵抗素子を介
   して前記ベースバイアス用抵抗素子へ供給されるよう構
   成されていることを特徴とする請求項３記載のコンパレ
   ータ回路。