JPH0934397A - プラズマ・ディスプレイ・パネル - Google Patents
プラズマ・ディスプレイ・パネルInfo
- Publication number
- JPH0934397A JPH0934397A JP7186719A JP18671995A JPH0934397A JP H0934397 A JPH0934397 A JP H0934397A JP 7186719 A JP7186719 A JP 7186719A JP 18671995 A JP18671995 A JP 18671995A JP H0934397 A JPH0934397 A JP H0934397A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pulse
- discharge
- sustain
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 アドレス期間で充分な量の壁電荷が形成され
なかった場合でも、維持放電期間で安定した維持放電を
できるようにする。 【解決手段】 少なくとも一方が透明な材料からなる第
１及び第２の基板の間に封入されたガス、第１の基板に
形成されたＡ電極、第２の基板に形成されたＸ電極及び
Ｙ電極、各電極の電圧を制御する制御手段を有し、制御
手段は、すべてのセルの書込データをリセットするリセ
ット期間と、選択セルに対して壁電荷を形成するアドレ
ス期間と、Ｘ電極とＹ電極に交互に維持パルスを印加す
ることにより、壁電荷を利用して選択セルの書込データ
を維持する維持放電期間とを順次に繰り返すとともに、
維持放電期間の最初の維持パルスの大きさを、他の維持
パルスよりも大きくする。
なかった場合でも、維持放電期間で安定した維持放電を
できるようにする。 【解決手段】 少なくとも一方が透明な材料からなる第
１及び第２の基板の間に封入されたガス、第１の基板に
形成されたＡ電極、第２の基板に形成されたＸ電極及び
Ｙ電極、各電極の電圧を制御する制御手段を有し、制御
手段は、すべてのセルの書込データをリセットするリセ
ット期間と、選択セルに対して壁電荷を形成するアドレ
ス期間と、Ｘ電極とＹ電極に交互に維持パルスを印加す
ることにより、壁電荷を利用して選択セルの書込データ
を維持する維持放電期間とを順次に繰り返すとともに、
維持放電期間の最初の維持パルスの大きさを、他の維持
パルスよりも大きくする。
Description
【０００１】
【発明の属する技術分野】本発明は、面放電交流型・３
電極構造のプラズマ・ディスプレイ・パネル（略称：Ｐ
ＤＰ）に関する。
電極構造のプラズマ・ディスプレイ・パネル（略称：Ｐ
ＤＰ）に関する。
【０００２】
『ＰＤＰの基本構造』ＰＤＰの最も基本的な構造は、２
枚の平板ガラスに規則的に配列した一対の電極（陽極と
陰極）を設け、その間にＮｅを主体とするガスを封入す
るというものである。陽極と陰極間に電圧を印加する
と、電極周辺の微小な空間（放電空間または放電セル）
でグロー放電が起こってオレンジ色に発光する。この発
光を利用して表示する。任意の情報を表示するために
は、規則的に並んだ放電セルを選択的に放電発光させれ
ばよい。 『直流型ＰＤＰと交流型ＰＤＰ』ＰＤＰには、電極が放
電セルに露出している直流型（ＤＣ型とも言う）と、絶
縁層で覆われている交流型（ＡＣ型とも言う）の二つの
タイプがあり、主流は後者の交流型である。直流型ＰＤ
Ｐは、電圧印加時間、すなわちパルス幅を変えることに
よって容易に輝度を変化させることができ、中間調表示
を得やすいという利点があるが、画面の明るさの点で交
流型ＰＤＰに劣る。交流型ＰＤＰは、陽極と陰極を誘電
体層で覆っているところに構造上の特徴がある。陽極と
陰極間に数十〜１００ＫＨｚ程度の交流電圧を印加し、
電極の交点で放電発光させる。放電空間に発生した電子
とイオンは電界に沿って移動し、正電極側及び負電極側
の誘電体層表面に蓄積されて印加電圧と逆極性の電界を
形成する。その結果、放電空間の実効電圧が低下し、放
電は短時間で終了する。誘電体層表面の電荷（壁電荷）
は、印加電圧をなくした後も残留（いわゆるメモリ効
果）するため、次回に逆極性の外部電圧を印加したとき
は、この壁電荷分が重畳された電圧となり、その分だけ
低い電圧で放電が開始する。したがって、交流型ＰＤＰ
では、走査のための書き込み期間外でも、比較的に低い
電圧の維持パルスを与えるだけで放電を維持できるた
め、駆動系のデューティ時間を長くとることができ、画
面の明るさを高めることができる。 『２電極型と３電極型』交流型ＰＤＰには、２枚の基板
のそれぞれに陽極と陰極を設けた２電極型（図４）と、
一方の基板に陽極と陰極を設けるとともに、他方の基板
に第三の電極（いわゆるアドレス電極；「Ａ電極」と略
すこともある）を設けた３電極型（図５）がある。な
お、電極の“陽／陰”は印加電圧の極性で決まり、駆動
方法によっては極性反転もあるから、本明細書中では、
パネルの座標軸（Ｘ、Ｙ）を付けて呼び現すことにす
る。
枚の平板ガラスに規則的に配列した一対の電極（陽極と
陰極）を設け、その間にＮｅを主体とするガスを封入す
るというものである。陽極と陰極間に電圧を印加する
と、電極周辺の微小な空間（放電空間または放電セル）
でグロー放電が起こってオレンジ色に発光する。この発
光を利用して表示する。任意の情報を表示するために
は、規則的に並んだ放電セルを選択的に放電発光させれ
ばよい。 『直流型ＰＤＰと交流型ＰＤＰ』ＰＤＰには、電極が放
電セルに露出している直流型（ＤＣ型とも言う）と、絶
縁層で覆われている交流型（ＡＣ型とも言う）の二つの
タイプがあり、主流は後者の交流型である。直流型ＰＤ
Ｐは、電圧印加時間、すなわちパルス幅を変えることに
よって容易に輝度を変化させることができ、中間調表示
を得やすいという利点があるが、画面の明るさの点で交
流型ＰＤＰに劣る。交流型ＰＤＰは、陽極と陰極を誘電
体層で覆っているところに構造上の特徴がある。陽極と
陰極間に数十〜１００ＫＨｚ程度の交流電圧を印加し、
電極の交点で放電発光させる。放電空間に発生した電子
とイオンは電界に沿って移動し、正電極側及び負電極側
の誘電体層表面に蓄積されて印加電圧と逆極性の電界を
形成する。その結果、放電空間の実効電圧が低下し、放
電は短時間で終了する。誘電体層表面の電荷（壁電荷）
は、印加電圧をなくした後も残留（いわゆるメモリ効
果）するため、次回に逆極性の外部電圧を印加したとき
は、この壁電荷分が重畳された電圧となり、その分だけ
低い電圧で放電が開始する。したがって、交流型ＰＤＰ
では、走査のための書き込み期間外でも、比較的に低い
電圧の維持パルスを与えるだけで放電を維持できるた
め、駆動系のデューティ時間を長くとることができ、画
面の明るさを高めることができる。 『２電極型と３電極型』交流型ＰＤＰには、２枚の基板
のそれぞれに陽極と陰極を設けた２電極型（図４）と、
一方の基板に陽極と陰極を設けるとともに、他方の基板
に第三の電極（いわゆるアドレス電極；「Ａ電極」と略
すこともある）を設けた３電極型（図５）がある。な
お、電極の“陽／陰”は印加電圧の極性で決まり、駆動
方法によっては極性反転もあるから、本明細書中では、
パネルの座標軸（Ｘ、Ｙ）を付けて呼び現すことにす
る。
【０００３】図４（２電極型）において、１、２はガラ
ス基板、３はＸ電極、４はＹ電極、５、６は誘電体層、
７は放電空間であり、また、図５（３電極型）におい
て、１１、１２はガラス基板、１３はＡ電極、１４はＸ
電極（バス電極１４ａと透明電極１４ｂを積層したも
の）、１５はＹ電極（バス電極１５ａと透明電極１５ｂ
を積層したもの）、１６は紫外線励起蛍光体（以下、単
に蛍光体）、１７はＭｇＯ膜、１８は誘電体層、１９は
放電空間である。
ス基板、３はＸ電極、４はＹ電極、５、６は誘電体層、
７は放電空間であり、また、図５（３電極型）におい
て、１１、１２はガラス基板、１３はＡ電極、１４はＸ
電極（バス電極１４ａと透明電極１４ｂを積層したも
の）、１５はＹ電極（バス電極１５ａと透明電極１５ｂ
を積層したもの）、１６は紫外線励起蛍光体（以下、単
に蛍光体）、１７はＭｇＯ膜、１８は誘電体層、１９は
放電空間である。
【０００４】２電極型は、Ｘ電極３とＹ電極４が放電空
間７に対して対向する形になっており、構造が簡単で作
りやすいというメリットがある反面、カラーＰＤＰに適
用すると、蛍光体の劣化を招きやすいという欠点があ
る。カラーＰＤＰでは、２枚の基板１、２のどちらかに
蛍光体を塗布しなければならず、放電の際に発生する荷
電粒子がこの蛍光体に直接飛び込むからである。
間７に対して対向する形になっており、構造が簡単で作
りやすいというメリットがある反面、カラーＰＤＰに適
用すると、蛍光体の劣化を招きやすいという欠点があ
る。カラーＰＤＰでは、２枚の基板１、２のどちらかに
蛍光体を塗布しなければならず、放電の際に発生する荷
電粒子がこの蛍光体に直接飛び込むからである。
【０００５】これに対して、３電極型ＰＤＰでは、Ｘ電
極１４とＹ電極１５が片側の基板１２にまとめられてお
り、Ｘ電極１４とＹ電極１５の間の放電は、この片側の
基板１２の面方向にしか発生しない（いわゆる「面放電
型」の構造）。したがって、対向側の基板１１に蛍光体
１６を塗布しておけば、この蛍光体１６と放電空間１９
とを空間的に分離することができ、荷電粒子の蛍光体へ
の直接的な飛び込みを回避して、蛍光体１６の劣化を防
止できる。
極１４とＹ電極１５が片側の基板１２にまとめられてお
り、Ｘ電極１４とＹ電極１５の間の放電は、この片側の
基板１２の面方向にしか発生しない（いわゆる「面放電
型」の構造）。したがって、対向側の基板１１に蛍光体
１６を塗布しておけば、この蛍光体１６と放電空間１９
とを空間的に分離することができ、荷電粒子の蛍光体へ
の直接的な飛び込みを回避して、蛍光体１６の劣化を防
止できる。
【０００６】図６は３電極型カラーＰＤＰの概略断面構
造図（Ａ電極を横切る方向の断面構造図）であり、２
１、２２はガラス基板、２３はＡ電極、２４はＹ電極
（またはＸ電極）、２５は誘電体層、２６は隔壁、２７
は放電空間、２８は蛍光体である。なお、ＭｇＯ膜や
Ｘ、Ｙ電極の積層構造などは図示を略してある。 『サブフレーム方式』このような３電極型カラーＰＤＰ
の駆動方法として、１フレームをたとえば８個のサブフ
レームに分割し、各サブフレームの維持放電期間を１：
２：４：８：１６：３２：６４：１２８の比率に設定す
るとともに、これらのサブフレームを組み合わせて多階
調表示を実現する、いわゆる「サブフレーム方式」が知
られている。
造図（Ａ電極を横切る方向の断面構造図）であり、２
１、２２はガラス基板、２３はＡ電極、２４はＹ電極
（またはＸ電極）、２５は誘電体層、２６は隔壁、２７
は放電空間、２８は蛍光体である。なお、ＭｇＯ膜や
Ｘ、Ｙ電極の積層構造などは図示を略してある。 『サブフレーム方式』このような３電極型カラーＰＤＰ
の駆動方法として、１フレームをたとえば８個のサブフ
レームに分割し、各サブフレームの維持放電期間を１：
２：４：８：１６：３２：６４：１２８の比率に設定す
るとともに、これらのサブフレームを組み合わせて多階
調表示を実現する、いわゆる「サブフレーム方式」が知
られている。
【０００７】図７はサブフレーム方式のフレーム構造概
念図であり、１フレームは８個のサブフレームＳＦ1 〜
ＳＦ8 で構成されている。各サブフレームは三つの期
間、すなわち「リセット期間」、「アドレス期間」及び
「維持放電期間」からなり、最初の二つの期間の長さは
同一であるが、維持放電期間Ｔ1 〜Ｔ8 は上記比率のと
おり異なっている。なお、Ｌ1 、Ｌ2 、……、Ｌn は水
平走査線であり、各サブフレームのアドレス期間内の太
斜線は、Ｌ1 、Ｌ2 、……、Ｌn を線順次で選択してい
る様子を表している。
念図であり、１フレームは８個のサブフレームＳＦ1 〜
ＳＦ8 で構成されている。各サブフレームは三つの期
間、すなわち「リセット期間」、「アドレス期間」及び
「維持放電期間」からなり、最初の二つの期間の長さは
同一であるが、維持放電期間Ｔ1 〜Ｔ8 は上記比率のと
おり異なっている。なお、Ｌ1 、Ｌ2 、……、Ｌn は水
平走査線であり、各サブフレームのアドレス期間内の太
斜線は、Ｌ1 、Ｌ2 、……、Ｌn を線順次で選択してい
る様子を表している。
【０００８】図８は１サブフレームにおける波形タイミ
ング図である。なお、以下の説明で使用する電圧値は一
例であり、これに限定するものではない。リセット期間
では、まず、すべてのＹ電極に０Ｖを与えながら、放電
に必要な充分な電位差を与えるために、アドレス電極に
＋１１０Ｖ程度の正パルス３０を与えた状態で、Ｘ電極
に＋３３０Ｖ程度の正パルス３１（全面書き込みパルス
とも言う）を与える。これにより、すべてのセルで放電
が生じる。次に、アドレス電極とＸ電極に０Ｖを与えて
再びすべてのセルで放電を生じさせると、この放電は、
電極間の電位差がゼロのため、壁電荷が形成されずに自
己中和して終息し、いわゆる自己消去放電が行われる。
ング図である。なお、以下の説明で使用する電圧値は一
例であり、これに限定するものではない。リセット期間
では、まず、すべてのＹ電極に０Ｖを与えながら、放電
に必要な充分な電位差を与えるために、アドレス電極に
＋１１０Ｖ程度の正パルス３０を与えた状態で、Ｘ電極
に＋３３０Ｖ程度の正パルス３１（全面書き込みパルス
とも言う）を与える。これにより、すべてのセルで放電
が生じる。次に、アドレス電極とＸ電極に０Ｖを与えて
再びすべてのセルで放電を生じさせると、この放電は、
電極間の電位差がゼロのため、壁電荷が形成されずに自
己中和して終息し、いわゆる自己消去放電が行われる。
【０００９】アドレス期間では、Ｘ電極に＋５０Ｖ程度
の正電圧３２を与えながら、Ｙ電極に線順次で−１５０
〜−１６０Ｖ程度の負パルス３３（以下「スキャンパル
ス」）を印加し、且つ、アドレス電極に選択的に＋６０
Ｖ程度の正パルス３４（以下「アドレスパルス」）を印
加する。なお、スキャンパルスを印加しないＹ電極には
−５０〜−６０Ｖ程度の負電圧３５を印加しておく。ア
ドレスパルス３４を印加したアドレス電極と、スキャン
パルス３３を印加したＹ電極との間には、放電に必要な
充分な電位差（２１０〜２２０Ｖ程度）があるため、両
電極間に放電（以下「主アドレス放電」）が生じる。一
方、Ｘ電極とＹ電極の間のスキャンパルス部分の電位差
は２００〜２１０Ｖ程度で、アドレス電極との間よりも
１０Ｖ程度低く、この電位差だけでは自主放電が生じな
いが、上記の主アドレス放電を引き金（トリガ）にして
Ｘ電極とＹ電極の間でも放電（以下「従アドレス放
電」）が生じるため、その交点に位置する誘電体層に壁
電荷が形成される。
の正電圧３２を与えながら、Ｙ電極に線順次で−１５０
〜−１６０Ｖ程度の負パルス３３（以下「スキャンパル
ス」）を印加し、且つ、アドレス電極に選択的に＋６０
Ｖ程度の正パルス３４（以下「アドレスパルス」）を印
加する。なお、スキャンパルスを印加しないＹ電極には
−５０〜−６０Ｖ程度の負電圧３５を印加しておく。ア
ドレスパルス３４を印加したアドレス電極と、スキャン
パルス３３を印加したＹ電極との間には、放電に必要な
充分な電位差（２１０〜２２０Ｖ程度）があるため、両
電極間に放電（以下「主アドレス放電」）が生じる。一
方、Ｘ電極とＹ電極の間のスキャンパルス部分の電位差
は２００〜２１０Ｖ程度で、アドレス電極との間よりも
１０Ｖ程度低く、この電位差だけでは自主放電が生じな
いが、上記の主アドレス放電を引き金（トリガ）にして
Ｘ電極とＹ電極の間でも放電（以下「従アドレス放
電」）が生じるため、その交点に位置する誘電体層に壁
電荷が形成される。
【００１０】維持放電期間では、Ｘ電極とＹ電極に＋１
８０Ｖ程度の正パルス３６（維持パルス）を交互に印加
し、壁電荷を利用した維持放電を発生する。維持パルス
３６の周期はすべてのサブフレームにおいて同じであ
る。したがって、各サブフレームにおける維持パルス３
６の数は、１：２：４：８：１６：３２：６４：１２８
の関係となる。画面の明るさは維持パルス３６の回数に
よって決まるから、表示階調に応じてサブフレームを選
択して（または組み合わせて）使用することにより、０
から２５６階調（上記比率の場合）までを実現できる。
８０Ｖ程度の正パルス３６（維持パルス）を交互に印加
し、壁電荷を利用した維持放電を発生する。維持パルス
３６の周期はすべてのサブフレームにおいて同じであ
る。したがって、各サブフレームにおける維持パルス３
６の数は、１：２：４：８：１６：３２：６４：１２８
の関係となる。画面の明るさは維持パルス３６の回数に
よって決まるから、表示階調に応じてサブフレームを選
択して（または組み合わせて）使用することにより、０
から２５６階調（上記比率の場合）までを実現できる。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
３電極・面放電型ＰＤＰにあっては、 （１）アドレス期間で充分な量の壁電荷が形成されなか
った場合、維持放電期間で安定した維持放電ができなく
なり、点灯セルの状態が不安定になってミスアドレスが
発生するという問題点がある。すなわち、従来例の維持
パルスは、例えば＋１８０Ｖ程度の大きさであるが、こ
の電圧値は、アドレス期間で充分な量の壁電荷が形成さ
れたという“前提”の上で設定されたものである。した
がって、この前提が崩れた場合（多くの場合、前提より
も少ない壁電荷の形成）には、従来の維持パルスでは不
十分で、安定した維持放電を行うことができなくなるか
らである。 （２）アドレス期間で連鎖的な二つの放電（主アドレス
放電と従アドレス放電）を発生させているため、スキャ
ンパルスの幅を長め（例えば３μｓ程度）にとる必要が
あり、１サブフィールドの長さを現状よりも短くするこ
とができず、フレームの分割数を増やして更なる多階調
化を図ることができない、又は、同程度の分割数であれ
ば、より高精細画面のものへ適用できないという問題点
がある。
３電極・面放電型ＰＤＰにあっては、 （１）アドレス期間で充分な量の壁電荷が形成されなか
った場合、維持放電期間で安定した維持放電ができなく
なり、点灯セルの状態が不安定になってミスアドレスが
発生するという問題点がある。すなわち、従来例の維持
パルスは、例えば＋１８０Ｖ程度の大きさであるが、こ
の電圧値は、アドレス期間で充分な量の壁電荷が形成さ
れたという“前提”の上で設定されたものである。した
がって、この前提が崩れた場合（多くの場合、前提より
も少ない壁電荷の形成）には、従来の維持パルスでは不
十分で、安定した維持放電を行うことができなくなるか
らである。 （２）アドレス期間で連鎖的な二つの放電（主アドレス
放電と従アドレス放電）を発生させているため、スキャ
ンパルスの幅を長め（例えば３μｓ程度）にとる必要が
あり、１サブフィールドの長さを現状よりも短くするこ
とができず、フレームの分割数を増やして更なる多階調
化を図ることができない、又は、同程度の分割数であれ
ば、より高精細画面のものへ適用できないという問題点
がある。
【００１２】そこで、本発明は、アドレス期間で充分な
量の壁電荷が形成されなかった場合でも、維持放電期間
で安定した維持放電をできるようにすることを第１の目
的とし、また、本発明は、１サブフィールドの長さを現
状よりも短くすることができ、フレームの分割数を増や
して更なる多階調化を図り、又は、同程度の分割数であ
れば、より高精細画面のものへ適用できるようにするこ
とを第２の目的とする。
量の壁電荷が形成されなかった場合でも、維持放電期間
で安定した維持放電をできるようにすることを第１の目
的とし、また、本発明は、１サブフィールドの長さを現
状よりも短くすることができ、フレームの分割数を増や
して更なる多階調化を図り、又は、同程度の分割数であ
れば、より高精細画面のものへ適用できるようにするこ
とを第２の目的とする。
【００１３】
【課題を解決するための手段】本発明は、第１の目的を
達成するために、少なくとも一方が透明な材料からなる
第１及び第２の基板と、該第１及び第２の基板の間に封
入されたガスと、前記第１の基板に形成されたＡ電極
と、前記第２の基板に形成されたＸ電極及びＹ電極と、
前記各電極の電圧を制御する制御手段とを有し、前記制
御手段は、すべてのセルの書込データをリセットするリ
セット期間と、選択セルに対して壁電荷を形成するアド
レス期間と、前記Ｘ電極とＹ電極に交互に維持パルスを
印加することにより、前記壁電荷を利用して選択セルの
書込データを維持する維持放電期間とを順次に繰り返す
とともに、前記維持放電期間の最初の維持パルスの大き
さを、他の維持パルスよりも大きくしたことを特徴とす
る。
達成するために、少なくとも一方が透明な材料からなる
第１及び第２の基板と、該第１及び第２の基板の間に封
入されたガスと、前記第１の基板に形成されたＡ電極
と、前記第２の基板に形成されたＸ電極及びＹ電極と、
前記各電極の電圧を制御する制御手段とを有し、前記制
御手段は、すべてのセルの書込データをリセットするリ
セット期間と、選択セルに対して壁電荷を形成するアド
レス期間と、前記Ｘ電極とＹ電極に交互に維持パルスを
印加することにより、前記壁電荷を利用して選択セルの
書込データを維持する維持放電期間とを順次に繰り返す
とともに、前記維持放電期間の最初の維持パルスの大き
さを、他の維持パルスよりも大きくしたことを特徴とす
る。
【００１４】好ましくは、前記最初の維持パルスの幅
を、他の維持パルスの幅よりも大きくし、または、前記
最初の維持パルスの高さを、他の維持パルスの高さより
も大きくしたことを特徴とする。本発明によれば、壁電
荷の量が少ない場合でも、最初の維持パルスが大きい
（パルス幅が大きい、パルス高が大きいまたはその両方
が大きい）から、その維持パルスによる最初の維持放電
で壁電荷が補充され、以降の維持放電の確実化が図られ
る。
を、他の維持パルスの幅よりも大きくし、または、前記
最初の維持パルスの高さを、他の維持パルスの高さより
も大きくしたことを特徴とする。本発明によれば、壁電
荷の量が少ない場合でも、最初の維持パルスが大きい
（パルス幅が大きい、パルス高が大きいまたはその両方
が大きい）から、その維持パルスによる最初の維持放電
で壁電荷が補充され、以降の維持放電の確実化が図られ
る。
【００１５】または、本発明は、第２の目的を達成する
ために、少なくとも一方が透明な材料からなる第１及び
第２の基板と、該第１及び第２の基板の間に封入された
ガスと、前記第１の基板に形成されたＡ電極と、前記第
２の基板に形成されたＸ電極及びＹ電極と、前記各電極
の電圧を制御する制御手段とを有し、前記制御手段は、
すべてのセルの書込データをリセットするリセット期間
と、選択セルに対して壁電荷を形成するアドレス期間
と、前記Ｘ電極とＹ電極に交互に維持パルスを印加する
ことにより、前記壁電荷を利用して選択セルの書込デー
タを維持する維持放電期間とを順次に繰り返すととも
に、前記アドレス期間において、選択セルのＡ電極とＹ
電極間のアドレス放電のみで当該選択セルに壁電荷を形
成することを特徴とする。
ために、少なくとも一方が透明な材料からなる第１及び
第２の基板と、該第１及び第２の基板の間に封入された
ガスと、前記第１の基板に形成されたＡ電極と、前記第
２の基板に形成されたＸ電極及びＹ電極と、前記各電極
の電圧を制御する制御手段とを有し、前記制御手段は、
すべてのセルの書込データをリセットするリセット期間
と、選択セルに対して壁電荷を形成するアドレス期間
と、前記Ｘ電極とＹ電極に交互に維持パルスを印加する
ことにより、前記壁電荷を利用して選択セルの書込デー
タを維持する維持放電期間とを順次に繰り返すととも
に、前記アドレス期間において、選択セルのＡ電極とＹ
電極間のアドレス放電のみで当該選択セルに壁電荷を形
成することを特徴とする。
【００１６】本発明によれば、アドレス期間のＸ、Ｙ電
極間の放電が行われないため、それだけアドレス期間の
短縮化が図られる。
極間の放電が行われないため、それだけアドレス期間の
短縮化が図られる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１〜図３は本発明に係るプラズ
マ・ディスプレイ・パネルの一実施例を示す図であり、
サブフレーム方式の３電極・面放電型カラーＰＤＰへの
適用例である。
に基づいて説明する。図１〜図３は本発明に係るプラズ
マ・ディスプレイ・パネルの一実施例を示す図であり、
サブフレーム方式の３電極・面放電型カラーＰＤＰへの
適用例である。
【００１８】まず、図１を参照しながらＰＤＰの全体構
成を説明すると、４０はパネル、４１はアドレスドライ
バ、４２はＹスキャンドライバ、４３はＹ共通ドライ
バ、４４はＸ共通ドライバ、４５は制御回路である。制
御回路４５は、表示データ制御部４５ａとパネル駆動制
御部（制御手段）４５ｂとを含み、表示データ制御部４
５ａは、外部から与えられる表示データ（ＤＡＴＡ）を
フレームメモリ４５ｃに一時的に記憶するとともに、こ
のフレームメモリ４５ｃ内のデータに対して所定の信号
操作とタイミング処理を施してアドレスドライバ４１に
出力する。パネル駆動制御部４５ｂは、スキャンドライ
バ制御部４５ｄや共通ドライバ制御部４５ｅを備え、外
部から与えられる垂直同期信号（ＶSYNC）及び水平同期
信号（ＨSYNC）に基づいて、表示データ制御部４５ａ、
Ｙスキャンドライバ４２、Ｙ共通ドライバ４３及びＸ共
通ドライバ４４などに必要な各種タイミング信号を発生
する。
成を説明すると、４０はパネル、４１はアドレスドライ
バ、４２はＹスキャンドライバ、４３はＹ共通ドライ
バ、４４はＸ共通ドライバ、４５は制御回路である。制
御回路４５は、表示データ制御部４５ａとパネル駆動制
御部（制御手段）４５ｂとを含み、表示データ制御部４
５ａは、外部から与えられる表示データ（ＤＡＴＡ）を
フレームメモリ４５ｃに一時的に記憶するとともに、こ
のフレームメモリ４５ｃ内のデータに対して所定の信号
操作とタイミング処理を施してアドレスドライバ４１に
出力する。パネル駆動制御部４５ｂは、スキャンドライ
バ制御部４５ｄや共通ドライバ制御部４５ｅを備え、外
部から与えられる垂直同期信号（ＶSYNC）及び水平同期
信号（ＨSYNC）に基づいて、表示データ制御部４５ａ、
Ｙスキャンドライバ４２、Ｙ共通ドライバ４３及びＸ共
通ドライバ４４などに必要な各種タイミング信号を発生
する。
【００１９】アドレスドライバ４１は、パネル４０のア
ドレス電極（Ａ1 、Ａ2 、……、Ａ m ）に対して所定の
「アドレスパルス」を選択的に印加するもの、また、Ｙ
スキャンドライバ４２は、パネル４０のＹ電極（Ｙ1 、
Ｙ2 、Ｙ3 、……、Ｙn ）に対して所定の「スキャンパ
ルス」を線順次で印加するものであり、これらのアドレ
スパルス及びスキャンパルスは、１サブフレーム中の
「アドレス期間」において発生する。
ドレス電極（Ａ1 、Ａ2 、……、Ａ m ）に対して所定の
「アドレスパルス」を選択的に印加するもの、また、Ｙ
スキャンドライバ４２は、パネル４０のＹ電極（Ｙ1 、
Ｙ2 、Ｙ3 、……、Ｙn ）に対して所定の「スキャンパ
ルス」を線順次で印加するものであり、これらのアドレ
スパルス及びスキャンパルスは、１サブフレーム中の
「アドレス期間」において発生する。
【００２０】Ｙ共通ドライバ４３は、１サブフレーム中
の「維持放電期間」において、（Ｙスキャンドライバ４
２を通して）パネル４０のすべてのＹ電極に所定の「維
持パルス」を同時に印加し、Ｘ共通ドライバ４４は、１
サブフレーム中の「リセット期間」において、パネル４
０のすべてのＸ電極に所定の「全面書き込みパルス」を
同時に印加するとともに、１サブフレーム中の「維持放
電期間」において、同Ｘ電極に所定の「維持パルス」を
同時に印加する。
の「維持放電期間」において、（Ｙスキャンドライバ４
２を通して）パネル４０のすべてのＹ電極に所定の「維
持パルス」を同時に印加し、Ｘ共通ドライバ４４は、１
サブフレーム中の「リセット期間」において、パネル４
０のすべてのＸ電極に所定の「全面書き込みパルス」を
同時に印加するとともに、１サブフレーム中の「維持放
電期間」において、同Ｘ電極に所定の「維持パルス」を
同時に印加する。
【００２１】図２はパネル４０の平面構造図である。こ
のパネル４０は、横ｍドット×縦ｎドットの構成を有し
ており、ｍ本のＡ電極Ａi （ｉは１，２，３，……，
ｍ）と、ｎ本のＹ電極Ｙj （ｊは１，２，３，……，
ｎ）とを交差状に配列するとともに、各Ｙ電極Ｙj と並
行に共通のＸ電極を配列している。なお、４０ａは隔壁
であり、二つの隔壁４０ａで仕切られた空間内に表示セ
ルが形成される。
のパネル４０は、横ｍドット×縦ｎドットの構成を有し
ており、ｍ本のＡ電極Ａi （ｉは１，２，３，……，
ｍ）と、ｎ本のＹ電極Ｙj （ｊは１，２，３，……，
ｎ）とを交差状に配列するとともに、各Ｙ電極Ｙj と並
行に共通のＸ電極を配列している。なお、４０ａは隔壁
であり、二つの隔壁４０ａで仕切られた空間内に表示セ
ルが形成される。
【００２２】図３は、本実施例における１サブフレーム
の波形タイミング図であり、従来例の図８に対応するも
のである。なお、以下では、特に限定しないが、１フレ
ームを８つのサブフレームに分割したサブフレーム方式
を例にして説明する。リセット期間では、まず、すべて
のＹ電極に０Ｖを与えながら、放電に必要な充分な電位
差を与えるために、アドレス電極に＋１１０Ｖ程度の正
パルス５０を与えた状態で、Ｘ電極に＋３３０Ｖ程度の
正パルス５１（全面書き込みパルス）を与える。これに
より、すべてのセルで放電が生じる。次に、アドレス電
極とＸ電極に０Ｖを与えて再びすべてのセルで放電を生
じさせると、この放電は、電極間の電位差がゼロのた
め、壁電荷が形成されずに自己中和して終息し、いわゆ
る自己消去放電が行われる。
の波形タイミング図であり、従来例の図８に対応するも
のである。なお、以下では、特に限定しないが、１フレ
ームを８つのサブフレームに分割したサブフレーム方式
を例にして説明する。リセット期間では、まず、すべて
のＹ電極に０Ｖを与えながら、放電に必要な充分な電位
差を与えるために、アドレス電極に＋１１０Ｖ程度の正
パルス５０を与えた状態で、Ｘ電極に＋３３０Ｖ程度の
正パルス５１（全面書き込みパルス）を与える。これに
より、すべてのセルで放電が生じる。次に、アドレス電
極とＸ電極に０Ｖを与えて再びすべてのセルで放電を生
じさせると、この放電は、電極間の電位差がゼロのた
め、壁電荷が形成されずに自己中和して終息し、いわゆ
る自己消去放電が行われる。
【００２３】アドレス期間では、Ｘ電極に−５０Ｖ程度
の負電圧５２（因みに従来技術では＋５０Ｖ程度の正電
圧５３）を与えながら、Ｙ電極に線順次で−１５０〜−
１６０Ｖ程度の負パルス５４（スキャンパルス）を印加
し、且つ、アドレス電極に選択的に＋６０Ｖ程度の正パ
ルス５５（アドレスパルス）を印加する。なお、スキャ
ンパルスを印加しないＹ電極には−５０〜−６０Ｖ程度
の負電圧５６を印加しておく。アドレスパルス５５を印
加したアドレス電極と、スキャンパルス５４を印加した
Ｙ電極との間には、放電に必要な充分な電位差（２１０
〜２２０Ｖ程度）がある。このため、アドレスパルス５
５を印加したアドレス電極と、スキャンパルス５４を印
加したＹ電極との間に放電（主アドレス放電）が生じ
る。一方、Ｘ電極とＹ電極の間のスキャンパルス部分の
電位差は１００〜１１０Ｖ程度で、アドレス電極との間
よりも１１０〜１２０Ｖ程度低く、この電位差だけでは
自主放電は生じない。
の負電圧５２（因みに従来技術では＋５０Ｖ程度の正電
圧５３）を与えながら、Ｙ電極に線順次で−１５０〜−
１６０Ｖ程度の負パルス５４（スキャンパルス）を印加
し、且つ、アドレス電極に選択的に＋６０Ｖ程度の正パ
ルス５５（アドレスパルス）を印加する。なお、スキャ
ンパルスを印加しないＹ電極には−５０〜−６０Ｖ程度
の負電圧５６を印加しておく。アドレスパルス５５を印
加したアドレス電極と、スキャンパルス５４を印加した
Ｙ電極との間には、放電に必要な充分な電位差（２１０
〜２２０Ｖ程度）がある。このため、アドレスパルス５
５を印加したアドレス電極と、スキャンパルス５４を印
加したＹ電極との間に放電（主アドレス放電）が生じ
る。一方、Ｘ電極とＹ電極の間のスキャンパルス部分の
電位差は１００〜１１０Ｖ程度で、アドレス電極との間
よりも１１０〜１２０Ｖ程度低く、この電位差だけでは
自主放電は生じない。
【００２４】本実施例の第１のポイントは、同電位差を
従来例よりも小さくしたことである。因みに、従来例の
同電位差は２１０〜２２０Ｖ程度であった。このため、
従来例では、主アドレス放電をトリガにしてＸ電極とＹ
電極の間でも放電（従アドレス放電）が生じ、これによ
って、充分な量の壁電荷を形成していたが、反面、スキ
ャンパルスのパルス幅をある程度広く（例えば３μｓ）
しておく必要があり、アドレス期間が長くなって１フレ
ームの分割数を増やすことができないという欠点があっ
た。例えば、１フレームの分割数を８にすると階調数は
２５６であるが、分割数を９にすると階調数は５１２へ
と大幅に増える。又は、同じ分割数であれば、より画素
数の多い高精細画面に適用できるようになる。
従来例よりも小さくしたことである。因みに、従来例の
同電位差は２１０〜２２０Ｖ程度であった。このため、
従来例では、主アドレス放電をトリガにしてＸ電極とＹ
電極の間でも放電（従アドレス放電）が生じ、これによ
って、充分な量の壁電荷を形成していたが、反面、スキ
ャンパルスのパルス幅をある程度広く（例えば３μｓ）
しておく必要があり、アドレス期間が長くなって１フレ
ームの分割数を増やすことができないという欠点があっ
た。例えば、１フレームの分割数を８にすると階調数は
２５６であるが、分割数を９にすると階調数は５１２へ
と大幅に増える。又は、同じ分割数であれば、より画素
数の多い高精細画面に適用できるようになる。
【００２５】本実施例では、要するに、壁電荷の形成を
主アドレス放電だけに依存することにより、上記欠点を
解決する。当然、壁電荷の量は必要量に不足するが、そ
の不足分は、次の維持放電期間の説明で詳述する第２の
ポイントの作用によって補うことができるから支障がな
い。維持放電期間では、従来と同様に、Ｘ電極とＹ電極
に交互に維持パルスを印加するが、最初の維持パルスの
大きさが他の維持パルスよりも大きく設定されている点
で従来例と相違し、この相違点が本実施例の第２のポイ
ントである。すなわち、図３において、５８は最初の維
持パルス、５９は他の維持パルスであり、最初の維持パ
ルス５８は、他の維持パルス５９の大きさよりもα、β
分だけ大きく設定されている。但し、βはパルスの高さ
（すなわち電圧値）の増分、βはパルス幅の増分であ
る。なお、図ではパルスの高さと幅の双方を大きくして
いるが、どちらか一方であってもよい。ここで、他の維
持パルス５９の大きさは、従来例の維持パルスと同様に
＋１８０Ｖ程度である。したがって、最初の維持パルス
５８は、従来例の維持パルスに比べて＋１８０Ｖ＋αＶ
及びＷ＋β程度大きいことになる（Ｗは従来例の維持パ
ルスのパルス幅）。
主アドレス放電だけに依存することにより、上記欠点を
解決する。当然、壁電荷の量は必要量に不足するが、そ
の不足分は、次の維持放電期間の説明で詳述する第２の
ポイントの作用によって補うことができるから支障がな
い。維持放電期間では、従来と同様に、Ｘ電極とＹ電極
に交互に維持パルスを印加するが、最初の維持パルスの
大きさが他の維持パルスよりも大きく設定されている点
で従来例と相違し、この相違点が本実施例の第２のポイ
ントである。すなわち、図３において、５８は最初の維
持パルス、５９は他の維持パルスであり、最初の維持パ
ルス５８は、他の維持パルス５９の大きさよりもα、β
分だけ大きく設定されている。但し、βはパルスの高さ
（すなわち電圧値）の増分、βはパルス幅の増分であ
る。なお、図ではパルスの高さと幅の双方を大きくして
いるが、どちらか一方であってもよい。ここで、他の維
持パルス５９の大きさは、従来例の維持パルスと同様に
＋１８０Ｖ程度である。したがって、最初の維持パルス
５８は、従来例の維持パルスに比べて＋１８０Ｖ＋αＶ
及びＷ＋β程度大きいことになる（Ｗは従来例の維持パ
ルスのパルス幅）。
【００２６】すべての維持パルス（最初の維持パルス５
８及び他の維持パルス５９）は、従来例の維持パルスと
同様に、壁電荷を利用した維持放電を発生するためのも
のであるが、本実施例では、アドレス期間における壁電
荷の形成量が若干不足しているため、従来と同様の維持
パルスでは維持放電を失敗する恐れがある。しかしなが
ら、本実施例では最初の維持パルス５８を大きく設定し
ているので、最初の維持パルス５８の印加時にも壁電荷
を形成することができ、不足分を補って、他の維持パル
ス５９の印加時における維持放電の安定化を図ることが
できる。
８及び他の維持パルス５９）は、従来例の維持パルスと
同様に、壁電荷を利用した維持放電を発生するためのも
のであるが、本実施例では、アドレス期間における壁電
荷の形成量が若干不足しているため、従来と同様の維持
パルスでは維持放電を失敗する恐れがある。しかしなが
ら、本実施例では最初の維持パルス５８を大きく設定し
ているので、最初の維持パルス５８の印加時にも壁電荷
を形成することができ、不足分を補って、他の維持パル
ス５９の印加時における維持放電の安定化を図ることが
できる。
【００２７】以上説明したように、本実施例では、第１
のポイント及び第２のポイントにより、アドレス期間の
短縮化を図ることができ、より一層の多階調化（又はよ
り高精細画面への適用）を達成できるという特有の効果
が得られる。なお、第２のポイントを単独で用いてもよ
い。すなわち、アドレス期間で主アドレス放電と従アド
レス放電を連鎖的に発生させるもの（例えば、従来例）
において、維持放電期間の最初の維持パルスの大きさ
を、他の維持パルスよりも大きくするだけでもよい。こ
れによれば、製造ばらつき等によって壁電荷の形成量が
不足した場合でも、最初の維持パルスで不足分を補うこ
とができるから、安定した維持放電を行うことができ
る。
のポイント及び第２のポイントにより、アドレス期間の
短縮化を図ることができ、より一層の多階調化（又はよ
り高精細画面への適用）を達成できるという特有の効果
が得られる。なお、第２のポイントを単独で用いてもよ
い。すなわち、アドレス期間で主アドレス放電と従アド
レス放電を連鎖的に発生させるもの（例えば、従来例）
において、維持放電期間の最初の維持パルスの大きさ
を、他の維持パルスよりも大きくするだけでもよい。こ
れによれば、製造ばらつき等によって壁電荷の形成量が
不足した場合でも、最初の維持パルスで不足分を補うこ
とができるから、安定した維持放電を行うことができ
る。
【００２８】
【発明の効果】本発明によれば、アドレス期間で充分な
量の壁電荷が形成されなかった場合でも、維持放電期間
で安定した維持放電をできる。また、１サブフィールド
の長さを現状よりも短くすることができ、フレームの分
割数を増やして更なる多階調化を図ることができる。又
は、同程度の分割数であれば、より高精細画面のものへ
適用できる。
量の壁電荷が形成されなかった場合でも、維持放電期間
で安定した維持放電をできる。また、１サブフィールド
の長さを現状よりも短くすることができ、フレームの分
割数を増やして更なる多階調化を図ることができる。又
は、同程度の分割数であれば、より高精細画面のものへ
適用できる。
【図１】一実施例の全体構成図である。
【図２】一実施例のパネルの平面構造図である。
【図３】一実施例の１サブフレームの波形タイミング図
である。
である。
【図４】２電極型ＰＤＰの断面構造図である。
【図５】３電極型ＰＤＰの断面構造図である。
【図６】３電極型ＰＤＰの断面構造図である。
【図７】サブフレーム方式のフレーム構成図である。
【図８】１サブフレームの波形タイミング図である。
１１、１２：ガラス基板（第１の基板、第２の基板） １３：アドレス電極（Ａ電極） １４：Ｘ電極 １５：Ｙ電極 １６：蛍光体 ４５ｂ：パネル駆動制御部（制御手段） ５８：最初の維持パルス ５９：他の維持パルス
Claims (4)
- 【請求項１】少なくとも一方が透明な材料からなる第１
及び第２の基板と、該第１及び第２の基板の間に封入さ
れたガスと、前記第１の基板に形成されたＡ電極と、前
記第２の基板に形成されたＸ電極及びＹ電極と、前記各
電極の電圧を制御する制御手段とを有し、 前記制御手段は、すべてのセルの書込データをリセット
するリセット期間と、選択セルに対して壁電荷を形成す
るアドレス期間と、前記Ｘ電極とＹ電極に交互に維持パ
ルスを印加することにより、前記壁電荷を利用して選択
セルの書込データを維持する維持放電期間とを順次に繰
り返すとともに、 前記維持放電期間の最初の維持パルスの大きさを、他の
維持パルスよりも大きくしたことを特徴とするプラズマ
・ディスプレイ・パネル。 - 【請求項２】前記最初の維持パルスの幅を、他の維持パ
ルスの幅よりも大きくしたことを特徴とする請求項１記
載のプラズマ・ディスプレイ・パネル。 - 【請求項３】前記最初の維持パルスの高さを、他の維持
パルスの高さよりも大きくしたことを特徴とする請求項
１記載のプラズマ・ディスプレイ・パネル。 - 【請求項４】少なくとも一方が透明な材料からなる第１
及び第２の基板と、該第１及び第２の基板の間に封入さ
れたガスと、前記第１の基板に形成されたＡ電極と、前
記第２の基板に形成されたＸ電極及びＹ電極と、前記各
電極の電圧を制御する制御手段とを有し、 前記制御手段は、すべてのセルの書込データをリセット
するリセット期間と、選択セルに対して壁電荷を形成す
るアドレス期間と、前記Ｘ電極とＹ電極に交互に維持パ
ルスを印加することにより、前記壁電荷を利用して選択
セルの書込データを維持する維持放電期間とを順次に繰
り返すとともに、 前記アドレス期間において、選択セルのＡ電極とＹ電極
間のアドレス放電のみで当該選択セルに壁電荷を形成す
ることを特徴とするプラズマ・ディスプレイ・パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7186719A JPH0934397A (ja) | 1995-07-24 | 1995-07-24 | プラズマ・ディスプレイ・パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7186719A JPH0934397A (ja) | 1995-07-24 | 1995-07-24 | プラズマ・ディスプレイ・パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934397A true JPH0934397A (ja) | 1997-02-07 |
Family
ID=16193447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7186719A Withdrawn JPH0934397A (ja) | 1995-07-24 | 1995-07-24 | プラズマ・ディスプレイ・パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0934397A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003015583A (ja) * | 2001-06-27 | 2003-01-17 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| US6573878B1 (en) | 1999-01-14 | 2003-06-03 | Nec Corporation | Method of driving AC-discharge plasma display panel |
| KR100433233B1 (ko) * | 2002-02-25 | 2004-05-27 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100438912B1 (ko) * | 2001-12-03 | 2004-07-03 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| US6784857B1 (en) | 1999-01-12 | 2004-08-31 | Nec Corporation | Method of driving a sustaining pulse for a plasma display panel and a driver circuit for driving a plasma display panel |
| KR100477968B1 (ko) * | 2002-09-04 | 2005-03-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100484674B1 (ko) * | 2002-10-04 | 2005-04-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR100578832B1 (ko) * | 2003-11-11 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치 |
| KR100578834B1 (ko) * | 2003-11-19 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 표시패널 및 그의 구동방법 |
| KR100578835B1 (ko) * | 2003-11-11 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치 |
| KR100708691B1 (ko) * | 2005-06-11 | 2007-04-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 그 구동 방법에의해 구동되는 플라즈마 디스플레이 패널 |
| JP2007114782A (ja) * | 2005-10-17 | 2007-05-10 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
| KR100726934B1 (ko) * | 2004-11-24 | 2007-06-14 | 파이오니아 가부시키가이샤 | 플라즈마 표시장치 |
| KR100766659B1 (ko) * | 2001-02-05 | 2007-10-15 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널의 구동 방법 |
-
1995
- 1995-07-24 JP JP7186719A patent/JPH0934397A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784857B1 (en) | 1999-01-12 | 2004-08-31 | Nec Corporation | Method of driving a sustaining pulse for a plasma display panel and a driver circuit for driving a plasma display panel |
| US6573878B1 (en) | 1999-01-14 | 2003-06-03 | Nec Corporation | Method of driving AC-discharge plasma display panel |
| US6731275B2 (en) | 1999-01-14 | 2004-05-04 | Nec Corporation | Method of driving ac-discharge plasma display panel |
| US6734844B2 (en) | 1999-01-14 | 2004-05-11 | Nec Corporation | Ac-discharge plasma display panel |
| KR100766659B1 (ko) * | 2001-02-05 | 2007-10-15 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널의 구동 방법 |
| JP2003015583A (ja) * | 2001-06-27 | 2003-01-17 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| KR100438912B1 (ko) * | 2001-12-03 | 2004-07-03 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100433233B1 (ko) * | 2002-02-25 | 2004-05-27 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100477968B1 (ko) * | 2002-09-04 | 2005-03-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100484674B1 (ko) * | 2002-10-04 | 2005-04-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR100578835B1 (ko) * | 2003-11-11 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치 |
| KR100578832B1 (ko) * | 2003-11-11 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치 |
| KR100578834B1 (ko) * | 2003-11-19 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 표시패널 및 그의 구동방법 |
| KR100726934B1 (ko) * | 2004-11-24 | 2007-06-14 | 파이오니아 가부시키가이샤 | 플라즈마 표시장치 |
| KR100708691B1 (ko) * | 2005-06-11 | 2007-04-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 그 구동 방법에의해 구동되는 플라즈마 디스플레이 패널 |
| US7808515B2 (en) | 2005-06-11 | 2010-10-05 | Samsung Sdi Co., Ltd. | Method of driving plasma display panel (PDP) and PDP driven using the method |
| JP2007114782A (ja) * | 2005-10-17 | 2007-05-10 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3692827B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP2002287694A (ja) | プラズマディスプレイパネルの駆動方法、駆動回路及び画像表示装置 | |
| JP3259766B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6337673B1 (en) | Driving plasma display device | |
| JPH10143107A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP2004191530A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3544055B2 (ja) | プラズマ・ディスプレイ・パネルの駆動装置 | |
| JPH0934397A (ja) | プラズマ・ディスプレイ・パネル | |
| JPH1165516A (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| JPH08320668A (ja) | ガス放電表示パネルの駆動方法 | |
| JPH05313598A (ja) | 交流駆動型プラズマディスプレイパネル駆動方法 | |
| JP2655500B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JPH08221036A (ja) | プラズマディスプレイパネルの駆動方法および駆動装 置 | |
| JP2004192875A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP3532317B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| US6980178B2 (en) | Method of driving plasma display panel | |
| JPH11265164A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP3528718B2 (ja) | プラズマディスプレイパネルとその駆動方法 | |
| JP2004287176A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000293136A (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP2001272949A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR20030035967A (ko) | 교류형 플라즈마표시패널의 구동방법 | |
| JP4140671B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP2000242231A (ja) | 交流型プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JP4165051B2 (ja) | プラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |