JPH0933947A - Active matrix substrate and its manufacture - Google Patents
Active matrix substrate and its manufactureInfo
- Publication number
- JPH0933947A JPH0933947A JP18312795A JP18312795A JPH0933947A JP H0933947 A JPH0933947 A JP H0933947A JP 18312795 A JP18312795 A JP 18312795A JP 18312795 A JP18312795 A JP 18312795A JP H0933947 A JPH0933947 A JP H0933947A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pixel electrode
- transparent conductive
- active matrix
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、たとえば液晶表示
装置などに使用され、スイッチング素子として薄膜トラ
ンジスタ等の非線形素子がマトリクス状に形成されたア
クティブマトリクス基板およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix substrate used in, for example, a liquid crystal display device, in which a non-linear element such as a thin film transistor is formed as a switching element in a matrix, and a method for manufacturing the same.
【0002】[0002]
【従来の技術】近年、ノート型パーソナルコンピュータ
等のOA(オフィスオートメーション)機器やAV(オ
ーディオビジュアル)装置には低消費電力であることが
求められている。それに伴い、それらに用いられている
液晶表示装置(LCD)、特にアクティブマトリクス型
液晶表示装置(AM−LCD)も低消費電力化が強く要
求されている。2. Description of the Related Art In recent years, OA (office automation) devices such as notebook personal computers and AV (audiovisual) devices are required to have low power consumption. Along with this, liquid crystal display devices (LCD) used for them, particularly active matrix liquid crystal display devices (AM-LCD), are strongly required to have low power consumption.
【0003】上記AM−LCDは、絵素電極とその絵素
電極を選択駆動するスイッチング素子とがマトリクス上
に形成されたアクティブマトリクス基板と、対向電極が
形成された対向基板との間に、液晶が狭持された構造を
有する。上記スイッチング素子としては、薄膜トランジ
スタ(TFT)素子、MIM(金属−絶縁層−金属)素
子、MOS(金属−酸化物−シリコン)トランジスタ素
子、ダイオード、バリスタ等の非線形素子が一般に知ら
れている。In the AM-LCD, a liquid crystal is provided between an active matrix substrate having a pixel electrode and a switching element for selectively driving the pixel electrode formed on a matrix, and a counter substrate having a counter electrode. Has a sandwiched structure. Non-linear elements such as a thin film transistor (TFT) element, a MIM (metal-insulating layer-metal) element, a MOS (metal-oxide-silicon) transistor element, a diode and a varistor are generally known as the switching element.
【0004】このAM−LCDの低消費電力化のための
有効な手段としては、開口率を向上させることが挙げら
れる。AM−LCDの開口率を向上させる技術として、
Pixel on Pass(絵素電極を層間絶縁膜を
介して配線やスイッチング素子の上方に形成した構成)
が有る。従来のPixel on Pass構造とし
て、図3に示すものが知られている(特開平5−100
250号)。この液晶表示装置は、図面下側の絶縁基板
26上に、ゲート配線13、ソース配線17および絵素
のスイッチング素子としてのプレーナ型TFT12が設
けられ、その上方に層間絶縁膜37、更に絵素電極11
が形成されている、アクティブマトリクス基板を備え
る。An effective means for reducing the power consumption of this AM-LCD is to improve the aperture ratio. As a technique for improving the aperture ratio of AM-LCD,
Pixel on Pass (configuration in which the pixel electrode is formed above the wiring and the switching element via the interlayer insulating film)
There is. As a conventional Pixel on Pass structure, one shown in FIG. 3 is known (Japanese Patent Laid-Open No. 5-100).
250). In this liquid crystal display device, a gate wiring 13, a source wiring 17, and a planar TFT 12 as a switching element for a pixel are provided on an insulating substrate 26 on the lower side of the drawing, and an interlayer insulating film 37 and a pixel electrode are provided above the gate wiring 13. 11
And an active matrix substrate in which are formed.
【0005】上記プレーナ型TFT12は、最下層に半
導体層14を有する。この半導体層14は、平面的に、
ソース/チャネル/ドレインが形成され、ソース・ドレ
イン22a、22bに導電膜34とソース配線17とが
接続され、チャネルの上にゲート絶縁膜15を介してゲ
ート電極16が形成されている。また、ドレインと絵素
電極11とのコンタクトは、前記導電膜34およびその
上側の導電性光遮蔽膜25を用いて行われている。そし
て、絵素電極11の上に、TFT12を覆うように絶縁
性光遮蔽膜42が形成されている。なお、図中の33お
よび35は、層間絶縁膜であり、23は蓄積容量ライン
である。The planar type TFT 12 has a semiconductor layer 14 as the lowermost layer. This semiconductor layer 14 is two-dimensionally
Source / channel / drain are formed, the conductive film 34 and the source wiring 17 are connected to the source / drain 22a, 22b, and the gate electrode 16 is formed on the channel via the gate insulating film 15. The contact between the drain and the pixel electrode 11 is made by using the conductive film 34 and the conductive light shielding film 25 on the conductive film 34. An insulating light-shielding film 42 is formed on the pixel electrode 11 so as to cover the TFT 12. Incidentally, 33 and 35 in the figure are interlayer insulating films, and 23 is a storage capacitance line.
【0006】[0006]
【発明が解決しようとする課題】ところで、上述した従
来のアクティブマトリクス基板においては、光遮蔽膜2
5や42をエッチングする際に、各々の下側に設けられ
ている保護膜としての前記層間絶縁膜37、33および
35が劣化するという問題がある。この問題は、ウェッ
トエッチング法およびドライエッチング法のどちらを用
いた場合でも発生する。これは、プレーナ型、逆スタガ
型のTFTやMIM素子等でも同様に発生する。By the way, in the above-mentioned conventional active matrix substrate, the light shielding film 2 is used.
When etching 5 and 42, there is a problem that the interlayer insulating films 37, 33 and 35 as protective films provided on the lower side of each deteriorate. This problem occurs regardless of whether the wet etching method or the dry etching method is used. This also occurs in planar type and inverted stagger type TFTs, MIM elements and the like.
【0007】ウェットエッチング法を用いた場合、保護
膜を成膜する工程で、ゴミ等によってできる穴や膜の剥
離等により膜欠損が生じると、その膜欠損にエッチング
液が浸透して、更に膜欠損が拡大する。一方、ドライエ
ッチング法を用いた場合、光遮蔽膜25の材料であるT
i等と保護膜の材料であるSiNx等とでは、SiNx等
のエッチングレートの方がTi等のエッチングレートよ
りも大きく、両者の間にエッチングレート選択比がな
い。そのため、光遮蔽膜のエッチングが完了する前に保
護膜が大きくエッチングされてしまう。その結果、アク
ティブマトリクス基板の製造が困難になる。When a wet etching method is used, when a film defect occurs due to a hole formed by dust or peeling of the film in the step of forming a protective film, the etching liquid permeates into the film defect and further the film is formed. The defect expands. On the other hand, when the dry etching method is used, T which is the material of the light shielding film 25 is used.
Regarding i and the like and SiN x and the like as the material of the protective film, the etching rate of SiN x and the like is higher than the etching rate of Ti and the like, and there is no etching rate selection ratio between them. Therefore, the protective film is largely etched before the etching of the light shielding film is completed. As a result, it becomes difficult to manufacture an active matrix substrate.
【0008】上述した問題は、光遮蔽膜の材料としてT
iの代わりにアルミニウム(Al)やモリブデン(M
o)、Ta等を用いても解決されない。例えば、フッ素
系のドライエッチングにおいて、Ti、Al、Mo、T
a等の金属膜の中で最もエッチングレートが早いのはT
a膜である。Ta膜のエッチングレートを1とすると、
保護膜の材料となるSiNxのエッチングレートは約3
倍であり、Ta/SiNxのエッチングレートの選択比
は0.3となる。Ti、Al、Mo等、他の金属膜では
エッチングレートの選択比は更に小さくなる。その結
果、光遮蔽膜の材料としてTiの代わりにAl、Mo、
Ta等を用いても、光遮蔽膜のエッチングが完了する前
に保護膜が大きくエッチングされる。また、光遮蔽膜と
してTaNを用いた場合でも、TaN/SiNxのエッ
チングレートの選択比は0.3程度であるので同様の問
題が発生する。The above-mentioned problem is caused by T as a material of the light shielding film.
Instead of i, aluminum (Al) or molybdenum (M
o), Ta, etc. cannot be solved. For example, in fluorine-based dry etching, Ti, Al, Mo, T
Among metal films such as a, T has the highest etching rate.
a film. If the etching rate of the Ta film is 1,
The etching rate of SiN x , which is the material of the protective film, is about 3
That is, the selectivity of the Ta / SiN x etching rate is 0.3. With other metal films such as Ti, Al, and Mo, the selection ratio of the etching rate becomes smaller. As a result, Al, Mo, instead of Ti, was used as the material of the light shielding film.
Even if Ta or the like is used, the protective film is largely etched before the etching of the light shielding film is completed. Even when TaN is used as the light shielding film, the same problem occurs because the TaN / SiN x etching rate selection ratio is about 0.3.
【0009】このような保護膜の劣化したアクティブマ
トリクス基板を用いて液晶表示装置を作製すると、ソー
ス配線と絵素電極との間にリークが生じて点欠陥が発生
するので、重大な表示品位不良となる。また、特開平5
−100250号では、コンタクト部の光遮蔽膜の他
に、絵素上にもう一層、光遮蔽膜を形成しているが、こ
れはプロセスが一つ増加するため好ましくない。When a liquid crystal display device is manufactured using such an active matrix substrate having a deteriorated protective film, point defects occur due to leakage between the source wiring and the pixel electrode, resulting in a serious display quality defect. Becomes Also, Japanese Unexamined Patent Publication No.
In No. 100250, in addition to the light-shielding film at the contact portion, another light-shielding film is formed on the picture element, but this is not preferable because the number of processes is increased.
【0010】本発明は、このような従来技術の課題を解
決すべくなされたものであり、光遮蔽膜により開口率を
向上できる共に、絶縁保護膜を劣化することなく形成し
て絵素電極とソース電極との間のリークを防ぐことがで
き、かつプロセスの増加を伴わないアクティブマトリク
ス基板およびその製造方法を提供することを目的とす
る。The present invention has been made to solve the problems of the prior art, and the aperture ratio can be improved by the light shielding film, and the insulating protective film can be formed without deterioration to form a pixel electrode. It is an object of the present invention to provide an active matrix substrate which can prevent leakage from the source electrode and which does not increase the number of processes, and a manufacturing method thereof.
【0011】[0011]
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上に、複数の走査線及び複数
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板であって、該走査線、該信号線および該
非線形素子を覆って形成された透明絶縁膜の上に、該絵
素電極である透明導電膜が、該透明絶縁膜に設けたコン
タクトホールを介して該非線形素子の電極に電気的に接
続した状態に設けられ、更に該透明導電膜の上に該非線
形素子を覆って金属薄膜からなる光遮蔽膜が設けられ、
そのことにより上記目的が達成される。In the active matrix substrate of the present invention, a plurality of scanning lines and a plurality of signal lines are formed so as to intersect each other on an insulating substrate, and each of them is surrounded by the scanning lines and the signal lines. An active matrix substrate in which a pixel electrode and a non-linear element for driving each pixel electrode are arranged in a matrix in a region, and formed by covering the scanning line, the signal line and the non-linear element. A transparent conductive film, which is the pixel electrode, is provided on the transparent insulating film in a state of being electrically connected to an electrode of the nonlinear element through a contact hole provided in the transparent insulating film. A light shielding film made of a metal thin film is provided on the film to cover the nonlinear element,
Thereby, the above object is achieved.
【0012】本発明のアクティブマトリクス基板におい
て、前記絵素電極が、酸化スズ、酸化インジウムおよび
酸化インジウム・スズのうちのいずれか1つの材料から
なる単層膜または2つ以上の材料からなる多層膜であ
り、前記光遮蔽膜が、モリブデン、アルミニウム、チタ
ン、タンタルおよび窒化タンタルのうちのいずれか1つ
の材料からなる単層膜または2つ以上の材料からなる多
層膜である構成とすることができる。In the active matrix substrate of the present invention, the pixel electrode is a single layer film made of any one material of tin oxide, indium oxide, and indium tin oxide, or a multilayer film made of two or more materials. The light shielding film may be a single layer film made of any one material of molybdenum, aluminum, titanium, tantalum and tantalum nitride, or a multilayer film made of two or more materials. .
【0013】本発明のアクティブマトリクス基板の製造
方法は、絶縁性基板上に、複数の走査線及び複数の信号
線が交差して形成され、走査線と信号線とで囲まれた各
領域に絵素電極と、各絵素電極を駆動するための非線形
素子とがマトリックス状に配置されたアクティブマトリ
クス基板の製造方法であって、該走査線、該信号線およ
び該非線形素子を覆い、かつ、該非線形素子の電極上に
コンタクトホールを有する状態に透明絶縁膜を形成する
工程と、該透明絶縁膜の上に、絵素電極用の透明導電膜
および光遮蔽膜用の金属薄膜からなる2層膜を、該透明
導電膜を基板側にし、かつ、該コンタクトホールを介し
て該透明導電膜と該電極とが電気的に接続した状態に形
成する工程と、該2層膜の上側の該金属薄膜をエッチン
グして、該非線形素子を覆う光遮蔽膜を形成する工程
と、該2層膜の下側の該透明導電膜をエッチングして絵
素電極を形成する工程とを含み、そのことにより上記目
的が達成される。According to the method of manufacturing an active matrix substrate of the present invention, a plurality of scanning lines and a plurality of signal lines are formed on an insulating substrate so as to intersect with each other, and an image is formed in each region surrounded by the scanning lines and the signal lines. A method for manufacturing an active matrix substrate in which element electrodes and non-linear elements for driving each picture element electrode are arranged in a matrix, the method covering the scanning lines, the signal lines and the non-linear elements, and A step of forming a transparent insulating film on the electrode of the non-linear element in a state having a contact hole, and a two-layer film comprising a transparent conductive film for a pixel electrode and a metal thin film for a light shielding film on the transparent insulating film Forming the transparent conductive film on the substrate side and electrically connecting the transparent conductive film to the electrode through the contact hole; and the metal thin film above the two-layer film. Etching the nonlinear Forming a light shielding film covering the child, and forming a pixel electrode by etching the lower transparent conductive film of the two-layer film, the object is achieved.
【0014】以下に、本発明の作用につき説明する。The operation of the present invention will be described below.
【0015】本発明にあっては、走査線および信号線上
に形成された絶縁膜上に、透明導電膜からなる絵素電極
と金属薄膜からなる光遮蔽膜とが基板側からこの順に積
層されている。In the present invention, a pixel electrode made of a transparent conductive film and a light shielding film made of a metal thin film are laminated in this order on the insulating film formed on the scanning line and the signal line from the substrate side. There is.
【0016】よって、絵素電極下に形成された絶縁膜に
より、走査線および信号線と絵素電極とのリークが防止
される。また、光遮蔽膜により、コントラストの向上と
TFTの劣化防止を図れ、さらに開口率が向上する。こ
の絶縁膜と光遮蔽膜との間に絵素電極が形成されている
ので、金属薄膜からなる光遮蔽膜をエッチングする際に
透明導電膜が絶縁膜のエッチング阻止層として機能し、
その結果、劣化のない良好な絶縁膜が得られる。また、
余分な光遮蔽膜を必要としないため、プロセスの増加を
伴わない。Therefore, the insulating film formed under the pixel electrodes prevents leakage between the scanning lines and the signal lines and the pixel electrodes. Further, the light shielding film can improve the contrast and prevent the deterioration of the TFT, and further improve the aperture ratio. Since the pixel electrode is formed between the insulating film and the light shielding film, the transparent conductive film functions as an etching stop layer of the insulating film when the light shielding film made of a metal thin film is etched,
As a result, a good insulating film without deterioration can be obtained. Also,
There is no increase in the number of processes because no extra light shielding film is required.
【0017】[0017]
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0018】図1は本発明の一実施形態であるアクティ
ブマトリクス基板の2絵素分を示す平面図であり、図2
は図1のA−A’線による断面図である。尚、図1の左
側の絵素は、光遮蔽膜の下のTFT構造が見えるように
示している。FIG. 1 is a plan view showing two picture elements of an active matrix substrate which is an embodiment of the present invention.
2 is a sectional view taken along the line AA ′ of FIG. The picture elements on the left side of FIG. 1 are shown so that the TFT structure under the light shielding film can be seen.
【0019】このアクティブマトリクス基板は、ガラス
基板1上に、Taからなるゲート配線2とTiからなる
ソース配線3が交差して形成されている。ゲート配線2
およびソース配線3の交差部近傍には、絵素電極13
と、ゲート配線2およびソース配線3に接続されたTF
T20とが、各絵素毎に形成されている。This active matrix substrate is formed on a glass substrate 1 with a gate wiring 2 made of Ta and a source wiring 3 made of Ti intersecting each other. Gate wiring 2
In the vicinity of the intersection of the source line 3 and the pixel electrode 13,
And the TF connected to the gate wiring 2 and the source wiring 3.
T20 is formed for each picture element.
【0020】上記TFT20は、ガラス基板1上に配設
されたゲート配線2の一部であるゲート電極2aを覆っ
て、Ta2O5からなる第1のゲート絶縁膜4が形成さ
れ、その上に基板全面を覆うようにSiNxからなる第
2のゲート絶縁膜5が形成されている。第2のゲート絶
縁膜5の上には、ゲート電極2aと一部重なるようにa
−Si(i)からなる半導体層6が形成され、その中央
部上には、SiNxからなるエッチングストッパ層7が
形成されている。In the TFT 20, the first gate insulating film 4 made of Ta 2 O 5 is formed so as to cover the gate electrode 2a which is a part of the gate wiring 2 arranged on the glass substrate 1, and on which the first gate insulating film 4 is formed. A second gate insulating film 5 made of SiN x is formed so as to cover the entire surface of the substrate. A is formed on the second gate insulating film 5 so as to partially overlap the gate electrode 2a.
A semiconductor layer 6 made of —Si (i) is formed, and an etching stopper layer 7 made of SiN x is formed on the central portion thereof.
【0021】上記半導体層6の上には、エッチングスト
ッパ層7の上で分断された状態で、a−Si(n+)か
らなるコンタクト層8が形成されている。このコンタク
ト層8の一方(図面右側)を覆ってソース配線3の一部
であるソース電極3aが形成され、コンタクト層8の他
方(図面左側)を覆ってTiからなるドレイン電極9が
形成されている。A contact layer 8 made of a-Si (n + ) is formed on the semiconductor layer 6 while being separated on the etching stopper layer 7. A source electrode 3a that is a part of the source wiring 3 is formed so as to cover one side (right side in the drawing) of the contact layer 8, and a drain electrode 9 made of Ti is formed so as to cover the other side (left side in the drawing) of the contact layer 8. There is.
【0022】このTFT20を含み、ドレイン電極9、
ソース配線3および絵素の開口部を覆ってSiNx等の
透明絶縁膜からなる保護膜10が形成されている。保護
膜10には、ドレイン電極9に達するようにコンタクト
ホール11が形成されている。その保護膜10の上に
は、絵素の開口部を覆うようにITOからなる絵素電極
13が形成されており、絵素電極13はコンタクトホー
ル11を介してドレイン電極9に接続されている。この
絵素電極13の上には、TFT20を覆うように光遮蔽
膜12が形成されている。The drain electrode 9, including the TFT 20,
A protective film 10 made of a transparent insulating film such as SiN x is formed so as to cover the source wiring 3 and the opening of the picture element. A contact hole 11 is formed in the protective film 10 so as to reach the drain electrode 9. A picture element electrode 13 made of ITO is formed on the protective film 10 so as to cover the opening of the picture element, and the picture element electrode 13 is connected to the drain electrode 9 through the contact hole 11. . A light shielding film 12 is formed on the pixel electrode 13 so as to cover the TFT 20.
【0023】このアクティブマトリクス基板は、以下の
ようにして作製される。This active matrix substrate is manufactured as follows.
【0024】まず、ガラス基板1上に、膜厚が500〜
5000オングストロームのTa膜をスパッタリング法
により被着し、これをフォトリソグラフィー法によりパ
ターン形成してエッチングを行うことにより、ゲート電
極2aを含むゲート配線2を形成する。Ta膜のエッチ
ングには、CF4、O2の混合ガスをプラズマ化してドラ
イエッチングを行う方法と、フッ酸と硝酸との混合液を
エッチング液としてウェットエッチングを行う方法とが
ある。ウェットエッチングを行う場合には、ガラス基板
1とTa膜との間に膜厚が1000〜10000オング
ストロームのTa2O5膜を予め形成しておき、ガラス基
板1がエッチングされないようにする。次に、ゲート配
線2の表面を陽極酸化することにより膜厚が500〜5
000オングストロームのTa2O5膜を形成して第1の
ゲート絶縁膜4とする。First, a film thickness of 500 to 500 is formed on the glass substrate 1.
A 5000 angstrom Ta film is deposited by a sputtering method, and a pattern is formed by a photolithography method and etching is performed to form the gate wiring 2 including the gate electrode 2a. The etching of the Ta film includes a method of performing dry etching by plasmaizing a mixed gas of CF 4 and O 2 , and a method of performing wet etching using a mixed solution of hydrofluoric acid and nitric acid as an etching solution. When performing wet etching, a Ta 2 O 5 film having a film thickness of 1000 to 10000 angstrom is formed in advance between the glass substrate 1 and the Ta film to prevent the glass substrate 1 from being etched. Then, the surface of the gate wiring 2 is anodized so that the film thickness becomes 500 to 5
A Ta 2 O 5 film having a thickness of 000 Å is formed to serve as the first gate insulating film 4.
【0025】続いて、プラズマCVD法により、第2の
ゲート絶縁膜5となる膜厚が500〜6000オングス
トロームのSiNx層と、半導体層6となる膜厚が50
0〜1000オングストロームのa−Si(i)層と、
エッチングストッパ層7となるSiNx層とをこの順に
連続的に被着する。その後、フォトリソグラフィー法に
よりパターニングを行って、最上のSiNx層をBHF
(フッ酸+フッ化アンモニウム)でエッチングすること
によりエッチングストッパ層7のみを形成する。Subsequently, by plasma CVD, the SiN x layer having a film thickness of 500 to 6000 angstroms to be the second gate insulating film 5 and the film thickness of the semiconductor layer 6 to be 50 are formed.
An a-Si (i) layer of 0 to 1000 angstroms,
A SiN x layer to be the etching stopper layer 7 is continuously deposited in this order. After that, patterning is performed by a photolithography method, and the uppermost SiN x layer is subjected to BHF.
By etching with (hydrofluoric acid + ammonium fluoride), only the etching stopper layer 7 is formed.
【0026】次に、この状態の基板上に、コンタクト層
8となる膜厚が200〜2000オングストロームのa
−Si(n+)層を被着し、フォトリソグラフィー法お
よびエッチングにより、このa−Si(n+)層と上記
a−Si(i)層とを同時に島状にパターニングして、
コンタクト層8および半導体層6とする。Next, a film having a thickness of 200 to 2000 angstroms to form the contact layer 8 is formed on the substrate in this state.
-Si (n + ) layer is deposited, and the a-Si (n + ) layer and the a-Si (i) layer are simultaneously patterned into an island shape by photolithography and etching,
The contact layer 8 and the semiconductor layer 6 are used.
【0027】その後、その基板上に膜厚が500〜50
00オングストロームのTiをスパッタリング法により
被着して金属薄膜を形成し、これをフォトリソグラフィ
ー法によりパターン形成した後、エッチングすることに
より、ソース電極3aを含むソース配線3およびドレイ
ン電極9を形成する。After that, a film thickness of 500 to 50 is formed on the substrate.
A metal thin film is formed by depositing Ti having a thickness of 00 angstrom by a sputtering method, and the metal thin film is patterned by a photolithography method and then etched to form the source wiring 3 and the drain electrode 9 including the source electrode 3a.
【0028】次に、かかる基板の上に、保護膜10とし
て、膜厚が500〜6000オングストロームのSiN
x膜、つまり透明絶縁膜を被着する。その後、フォトリ
ソグラフィー法によりパターニングを行って、BHFで
エッチングすることにより、保護膜10にコンタクトホ
ール11を形成する。Next, a SiN film having a thickness of 500 to 6000 Å is formed as a protective film 10 on the substrate.
x film, that is, a transparent insulating film is deposited. After that, patterning is performed by a photolithography method, and etching is performed with BHF to form a contact hole 11 in the protective film 10.
【0029】次に、ITO、SnO2およびInO3のう
ちのいずれか1つの材料からなる単層膜または2つ以上
の材料からなる多層膜を、たとえば膜厚300〜300
0オングストロームとなるようにスパッタリング法によ
り被着して、絵素電極13となる透明導電膜を形成す
る。Next, a single-layer film made of any one of ITO, SnO 2 and InO 3 or a multi-layer film made of two or more materials, for example, a film thickness of 300 to 300.
A transparent conductive film to be the pixel electrodes 13 is formed by applying a sputtering method so as to have a thickness of 0 angstrom.
【0030】次に、その透明導電膜の上に、Ti、T
a、TaN、MoおよびAlのうちのいずれか1つの材
料からなる単層膜または2つ以上の材料からなる多層膜
を膜厚500〜5000オングストロームとなるように
スパッタリング法により被着して、光遮蔽膜12となる
金属薄膜を形成する。続いて、この金属薄膜をフォトリ
ソグラフィー法によりパターン形成した後、エッチング
して光遮蔽膜12を形成する。このエッチング方法に
は、ウェットエッチング法とドライエッチング方法との
2種類がある。Next, on the transparent conductive film, Ti, T
a single layer film made of any one material of a, TaN, Mo and Al or a multilayer film made of two or more materials is deposited by a sputtering method so as to have a film thickness of 500 to 5000 angstrom, A metal thin film to be the shielding film 12 is formed. Subsequently, after patterning this metal thin film by a photolithography method, the light shielding film 12 is formed by etching. There are two types of this etching method, a wet etching method and a dry etching method.
【0031】ドライエッチング法では、電極が対向配置
された平行平板式のドライエッチング装置を用いて、フ
ッ素系混合ガス、たとえばCF4とO2ガスとの混合ガ
ス、あるいは塩素系混合ガス、たとえばCCl4とO2ガ
スとの混合ガスをプラズマ化して、金属薄膜のエッチン
グを行う。例えば、金属薄膜の材料であるTa膜のエッ
チングレートを1とすると、透明導電膜であるITOの
エッチングレートは0.1倍以下であり、Ta/ITO
のエッチングレートの選択比は10以上となる。従っ
て、金属薄膜のエッチングが完了する前に透明導電膜が
エッチングされることはなく、透明導電膜の下に形成さ
れている保護膜10がエッチングされることはない。T
a以外の金属薄膜材料、Ti、TaN、MoおよびAl
等についても同様であり、また、ITO以外の透明導電
膜材料、SnO2およびInO3等についても同様であ
る。In the dry etching method, a parallel plate type dry etching apparatus having electrodes opposed to each other is used, and a fluorine-based mixed gas, for example, a mixed gas of CF 4 and O 2 gas, or a chlorine-based mixed gas, for example CCl. The mixed gas of 4 and O 2 gas is turned into plasma to etch the metal thin film. For example, when the etching rate of the Ta film that is the material of the metal thin film is 1, the etching rate of ITO that is the transparent conductive film is 0.1 times or less, and Ta / ITO
The etching rate selection ratio is 10 or more. Therefore, the transparent conductive film is not etched before the etching of the metal thin film is completed, and the protective film 10 formed under the transparent conductive film is not etched. T
Metal thin film materials other than a, Ti, TaN, Mo and Al
The same applies to other materials such as transparent conductive film materials other than ITO, SnO 2 and InO 3 .
【0032】ウェットエッチング法では、HFとHNO
3との混合したもの等のフッ硝酸系混合エッチング液に
より、金属薄膜のエッチングを行う。金属薄膜やSi系
材料がエッチングされるフッ硝酸系エッチング液では、
ITOは殆どエッチングされない。従って、金属薄膜の
エッチングが完了する前に透明導電膜がエッチングされ
ることはなく、透明導電膜の下に形成されている保護膜
10がエッチングされることはない。ITO以外の透明
導電膜材料、SnO2およびInO3等についても同様で
ある。In the wet etching method, HF and HNO are used.
Etching of the metal thin film is performed with a hydrofluoric / nitric acid-based mixed etching solution such as a mixture with 3 . With a nitric acid-based etching solution that etches metal thin films and Si-based materials,
The ITO is hardly etched. Therefore, the transparent conductive film is not etched before the etching of the metal thin film is completed, and the protective film 10 formed under the transparent conductive film is not etched. The same applies to a transparent conductive film material other than ITO, SnO 2 and InO 3 .
【0033】最後に、前記透明導電膜をフォトリソグラ
フィー法によりパターン形成してエッチングすることに
より、絵素電極13を形成する。このエッチングには、
HClとFeCl3との混合液等の塩化第2鉄系エッチ
ング液、HBr等の臭化水素系エッチング液、HClと
Zn等との混合エッチング液を用いることにより、透明
導電膜のみをエッチングする。これらのエッチング液に
よれば、保護膜10の材料であるSiNxはエッチング
されずに、透明導電膜のみをエッチングすることができ
る。Finally, the transparent conductive film is patterned by a photolithography method and etched to form a pixel electrode 13. In this etching,
By using a ferric chloride-based etching solution such as a mixed solution of HCl and FeCl 3 , a hydrogen bromide-based etching solution such as HBr, or a mixed etching solution of HCl and Zn, only the transparent conductive film is etched. With these etching solutions, only the transparent conductive film can be etched without etching SiN x, which is the material of the protective film 10.
【0034】本実施形態のアクティブマトリクス基板に
おいては、光遮蔽膜12をエッチングするときに、透明
導電膜が保護膜10を被っているので、その保護膜10
が損なわれることがない。その結果、ソース配線3とエ
ッチング13との間の絶縁性を向上させることができ
る。In the active matrix substrate of this embodiment, the transparent conductive film covers the protective film 10 when the light shielding film 12 is etched.
Is not impaired. As a result, the insulating property between the source wiring 3 and the etching 13 can be improved.
【0035】このアクティブマトリクス基板に、表面に
対向電極を形成した対向基板を対向配設し、両基板の間
に液晶を封入することにより形成される液晶表示装置
は、保護膜10の劣化に起因する点欠陥の発生確率を低
下させることができ、表示品位を大幅に向上させること
ができる。A liquid crystal display device formed by disposing a counter substrate having a counter electrode formed on the surface of the active matrix substrate and enclosing a liquid crystal between the two substrates is caused by deterioration of the protective film 10. It is possible to reduce the probability of the occurrence of point defects, and to significantly improve the display quality.
【0036】上記実施形態では保護膜としてSiNx膜
を形成したが、他の材料を使用できる。たとえば、Si
O2等の透明な絶縁材料を使用できる。また、保護膜1
0は、透明である必要は必ずしもなく、透明ではない絶
縁膜を使用することができる。 上記実施形態ではスイ
ッチング素子としてTFTが形成されたアクティブマト
リクス基板について説明しているが、本発明はこれに限
らず、MIM素子、MOSトランジスタ素子、ダイオー
ド、バリスタ等の非線形素子をスイッチング素子とした
アクティブマトリクス基板にも適用できる。Although the SiN x film is formed as the protective film in the above embodiment, other materials can be used. For example, Si
A transparent insulating material such as O 2 can be used. Also, the protective film 1
0 does not necessarily have to be transparent, and an insulating film that is not transparent can be used. Although the active matrix substrate in which the TFT is formed as the switching element has been described in the above embodiment, the present invention is not limited to this, and an active element using a nonlinear element such as a MIM element, a MOS transistor element, a diode or a varistor as a switching element. It can also be applied to a matrix substrate.
【0037】[0037]
【発明の効果】以上の説明から明らかなように、本発明
によれば、走査線および信号線と絵素電極とのリークを
防ぐと共に開口率を向上させるために、絶縁保護膜上に
絵素電極と光遮蔽膜とが形成されており、その絶縁保護
膜の劣化を防いで絶縁性を向上させることができる。従
って、液晶表示装置に用いた場合に、保護膜の劣化に起
因する点欠陥の発生確率を低下させることができる。そ
の結果、液晶表示装置の表示品位を格段に向上させるこ
とができ、製造歩留りを大幅に向上させることができ
る。また、余分な光遮蔽膜を必要としないため、プロセ
スの増加を伴わない。As is apparent from the above description, according to the present invention, in order to prevent the leak between the scanning line and the signal line and the pixel electrode and improve the aperture ratio, the pixel is formed on the insulating protective film. Since the electrode and the light shielding film are formed, it is possible to prevent deterioration of the insulating protective film and improve the insulating property. Therefore, when used in a liquid crystal display device, the probability of occurrence of point defects due to deterioration of the protective film can be reduced. As a result, the display quality of the liquid crystal display device can be significantly improved, and the manufacturing yield can be significantly improved. Moreover, since no extra light shielding film is required, the number of processes is not increased.
【図1】本発明の一実施形態であるアクティブマトリク
ス基板の2絵素分を示す平面図である。FIG. 1 is a plan view showing two picture elements of an active matrix substrate which is an embodiment of the present invention.
【図2】図1のA−A’線断面図である。FIG. 2 is a sectional view taken along the line A-A ′ in FIG.
【図3】従来のアクティブマトリクス基板を示す断面図
である。FIG. 3 is a cross-sectional view showing a conventional active matrix substrate.
1 ガラス基板 2 ゲート配線 3 ソース配線 4 第1のゲート絶縁膜 5 第2のゲート絶縁膜 6 半導体層 7 エッチングストッパ層 8 コンタクト層 9 ドレイン配線 10 保護膜 11 コンタクトホール 12 光遮蔽膜 13 絵素電極 1 Glass Substrate 2 Gate Wiring 3 Source Wiring 4 First Gate Insulating Film 5 Second Gate Insulating Film 6 Semiconductor Layer 7 Etching Stopper Layer 8 Contact Layer 9 Drain Wiring 10 Protective Film 11 Contact Hole 12 Light Shielding Film 13 Picture Element Electrode
Claims (3)
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板であって、 該走査線、該信号線および該非線形素子を覆って形成さ
れた絶縁膜の上に、該絵素電極である透明導電膜が、該
絶縁膜に設けたコンタクトホールを介して該非線形素子
の電極に電気的に接続した状態に設けられ、更に該透明
導電膜の上に該非線形素子を覆って金属薄膜からなる光
遮蔽膜が設けられたアクティブマトリクス基板。1. A plurality of scanning lines and a plurality of signal lines are formed to intersect each other on an insulating substrate, and a pixel electrode and each pixel electrode are provided in each region surrounded by the scanning line and the signal line. A non-linear element for driving is an active matrix substrate arranged in a matrix, and the pixel electrode is provided on an insulating film formed to cover the scanning line, the signal line and the non-linear element. A transparent conductive film is provided in a state of being electrically connected to an electrode of the non-linear element through a contact hole provided in the insulating film, and further comprises a thin metal film covering the non-linear element on the transparent conductive film. An active matrix substrate provided with a light shielding film.
ウムおよび酸化インジウム・スズのうちのいずれか1つ
の材料からなる単層膜または2つ以上の材料からなる多
層膜であり、前記光遮蔽膜が、モリブデン、アルミニウ
ム、チタン、タンタルおよび窒化タンタルのうちのいず
れか1つの材料からなる単層膜または2つ以上の材料か
らなる多層膜である請求項1に記載のアクティブマトリ
クス基板。2. The pixel electrode is a single layer film made of any one material of tin oxide, indium oxide, and indium tin oxide or a multilayer film made of two or more materials, and the light shielding element The active matrix substrate according to claim 1, wherein the film is a single-layer film made of any one of molybdenum, aluminum, titanium, tantalum, and tantalum nitride, or a multilayer film made of two or more materials.
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板の製造方法であって、 該走査線、該信号線および該非線形素子を覆い、かつ、
該非線形素子の電極上にコンタクトホールを有する状態
に絶縁膜を形成する工程と、 該絶縁膜の上に、絵素電極用の透明導電膜および光遮蔽
膜用の金属薄膜からなる2層膜を、該透明導電膜を基板
側にし、かつ、該コンタクトホールを介して該透明導電
膜と該電極とが電気的に接続した状態に形成する工程
と、 該2層膜の上側の該金属薄膜をエッチングして、該非線
形素子を覆う光遮蔽膜を形成する工程と、 該2層膜の下側の該透明導電膜をエッチングして絵素電
極を形成する工程とを含むアクティブマトリクス基板の
製造方法。3. A plurality of scanning lines and a plurality of signal lines are formed to intersect each other on an insulating substrate, and a pixel electrode and each pixel electrode are provided in each region surrounded by the scanning line and the signal line. A method for manufacturing an active matrix substrate in which a non-linear element for driving is arranged in a matrix, the scan line, the signal line and the non-linear element being covered, and
A step of forming an insulating film in a state having a contact hole on the electrode of the nonlinear element; and a two-layer film composed of a transparent conductive film for a pixel electrode and a metal thin film for a light shielding film on the insulating film. Forming the transparent conductive film on the substrate side and electrically connecting the transparent conductive film and the electrode through the contact hole; and forming the metal thin film above the two-layer film. A method of manufacturing an active matrix substrate, comprising: a step of etching to form a light shielding film covering the non-linear element; and a step of etching the transparent conductive film below the two-layer film to form a pixel electrode. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18312795A JP3169322B2 (en) | 1995-07-19 | 1995-07-19 | Active matrix substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18312795A JP3169322B2 (en) | 1995-07-19 | 1995-07-19 | Active matrix substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0933947A true JPH0933947A (en) | 1997-02-07 |
JP3169322B2 JP3169322B2 (en) | 2001-05-21 |
Family
ID=16130276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18312795A Expired - Lifetime JP3169322B2 (en) | 1995-07-19 | 1995-07-19 | Active matrix substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3169322B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100495793B1 (en) * | 1997-10-07 | 2005-09-02 | 삼성전자주식회사 | Thin film transistor substrate and manufacturing method for liquid crystal display |
JP2006267158A (en) * | 2005-03-22 | 2006-10-05 | Seiko Epson Corp | Microlens substrate, manufacturing method thereof, electro-optical device, manufacturing method thereof, and electronic apparatus |
KR100848084B1 (en) * | 2001-03-12 | 2008-07-24 | 삼성전자주식회사 | Thin film transistor substrate, method for fabricating the thin film transistor substrate and liquid crystal display |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6055124B1 (en) * | 2016-01-22 | 2016-12-27 | 森 敏明 | Gas filling |
-
1995
- 1995-07-19 JP JP18312795A patent/JP3169322B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100495793B1 (en) * | 1997-10-07 | 2005-09-02 | 삼성전자주식회사 | Thin film transistor substrate and manufacturing method for liquid crystal display |
KR100848084B1 (en) * | 2001-03-12 | 2008-07-24 | 삼성전자주식회사 | Thin film transistor substrate, method for fabricating the thin film transistor substrate and liquid crystal display |
JP2006267158A (en) * | 2005-03-22 | 2006-10-05 | Seiko Epson Corp | Microlens substrate, manufacturing method thereof, electro-optical device, manufacturing method thereof, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3169322B2 (en) | 2001-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6982776B2 (en) | In-plane-switching mode active matrix liquid crystal display device and method of manufacturing the same | |
US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
US7038740B1 (en) | Liquid crystal display device having high light utilization efficiency | |
JP2001013520A (en) | Active matrix type liquid crystal display device | |
JPH09269509A (en) | Liquid crystal display element and its production | |
US7477350B2 (en) | Thin film array panel | |
JPH1031235A (en) | Liquid crystal display device | |
JP3152193B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
JP2000196104A (en) | Thin-film-transistor liquid crystal display element incorporating vertical thin film transistor | |
US20010040663A1 (en) | Thin film transistor array substrate for a liquid crystal display and method for fabricating the same | |
US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
JPH1115022A (en) | Liquid crystal display device and manufacturing method therefor | |
US20040155992A1 (en) | Method of manufacturing an array substrate for use in a LCD device | |
JP4115761B2 (en) | Active matrix substrate, method for manufacturing the same, and display device using the same | |
US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
US20070231974A1 (en) | Thin film transistor having copper line and fabricating method thereof | |
JPH11352515A (en) | Liquid crystal display device and its production | |
KR20010056591A (en) | Liquid crystal display and method for fabricating the same | |
JP3169322B2 (en) | Active matrix substrate and manufacturing method thereof | |
KR100309210B1 (en) | Liquid crystal display and method for fabricating the same | |
US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
JP2004004558A (en) | Substrate for liquid crystal display device, liquid crystal display device equipped with the same and its manufacturing method | |
JPH0713180A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |