JPH09307315A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH09307315A JPH09307315A JP11465596A JP11465596A JPH09307315A JP H09307315 A JPH09307315 A JP H09307315A JP 11465596 A JP11465596 A JP 11465596A JP 11465596 A JP11465596 A JP 11465596A JP H09307315 A JPH09307315 A JP H09307315A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- board
- circuit device
- ground
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】 部品点数が少なくて組み立てや製造が容易で
あり、しかもＳＭＤ方式に対応し得る小型低背で低コス
トな非可逆回路素子を提供すること。 【解決手段】 この非可逆回路素子は、整合容量５が設
けられると共に、磁性を有する絶縁体にアース電極９，
１３及び入出力電極１２が形成されたアース基板として
の磁性絶縁基板４と、アース電極９及び入出力電極１０
が形成されると共に、整合容量５に対応する位置に凹部
８が設けられた電極基板３と、この電極基板３の中央部
の開口に収納されるフェライト円板２と、中心導体板１
とをこの順で積層した積層体の上部に円板状の永久磁石
板７及び上部磁性ヨーク６を被せて構成され、この状態
で上部磁性ヨーク６がアース電極１３に密着される。こ
こでの磁性絶縁基板４は従来の下部磁性ヨークに代用さ
れる絶縁抵抗が大きなもので、その磁性材は使用周波数
近傍における透磁率μが十分小さくなっている。
あり、しかもＳＭＤ方式に対応し得る小型低背で低コス
トな非可逆回路素子を提供すること。 【解決手段】 この非可逆回路素子は、整合容量５が設
けられると共に、磁性を有する絶縁体にアース電極９，
１３及び入出力電極１２が形成されたアース基板として
の磁性絶縁基板４と、アース電極９及び入出力電極１０
が形成されると共に、整合容量５に対応する位置に凹部
８が設けられた電極基板３と、この電極基板３の中央部
の開口に収納されるフェライト円板２と、中心導体板１
とをこの順で積層した積層体の上部に円板状の永久磁石
板７及び上部磁性ヨーク６を被せて構成され、この状態
で上部磁性ヨーク６がアース電極１３に密着される。こ
こでの磁性絶縁基板４は従来の下部磁性ヨークに代用さ
れる絶縁抵抗が大きなもので、その磁性材は使用周波数
近傍における透磁率μが十分小さくなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、主としてマイクロ
波通信機器や移動体通信機器等に用いられる非可逆回路
素子に関する。
波通信機器や移動体通信機器等に用いられる非可逆回路
素子に関する。
【０００２】
【従来の技術】従来、この種の非可逆回路素子の一例と
しては、例えば図３にその分解斜視図を示すようなもの
が挙げられる。
しては、例えば図３にその分解斜視図を示すようなもの
が挙げられる。
【０００３】この非可逆回路素子は、整合容量１０５が
設けられると共に、アース電極１０９及び入出力電極１
１０が形成されたアース基板１０４と、アース電極１０
９及び入出力電極１１０が形成されると共に、整合容量
１０５に対応する位置に整合容量設置用凹部１０８が設
けられた電極基板１０３と、この電極基板１０３の中央
部に開口された丸穴に収納されるフェライト円板１０２
と、中心導体板１０１とをこの順で積層した積層体を所
定箇所にアース端子１１３及び入出力端子１１２が設け
られたケース１１１内に収納し、その上部からは円板状
の永久磁石板１０７及び上部磁性ヨーク１０６を被せ、
下部からは下部磁性ヨーク１１４を被せて構成される。
設けられると共に、アース電極１０９及び入出力電極１
１０が形成されたアース基板１０４と、アース電極１０
９及び入出力電極１１０が形成されると共に、整合容量
１０５に対応する位置に整合容量設置用凹部１０８が設
けられた電極基板１０３と、この電極基板１０３の中央
部に開口された丸穴に収納されるフェライト円板１０２
と、中心導体板１０１とをこの順で積層した積層体を所
定箇所にアース端子１１３及び入出力端子１１２が設け
られたケース１１１内に収納し、その上部からは円板状
の永久磁石板１０７及び上部磁性ヨーク１０６を被せ、
下部からは下部磁性ヨーク１１４を被せて構成される。
【０００４】このうち、電極基板１０３は中心導体板１
０１とアース基板１０４とに所要の導通を得るために設
けられ、ケース１１１は必要個所の導通を確保できるよ
うにアース端子１１３及び入出力端子１１２が設けられ
ている。
０１とアース基板１０４とに所要の導通を得るために設
けられ、ケース１１１は必要個所の導通を確保できるよ
うにアース端子１１３及び入出力端子１１２が設けられ
ている。
【０００５】この非可逆回路素子では、永久磁石板１０
７と上部磁性ヨーク１０６及び下部磁性ヨーク１１４と
により閉磁路を成し、フェライト円板１０２及び中心導
体板１０１に直流磁界を印加するようになっている。
７と上部磁性ヨーク１０６及び下部磁性ヨーク１１４と
により閉磁路を成し、フェライト円板１０２及び中心導
体板１０１に直流磁界を印加するようになっている。
【０００６】
【発明が解決しようとする課題】上述した非可逆回路素
子の場合、開磁路における磁界の漏洩等により周辺部品
や周辺機器に悪影響を及ぼす危険があるため、これを防
止する上で上部磁性ヨーク及び下部磁性ヨークが必需と
なっており、又ＳＭＤ方式（Ｓｕｂｓｃｒｉｂｅｒ Ｍ
ｕｌｔｉｐｌｅｘｉｎｇ Ｄｉｇｉｔａｌ ｓｙｓｔｅ
ｍ）への対応を計るためにケースには下部磁性ヨークの
厚さ分の高さを補ったＳＭＤ方式への対応用に入出力端
子及びアース端子が備えられる必要がある。
子の場合、開磁路における磁界の漏洩等により周辺部品
や周辺機器に悪影響を及ぼす危険があるため、これを防
止する上で上部磁性ヨーク及び下部磁性ヨークが必需と
なっており、又ＳＭＤ方式（Ｓｕｂｓｃｒｉｂｅｒ Ｍ
ｕｌｔｉｐｌｅｘｉｎｇ Ｄｉｇｉｔａｌ ｓｙｓｔｅ
ｍ）への対応を計るためにケースには下部磁性ヨークの
厚さ分の高さを補ったＳＭＤ方式への対応用に入出力端
子及びアース端子が備えられる必要がある。
【０００７】このため、従来の非可逆回路素子は部品点
数が多く、組み立てや製造に手間がかかってコスト高に
なり易いという問題がある。特に、ＳＭＤ方式対応用に
入出力端子及びアース端子を備えたケースは構造が複雑
で割高な部品となっており、これが素子全体の低コスト
化を困難にしている。
数が多く、組み立てや製造に手間がかかってコスト高に
なり易いという問題がある。特に、ＳＭＤ方式対応用に
入出力端子及びアース端子を備えたケースは構造が複雑
で割高な部品となっており、これが素子全体の低コスト
化を困難にしている。
【０００８】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、部品点数が少なく
て組み立てや製造が容易であり、しかもＳＭＤ方式に対
応し得る小型低背で低コストな非可逆回路素子を提供す
ることにある。
なされたもので、その技術的課題は、部品点数が少なく
て組み立てや製造が容易であり、しかもＳＭＤ方式に対
応し得る小型低背で低コストな非可逆回路素子を提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明によれば、アース
基板，フェライト板，及び中心導体板をこの順で積層し
て成る積層体を上部磁性ヨーク及び下部磁性ヨーク間に
挟み込んで構成されると共に、該上部磁性ヨーク側には
直流磁界を印加するための永久磁石板が介在された非可
逆回路素子において、アース基板は、磁性を有する絶縁
体に入出力電極及びアース電極が形成された絶縁抵抗が
大きな磁性絶縁基板から成ると共に、下部磁性ヨークを
代用する非可逆回路素子が得られる。
基板，フェライト板，及び中心導体板をこの順で積層し
て成る積層体を上部磁性ヨーク及び下部磁性ヨーク間に
挟み込んで構成されると共に、該上部磁性ヨーク側には
直流磁界を印加するための永久磁石板が介在された非可
逆回路素子において、アース基板は、磁性を有する絶縁
体に入出力電極及びアース電極が形成された絶縁抵抗が
大きな磁性絶縁基板から成ると共に、下部磁性ヨークを
代用する非可逆回路素子が得られる。
【００１０】又、本発明によれば、上記非可逆回路素子
において、磁性絶縁基板の磁性材は、フェライト板のフ
ェライト材よりも大きい飽和磁束密度を持つと共に、使
用周波数近傍における透磁率が十分小さい非可逆回路素
子が得られる。
において、磁性絶縁基板の磁性材は、フェライト板のフ
ェライト材よりも大きい飽和磁束密度を持つと共に、使
用周波数近傍における透磁率が十分小さい非可逆回路素
子が得られる。
【００１１】更に、本発明によれば、上記何れかの非可
逆回路素子において、磁性絶縁基板上には入出力電極及
びアース電極が形成されると共に、中央部がフェライト
板を収納可能に開口された電極基板を積層して成る非可
逆回路素子が得られる。
逆回路素子において、磁性絶縁基板上には入出力電極及
びアース電極が形成されると共に、中央部がフェライト
板を収納可能に開口された電極基板を積層して成る非可
逆回路素子が得られる。
【００１２】
【発明の実施の形態】以下に実施例を挙げ、本発明の非
可逆回路素子について、図面を参照して詳細に説明す
る。
可逆回路素子について、図面を参照して詳細に説明す
る。
【００１３】図１は、本発明の一実施例に係る非可逆回
路素子の基本構成を分解斜視図により示したものであ
る。この非可逆回路素子は、整合容量５が設けられると
共に、磁性を有する絶縁体にアース電極９，１３及び入
出力電極１２が形成されたアース基板としての磁性絶縁
基板４と、アース電極９及び入出力電極１０が形成され
ると共に、整合容量５に対応する位置に整合容量設置用
凹部８が設けられた電極基板３と、この電極基板３の中
央部に開口された丸穴に収納されるフェライト円板２
と、中心導体板１とをこの順で積層した積層体の上部に
円板状の永久磁石板７及び上部磁性ヨーク６を被せて構
成される。この状態で磁気回路を構成する上部磁性ヨー
ク６がその下部の磁性絶縁基板４のアース電極１３（但
し、アース電極９が板面に設けられているのに対し、ア
ース電極１３は板周縁端面に設けられている）に密着さ
れるようになっている。
路素子の基本構成を分解斜視図により示したものであ
る。この非可逆回路素子は、整合容量５が設けられると
共に、磁性を有する絶縁体にアース電極９，１３及び入
出力電極１２が形成されたアース基板としての磁性絶縁
基板４と、アース電極９及び入出力電極１０が形成され
ると共に、整合容量５に対応する位置に整合容量設置用
凹部８が設けられた電極基板３と、この電極基板３の中
央部に開口された丸穴に収納されるフェライト円板２
と、中心導体板１とをこの順で積層した積層体の上部に
円板状の永久磁石板７及び上部磁性ヨーク６を被せて構
成される。この状態で磁気回路を構成する上部磁性ヨー
ク６がその下部の磁性絶縁基板４のアース電極１３（但
し、アース電極９が板面に設けられているのに対し、ア
ース電極１３は板周縁端面に設けられている）に密着さ
れるようになっている。
【００１４】ここで磁性絶縁基板４は、従来の下部磁性
ヨークを代用する絶縁抵抗が大きなもので、その磁性材
はフェライト円板２のフェライト材よりも大きい飽和磁
束密度を持つと共に、使用周波数近傍（例えば１．５Ｇ
Ｈｚ近傍）における透磁率μが十分小さくなっており、
透磁率μが最大となる周波数ｆr を使用周波数よりも十
分小さくしている。例えばアース電極９，１３及び入出
力電極１２を備えた磁性絶縁基板４としては、絶縁抵抗
１×１０6 Ω／ｍ，飽和磁束密度２０００Ｇａｕｓｓ，
磁性材として周波数１０００ＭＨｚにおける透磁率μが
１０以下のＮｉ−Ｚｎ系フェライトを用いる場合を例示
できる。
ヨークを代用する絶縁抵抗が大きなもので、その磁性材
はフェライト円板２のフェライト材よりも大きい飽和磁
束密度を持つと共に、使用周波数近傍（例えば１．５Ｇ
Ｈｚ近傍）における透磁率μが十分小さくなっており、
透磁率μが最大となる周波数ｆr を使用周波数よりも十
分小さくしている。例えばアース電極９，１３及び入出
力電極１２を備えた磁性絶縁基板４としては、絶縁抵抗
１×１０6 Ω／ｍ，飽和磁束密度２０００Ｇａｕｓｓ，
磁性材として周波数１０００ＭＨｚにおける透磁率μが
１０以下のＮｉ−Ｚｎ系フェライトを用いる場合を例示
できる。
【００１５】図２は、この磁性絶縁基板４の磁性材に関
する周波数ｆに対する動的透磁率μ（＝μr ’＋ｉ
μr ”）の特性を示したものである。ここでは初期透磁
率μｉを含む真数部μr ’に関する曲線Ｃ１と虚数部μ
r ”（通常磁気損失に関与する）に関する曲線Ｃ２とが
示されているが、曲線Ｃ２に留意すれば、使用中心周波
数ｆ0 に対して透磁率μが最大となる周波数ｆr が十分
小さくなっていることが判る。従って、この磁性絶縁基
板４は動作周波数である高周波帯域では実質的に非磁性
体として振る舞い、回路素子の損失に対する悪影響は回
避される。
する周波数ｆに対する動的透磁率μ（＝μr ’＋ｉ
μr ”）の特性を示したものである。ここでは初期透磁
率μｉを含む真数部μr ’に関する曲線Ｃ１と虚数部μ
r ”（通常磁気損失に関与する）に関する曲線Ｃ２とが
示されているが、曲線Ｃ２に留意すれば、使用中心周波
数ｆ0 に対して透磁率μが最大となる周波数ｆr が十分
小さくなっていることが判る。従って、この磁性絶縁基
板４は動作周波数である高周波帯域では実質的に非磁性
体として振る舞い、回路素子の損失に対する悪影響は回
避される。
【００１６】即ち、この非可逆回路素子の場合、従来必
要とされた入出力端子及びアース端子を備えたケースと
下部磁性ヨークとに代え、磁性を有する絶縁体にアース
電極９，１３及び入出力電極１０が形成されると共に、
下部磁性ヨークを代用する絶縁抵抗が大きな磁性絶縁基
板４を整合容量用板として用いている。これより、従来
よりも下部磁性ヨーク及びケースの分の部品点数が削減
され、簡素に小型低背で構成されてＳＭＤ方式にも対応
可能になっている。
要とされた入出力端子及びアース端子を備えたケースと
下部磁性ヨークとに代え、磁性を有する絶縁体にアース
電極９，１３及び入出力電極１０が形成されると共に、
下部磁性ヨークを代用する絶縁抵抗が大きな磁性絶縁基
板４を整合容量用板として用いている。これより、従来
よりも下部磁性ヨーク及びケースの分の部品点数が削減
され、簡素に小型低背で構成されてＳＭＤ方式にも対応
可能になっている。
【００１７】
【発明の効果】以上に述べた通り、本発明の非可逆回路
素子によれば、従来必要とされた入出力端子及びアース
端子を備えたケースと下部磁性ヨークとに代え、磁性を
有する絶縁体にアース電極及び入出力電極が形成される
と共に、下部磁性ヨークを代用する絶縁抵抗が大きな磁
性絶縁基板をアース基板として用いているので、部品点
数が削減されて簡素に小型低背で構成され、自動組立の
工数が改善されて低コスト化が具現されると共に、ＳＭ
Ｄ方式にも対応可能になる。又、磁性絶縁基板の磁性材
をフェライト円板のフェライト材よりも大きい飽和磁束
密度を持ち、使用周波数近傍における透磁率を十分小さ
いものとして回路素子の損失に対する悪影響を回避して
いるので、マイクロ波通信機器や移動体通信機器等への
適用が有効になる。
素子によれば、従来必要とされた入出力端子及びアース
端子を備えたケースと下部磁性ヨークとに代え、磁性を
有する絶縁体にアース電極及び入出力電極が形成される
と共に、下部磁性ヨークを代用する絶縁抵抗が大きな磁
性絶縁基板をアース基板として用いているので、部品点
数が削減されて簡素に小型低背で構成され、自動組立の
工数が改善されて低コスト化が具現されると共に、ＳＭ
Ｄ方式にも対応可能になる。又、磁性絶縁基板の磁性材
をフェライト円板のフェライト材よりも大きい飽和磁束
密度を持ち、使用周波数近傍における透磁率を十分小さ
いものとして回路素子の損失に対する悪影響を回避して
いるので、マイクロ波通信機器や移動体通信機器等への
適用が有効になる。
【図１】本発明の一実施例に係る非可逆回路素子の基本
構成を分解斜視図により示したものである。
構成を分解斜視図により示したものである。
【図２】図１に示す非可逆回路素子に用いられる磁性絶
縁基板の磁性材に関する周波数に対する透磁率の特性を
示したものである。
縁基板の磁性材に関する周波数に対する透磁率の特性を
示したものである。
【図３】従来の非可逆回路素子の基本構成を分解斜視図
により示したものである。
により示したものである。
１，１０１ 中心導体板 ２，１０２ フェライト円板 ３，１０３ 電極基板 ４ 磁性絶縁基板（アース基板） ５，１０５ 整合容量 ６，１０６ 上部磁性ヨーク ７，１０７ 永久磁石板 ８，１０８ 整合容量設置用凹部 ９，１０９，，１３ アース電極 １０，１１０，１２ 入出力電極 １０４ アース基板 １１２ 入出力端子 １１３ アース端子 １１４ 下部磁性ヨーク
Claims (3)
- 【請求項１】 アース基板，フェライト板，及び中心導
体板をこの順で積層して成る積層体を上部磁性ヨーク及
び下部磁性ヨーク間に挟み込んで構成されると共に、該
上部磁性ヨーク側には直流磁界を印加するための永久磁
石板が介在された非可逆回路素子において、前記アース
基板は、磁性を有する絶縁体に入出力電極及びアース電
極が形成された絶縁抵抗が大きな磁性絶縁基板から成る
と共に、前記下部磁性ヨークを代用するものであること
を特徴とする非可逆回路素子。 - 【請求項２】 請求項１記載の非可逆回路素子におい
て、前記磁性絶縁基板の磁性材は、前記フェライト板の
フェライト材よりも大きい飽和磁束密度を持つと共に、
使用周波数近傍における透磁率が十分小さいものである
ことを特徴とする非可逆回路素子。 - 【請求項３】 請求項１又は２記載の非可逆回路素子に
おいて、前記磁性絶縁基板上には入出力電極及びアース
電極が形成されると共に、中央部が前記フェライト板を
収納可能に開口された電極基板を積層して成ることを特
徴とする非可逆回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11465596A JPH09307315A (ja) | 1996-05-09 | 1996-05-09 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11465596A JPH09307315A (ja) | 1996-05-09 | 1996-05-09 | 非可逆回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307315A true JPH09307315A (ja) | 1997-11-28 |
Family
ID=14643251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11465596A Pending JPH09307315A (ja) | 1996-05-09 | 1996-05-09 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307315A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107347A3 (en) * | 1999-11-30 | 2002-09-11 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device |
| JP2008053847A (ja) * | 2006-08-22 | 2008-03-06 | Tdk Corp | 非可逆回路素子及び通信装置 |
| JP2009111584A (ja) * | 2007-10-29 | 2009-05-21 | Tdk Corp | 非可逆回路素子及び通信装置 |
| JP2009111549A (ja) * | 2007-10-29 | 2009-05-21 | Tdk Corp | 非可逆回路素子及び通信装置 |
| JPWO2016151847A1 (ja) * | 2015-03-26 | 2017-07-27 | 三菱電機株式会社 | 非可逆回路 |
-
1996
- 1996-05-09 JP JP11465596A patent/JPH09307315A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107347A3 (en) * | 1999-11-30 | 2002-09-11 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device |
| US6710672B2 (en) | 1999-11-30 | 2004-03-23 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device |
| JP2008053847A (ja) * | 2006-08-22 | 2008-03-06 | Tdk Corp | 非可逆回路素子及び通信装置 |
| JP2009111584A (ja) * | 2007-10-29 | 2009-05-21 | Tdk Corp | 非可逆回路素子及び通信装置 |
| JP2009111549A (ja) * | 2007-10-29 | 2009-05-21 | Tdk Corp | 非可逆回路素子及び通信装置 |
| JPWO2016151847A1 (ja) * | 2015-03-26 | 2017-07-27 | 三菱電機株式会社 | 非可逆回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9859602B2 (en) | Non-reciprocal circuit device and communication apparatus using the same | |
| US5017894A (en) | Lumped constant non-reciprocal circuit element | |
| JPH09307315A (ja) | 非可逆回路素子 | |
| US6955553B2 (en) | Non-reciprocal device | |
| JP4240776B2 (ja) | 非可逆回路素子 | |
| JP3204423B2 (ja) | 非可逆回路素子 | |
| JPH1197911A (ja) | 集中定数型非可逆回路素子 | |
| JPH1168412A (ja) | 非可逆回路素子 | |
| US6844790B2 (en) | Non-reciprocal circuit device | |
| JP4315262B2 (ja) | 集中定数型非可逆回路素子 | |
| JP3856230B2 (ja) | 非可逆回路素子 | |
| JPH11205011A (ja) | 集中定数型非可逆回路素子 | |
| JPH01238302A (ja) | 非可逆回路電子部品 | |
| JPH0936610A (ja) | 非可逆回路素子 | |
| JP2023067826A (ja) | 非可逆回路素子及びこれを備える通信装置 | |
| JP3656868B2 (ja) | 非可逆回路素子 | |
| JP4507425B2 (ja) | 非可逆回路素子及び通信装置 | |
| JPH11308013A (ja) | 集中定数型非可逆回路素子 | |
| JPH0210646Y2 (ja) | ||
| JPH09116309A (ja) | 非可逆回路素子 | |
| JP3981855B2 (ja) | アイソレータ | |
| JPH03252202A (ja) | 非可逆回路素子 | |
| JPH06164211A (ja) | 非可逆回路素子 | |
| JP3928868B2 (ja) | 非可逆回路素子 | |
| JPH11168304A (ja) | 集中定数型非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050427 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050824 |