[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH09307084A - Method for forming semiconductor substrate - Google Patents

Method for forming semiconductor substrate

Info

Publication number
JPH09307084A
JPH09307084A JP8120089A JP12008996A JPH09307084A JP H09307084 A JPH09307084 A JP H09307084A JP 8120089 A JP8120089 A JP 8120089A JP 12008996 A JP12008996 A JP 12008996A JP H09307084 A JPH09307084 A JP H09307084A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
film
oxide film
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8120089A
Other languages
Japanese (ja)
Other versions
JP2874645B2 (en
Inventor
Toru Aoyama
亨 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8120089A priority Critical patent/JP2874645B2/en
Publication of JPH09307084A publication Critical patent/JPH09307084A/en
Application granted granted Critical
Publication of JP2874645B2 publication Critical patent/JP2874645B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve an etch back method and to provide a forming method of an SOI substrate having a thin film SOI layer whose film thickness is uniform and which does not have a crystalline defect. SOLUTION: A device substrate 10 where a monocrystalline silicon film 3 is epitaxy-gown in a state where a thin silicon oxide film 2 exists on the surface of a monocrystalline silicon substrate 1 is adhered to a support substrate 11 constituted of a substrate 5 having a silicon oxide film 4 on the surface with the epitaxial growth film 3 as a junction face. The device substrate 10 is removed from a monocrystalline silicon substrate 1 side until it reaches the thin silicon oxide film 2. Then, an SOI substrate where the epitaxial grown film 3 is left on the supporting substrate 11 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置を製造す
るために用いられる半導体基板に関し、特に絶縁膜上に
単結晶シリコン層を有するSOI(Semicondu
ctor oninsulator)構造の半導体基板
の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate used for manufacturing a semiconductor device, and more particularly to an SOI (Semicondu) having a single crystal silicon layer on an insulating film.
The present invention relates to a method for forming a semiconductor substrate having a center on insulator structure.

【0002】[0002]

【従来の技術】従来のSOI基板は、図4に断面図を示
すように、支持用の基板25の表面にシリコン酸化膜2
4が形成され、このシリコン酸化膜24上に単結晶シリ
コンからなるSOI層23が形成されている。このよう
なSOI基板を用いて低消費電力、高速CMOSデハイ
スを構成する場合、SOI層23の厚さに0.01〜
0.03μmの薄膜が要求されている。このような、薄
いSOI層を有するSOI基板の製造方法として、従来
では「貼り合わせ法」と酸素イオン注入法を用いた「S
IMOX(Separation by implan
ted oxygen)法」が提案されている。
2. Description of the Related Art A conventional SOI substrate has a silicon oxide film 2 on the surface of a supporting substrate 25, as shown in a sectional view of FIG.
4 is formed, and the SOI layer 23 made of single crystal silicon is formed on the silicon oxide film 24. When a low power consumption, high speed CMOS device is constructed using such an SOI substrate, the SOI layer 23 has a thickness of 0.01 to
A thin film of 0.03 μm is required. As a method of manufacturing an SOI substrate having such a thin SOI layer, “S bonding method” and “S method using oxygen ion implantation method” have been conventionally used.
IMOX (Separation by example)
"Ted oxygen) method" has been proposed.

【0003】貼り合わせ法は、支持基板に単結晶シリコ
ン板を一体的に貼り合わせ、その上で単結晶シリコンの
表面を研磨することでSOI層の膜厚制御を行ってい
る。しかしながら、この貼り合わせ法は、通常の研磨方
法での研磨の面内膜厚均一性が±0.3μmであるた
め、SOI層が薄いCMOS用のSOI基板作成には適
さない。ペース加工と呼ばれるプラズマを用いたエッチ
ングで研磨を行うと、±0.01μmまで膜厚精度をあ
げることができるが、0.1μm以下のSOI層7に対
しては未だに均一性が十分でない。一方SIMOX法
は、単結晶シリコン基板の表面から注入する酸素の注入
エネルギを変化させることでシリコン酸化膜の深さ位置
を制御し、その上のSOI層の膜厚を制御している。こ
の方法ではイオン注入を用いているために、薄いSOI
層のSOI基板が膜厚均一性良く作成可能である。しか
し、SIMOX法で作成したSOI基板は、SOI層中
に103cm-2の結晶欠陥を生じたり、またシリコン酸
化膜中に10cm-2のピンホールが生じる。このため、
SOI層に形成される素子の特性、性能の劣化が生じ易
い。
In the bonding method, a single crystal silicon plate is integrally bonded to a supporting substrate, and the surface of the single crystal silicon is polished thereon to control the film thickness of the SOI layer. However, this bonding method is not suitable for manufacturing an SOI substrate for a CMOS having a thin SOI layer because the in-plane film thickness uniformity of polishing by a normal polishing method is ± 0.3 μm. When polishing is performed by etching using plasma called pace processing, the film thickness accuracy can be increased to ± 0.01 μm, but the uniformity is still insufficient for the SOI layer 7 having a thickness of 0.1 μm or less. On the other hand, the SIMOX method controls the depth position of the silicon oxide film by changing the implantation energy of oxygen implanted from the surface of the single crystal silicon substrate, and controls the film thickness of the SOI layer thereabove. Since this method uses ion implantation, a thin SOI
The SOI substrate of the layer can be formed with good film thickness uniformity. However, the SOI substrate formed by the SIMOX method has a crystal defect of 10 3 cm -2 in the SOI layer and a pinhole of 10 cm -2 in the silicon oxide film. For this reason,
The characteristics and performance of the element formed in the SOI layer are likely to deteriorate.

【0004】以上示したように、従来の貼り合わせ法、
SIMOX法ではいずれも一長一短があり、結晶欠陥が
なく、しかも0.1μm程度の薄膜のSOI層を有する
SOI基板を形成することは困難である。これを解決す
るために、エッチングバック法と呼ばれる貼り合わせの
改良法が幾つか報告されている。このエッチングバック
法は、図5にその工程を示すように、先ず(a)のよう
に、単結晶シリコン基板21に形成されたエッチング層
22の上にSOI層23となるシリコンをエピタキシャ
ル成長したデバイス基板30を形成する。また、基板2
5の表面にシリコン酸化膜24が形成された支持基板3
1を形成し、しかる上で(b)のように前記SOI層2
3とシリコン酸化膜24とを対向させて両基板30,3
1を貼り合わせる。ついで、(c)のように、デバイス
基板30の裏面から単結晶シリコン基板21を研削して
エッチング層22を露出させる。さらに、(d)のよう
に、エッチング層22とSOI層23とのエッチング比
が大きくなる条件で、SOI層23をストッパ層として
エッチング層22をエッチングする。これにより、残さ
れたSOI層23は、膜厚均一性の良い薄膜SOI層と
して形成される。
As described above, the conventional bonding method,
The SIMOX method has advantages and disadvantages, has no crystal defects, and it is difficult to form an SOI substrate having a thin SOI layer of about 0.1 μm. In order to solve this, several improved methods of bonding called an etching back method have been reported. As shown in FIG. 5, the etching back method is a device substrate in which silicon to be an SOI layer 23 is epitaxially grown on an etching layer 22 formed on a single crystal silicon substrate 21 as shown in (a). Form 30. Also, the substrate 2
Support substrate 3 having silicon oxide film 24 formed on the surface of substrate 5
1 and then the SOI layer 2 as described in (b) above.
3 and the silicon oxide film 24 so as to face each other.
Stick 1 together. Then, as in (c), the single crystal silicon substrate 21 is ground from the back surface of the device substrate 30 to expose the etching layer 22. Further, as shown in (d), the etching layer 22 is etched using the SOI layer 23 as a stopper layer under the condition that the etching ratio between the etching layer 22 and the SOI layer 23 is large. As a result, the remaining SOI layer 23 is formed as a thin film SOI layer having good film thickness uniformity.

【0005】このようなエッチングバック法において、
前記したエッチング層22にSiGe膜を用いた方法
(D.FEIJOOら、ジャーナル オブ エレクトロ
ニックマテリアルズ Vol.No.6,493−49
6,1994)や、高濃度にBドーピングしたシリコン
層を用いた方法(Cynthia A Desmond
ら、ジャーナル オブ エレクトロケミカル ソサエテ
ィズ,Vol.141,No.1,178−184,1
994)等が報告されている。また、米原らは、エッチ
ング層22として多孔質シリコンを用いた貼り合わせ法
により、SOI層の厚さは0.1μmと薄くても基板面
内の膜厚ばらつき±0.003μm以下に押さえている
(日経マイクロデバイス、1994年10月号)。この
方法では、デバイス基板30を陽極酸化により多孔質シ
リコンを形成し、その上にシリコンエピタキシャル成長
して形成している。
In such an etching back method,
A method using a SiGe film for the etching layer 22 (D. FEIJOO et al., Journal of Electronic Materials Vol.
6, 1994) or a method using a silicon layer heavily doped with B (Cynthia A Desmond).
Et al., Journal of Electrochemical Society, Vol. 141, No. 1,178-184,1
994) etc. have been reported. In addition, Yonehara et al. Suppress the film thickness variation within the substrate surface within ± 0.003 μm by a bonding method using porous silicon as the etching layer 22 even if the SOI layer is as thin as 0.1 μm. (Nikkei Microdevice, October 1994 issue). In this method, porous silicon is formed on the device substrate 30 by anodic oxidation, and silicon is epitaxially grown on the porous silicon.

【0006】[0006]

【発明が解決しようとする課題】しかし、前者のエッチ
ング層にSiGe膜を用いた技術では、貼り合わせには
約1000℃の高温処理を施すために、SiGe膜を用
いるとミスフィット転位が生じて、SOI層内に欠陥が
生じたり、高濃度Bドーピングを用いた際には、ミスフ
ィット転位の発生以外にB拡散が生じてSOI層もBド
ーピング層となってしまうという問題がある。また、後
者のエッチング層に多孔質シリコンを用いた技術では、
多孔質シリコン上へのエピタキシャル成長の際に欠陥が
発生してしまうため、2×103 cm-2の欠陥がSOI
層中に存在するという問題は残る。このように、エッチ
ングバック法においても、膜厚均一性が良好で、かつ結
晶欠陥のない膜厚0.1μm程度の薄膜SOI層を形成
することが難しいのが実情である。
However, in the former technique using a SiGe film as an etching layer, a high-temperature treatment of about 1000 ° C. is performed for bonding, and therefore a misfit dislocation occurs when the SiGe film is used. However, there is a problem that defects occur in the SOI layer, or when high-concentration B doping is used, B diffusion occurs in addition to the occurrence of misfit dislocations, and the SOI layer also becomes a B doping layer. Also, in the latter technique using porous silicon for the etching layer,
Since defects are generated during epitaxial growth on porous silicon, 2 × 10 3 cm -2 defects are SOI.
The problem of being in layers remains. As described above, in the etching back method as well, it is difficult to form a thin film SOI layer having a good film thickness uniformity and a crystal defect of about 0.1 μm.

【0007】本発明の目的は、前記したエッチングバッ
ク法を改善し、均一な膜厚で結晶欠陥がない薄膜SOI
層を有するSOI基板の形成方法を提供することにあ
る。
An object of the present invention is to improve the above-mentioned etching back method and to provide a thin film SOI having a uniform film thickness and no crystal defects.
A method for forming an SOI substrate having a layer is provided.

【0008】[0008]

【課題を解決するための手段】本発明は、単結晶シリコ
ン基板の表面に薄いシリコン酸化膜が存在した状態で単
結晶シリコンをエピタキシャル成長したデバイス基板
と、支持基板とを前記エピタキシャル成長膜を接合面と
して貼り合わせ、かつこのデバイス基板を前記薄いシリ
コン酸化膜に達するまで除去する工程を含むことを特徴
とする。例えば、デバイス基板は、単結晶シリコン基板
の表面を露呈した後、UHV−CVD法により低温でエ
ピタキシャル成長を行って単結晶シリコンのエピタキシ
ャル膜を形成する。あるいは、デバイス基板は、LPC
VD法により高温でエピタキシャル成長を行って単結晶
シリコンのエピタキシャル膜を形成する。
According to the present invention, a device substrate in which single crystal silicon is epitaxially grown in the state where a thin silicon oxide film is present on the surface of a single crystal silicon substrate, and a support substrate are formed by using the epitaxial growth film as a bonding surface. The method is characterized by including the steps of bonding and removing the device substrate until the thin silicon oxide film is reached. For example, the device substrate exposes the surface of the single crystal silicon substrate and then epitaxially grows at a low temperature by the UHV-CVD method to form an epitaxial film of single crystal silicon. Alternatively, the device substrate is LPC
Epitaxial growth is performed at a high temperature by the VD method to form an epitaxial film of single crystal silicon.

【0009】また、デバイス基板の除去に際しては、デ
バイス基板を単結晶シリコン基板側から研削してこの単
結晶シリコン基板を薄く残し、その後ヒドラジンを用い
たエッチングにより薄いシリコン酸化膜に達するまでエ
ッチング除去する。あるいは、デバイス基板を単結晶シ
リコン基板側から研削してこの単結晶シリコン基板を薄
く残し、その後アミン水溶液を用いて薄いシリコン酸化
膜に達するまで研磨する。
Further, when removing the device substrate, the device substrate is ground from the single crystal silicon substrate side to leave the single crystal silicon substrate thin, and thereafter, the single crystal silicon substrate is etched and removed by hydrazine until a thin silicon oxide film is reached. . Alternatively, the device substrate is ground from the single crystal silicon substrate side to leave the single crystal silicon substrate thin, and then polished with an aqueous amine solution until a thin silicon oxide film is reached.

【0010】[0010]

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図1は本発明の実施形態の形
成工程を示す図である。先ず、同図(a)のように、単
結晶シリコン基板1の表面に薄いシリコン酸化膜2を形
成し、このシリコン酸化膜2の表面にシリコンのエピタ
キシャル膜3を成長し、デバイス基板10を作製する。
また、一方で、表面にシリコン酸化膜4を有する任意の
基板5からなる支持基板11を形成する。そして、同図
(b)のように、前記エピタキシャル膜3とシリコン酸
化膜4とを対向させて両基板10,11を貼り合わせ
る。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a forming process according to an embodiment of the present invention. First, as shown in FIG. 1A, a thin silicon oxide film 2 is formed on the surface of a single crystal silicon substrate 1, and a silicon epitaxial film 3 is grown on the surface of this silicon oxide film 2 to manufacture a device substrate 10. To do.
On the other hand, on the other hand, the support substrate 11 made of an arbitrary substrate 5 having the silicon oxide film 4 on the surface is formed. Then, as shown in FIG. 4B, the epitaxial film 3 and the silicon oxide film 4 are opposed to each other, and the substrates 10 and 11 are bonded together.

【0011】次いで、同図(c)のように、デバイス基
板10を裏面側から研磨し、単結晶シリコン基板1が数
μm程度の薄さに残されるようにし、さらに同図(d)
のように、シリコンとシリコン酸化膜のエッチング比が
大きい条件で、シリコン酸化膜4をストッパとして単結
晶シリコン1をエッチング除去する。これにより、表面
にシリコン酸化膜2が存在する薄いエピタキシャル膜3
をSOI層とするSOI基板が形成される。
Next, as shown in FIG. 3C, the device substrate 10 is polished from the back surface side so that the single crystal silicon substrate 1 is left to have a thinness of about several μm.
As described above, the single crystal silicon 1 is removed by etching using the silicon oxide film 4 as a stopper under the condition that the etching ratio of silicon and the silicon oxide film is large. As a result, the thin epitaxial film 3 having the silicon oxide film 2 on its surface is formed.
Is formed as an SOI layer.

【0012】この形成方法では、デバイス基板10の薄
いシリコン酸化膜2は、薄膜であるがためにピンホール
が存在しており、このピンホールが存在する薄いシリコ
ン酸化膜2に表面を被われた単結晶シリコン基板1の上
にシリコンを選択成長させることで、ピンホールからの
み結晶成長が起こって、薄いシリコン酸化膜2上へのシ
リコンエピタキシャル成長膜3が形成されることにな
る。このエピタキシャル膜3は、単結晶シリコン基板1
からの成長であるので、無欠陥である。このように形成
されたデバイス基板10を支持基板11に貼り合わせ
て、裏面より研磨、エッチングするわけであるが、シリ
コン酸化膜とシリコン膜との選択比の高い液を用いるこ
とで、シリコン酸化膜2で単結晶シリコン基板1のエッ
チングを止めることが可能である。例えば、ヒドラジン
では、シリコンとシリコン酸化膜の選択比は500:1
であるため、シリコン酸化膜厚が0.0015μmとし
ても、シリコン±0.01μmの表面粗さを平坦化する
ことが可能である。その際の0.1μmのSOI層の膜
厚均一性は、エピタキシャル膜の均一性と同等の±0.
003μmであり、従来の±0.01μmよりも改善で
きる。このように形成されたSOI基板は、これまでの
SOI基板と同様に素子を形成することが可能であり、
その際に表面に残されている薄いシリコン酸化膜が不要
とされる場合には、これをエッチング除去すればよい。
In this forming method, since the thin silicon oxide film 2 of the device substrate 10 is a thin film, there are pinholes, and the surface is covered with the thin silicon oxide film 2 having the pinholes. By selectively growing silicon on the single crystal silicon substrate 1, crystal growth occurs only from the pinholes, and the silicon epitaxial growth film 3 is formed on the thin silicon oxide film 2. This epitaxial film 3 is a single crystal silicon substrate 1
Since it is grown from, it is defect-free. The device substrate 10 thus formed is bonded to the support substrate 11 and polished and etched from the back surface. By using a liquid having a high selection ratio between the silicon oxide film and the silicon film, the silicon oxide film is formed. It is possible to stop the etching of the single crystal silicon substrate 1 at 2. For example, with hydrazine, the selectivity ratio between silicon and silicon oxide film is 500: 1.
Therefore, even if the silicon oxide film thickness is 0.0015 μm, the surface roughness of silicon ± 0.01 μm can be flattened. At that time, the film thickness uniformity of the 0.1 μm SOI layer is ± 0.
003 μm, which can be improved from the conventional ± 0.01 μm. The SOI substrate formed in this manner can form elements similarly to the conventional SOI substrates,
At this time, if the thin silicon oxide film left on the surface is unnecessary, it may be removed by etching.

【0013】[0013]

【実施例】【Example】

(第1実施例)図1を参照すると、まず、デバイス基板
となる単結晶シリコン基板1をHF水溶液に浸して基板
上のシリコン酸化膜を除去した。その後、到達真空度が
1×10-9以下のUHV−CVD(Ultra hig
h vaccum chmical vapor de
position)装置で単結晶シリコン基板上にエピ
タキシャル膜3を選択成長条件で成長した。ここでは、
成長圧力1×10-4Torrでジシラン(Si2 6
のみを用いて、0.01μm成長した。成長前の高温処
理を行わず、成長は640℃の低温で行った。
(First Embodiment) Referring to FIG. 1, first, a single crystal silicon substrate 1 to be a device substrate was immersed in an HF aqueous solution to remove a silicon oxide film on the substrate. After that, the ultimate vacuum degree is 1 × 10 −9 or less, and UHV-CVD (Ultra high
h vaccum chemical vapor de
The epitaxial film 3 was grown on the single crystal silicon substrate under the selective growth condition using a positioner. here,
Disilane (Si 2 H 6 ) at growth pressure of 1 × 10 -4 Torr
0.01 μm was grown using only The high temperature treatment before the growth was not performed, and the growth was performed at a low temperature of 640 ° C.

【0014】このように、ここでは特に単結晶シリコン
基板1の表面に薄いシリコン酸化膜2を形成する工程が
存在していないが、この薄いシリコン酸化膜2は前記し
た工程の間に自動的に形成されることになる。すなわ
ち、図2に本UHV−CVD装置の成長における、成長
温度と、エピタキシャル膜と単結晶シリコン基板界面に
存在する酸素量との関係を示す。この場合には、2×1
14cm-2の酸素が界面に存在している。この界面を透
過電子線の断面観察により、図3に示すように、単結晶
シリコン基板1とエピタキシャル膜3の界面に0.00
15μmの自然酸化膜(薄いシリコン酸化膜)2が存在
していることが確認された。さらに、自然酸化膜2は数
原子オーダーの大きさのピンホールを有しており、その
間からエピタキシャル成長して、エピタキシャル膜3に
は欠陥が全く存在していないことも確認した。エピタキ
シャル膜3の膜厚均一性は、±0.003μmである。
As described above, there is no step of forming the thin silicon oxide film 2 on the surface of the single crystal silicon substrate 1 in particular, but the thin silicon oxide film 2 is automatically formed during the above steps. Will be formed. That is, FIG. 2 shows the relationship between the growth temperature and the amount of oxygen existing at the interface between the epitaxial film and the single crystal silicon substrate in the growth of the present UHV-CVD apparatus. In this case, 2 × 1
O 14 cm −2 oxygen is present at the interface. By observing the cross section of the transmission electron beam at this interface, as shown in FIG. 3, the interface between the single crystal silicon substrate 1 and the epitaxial film 3 is 0.00
It was confirmed that a 15 μm natural oxide film (thin silicon oxide film) 2 was present. Furthermore, it was also confirmed that the natural oxide film 2 has pinholes having a size on the order of several atoms, and epitaxial growth was carried out between the pinholes, so that the epitaxial film 3 had no defects. The film thickness uniformity of the epitaxial film 3 is ± 0.003 μm.

【0015】以上のように形成したデバイス基板10
を、シリコン酸化膜4を有する基板5からなる支持基板
11に図1(c)のように貼り合わせ、単結晶シリコン
基板1を1μmの厚さになるまで、裏面より研削した。
研削後の表面段差は±0.3μmである。次に、研削を
ペース加工というプラズマを用いた方法で行い、表面段
差を±0.01μmとして、単結晶シリコン基板1を
0.05μmまで薄く削った。その後、ヒドラジンを用
いたエッチングにより、さらに単結晶シリコン基板1を
エッチングして薄膜化した。ヒドラジンのシリコンとシ
リコン酸化膜のエッチングの選択比は500:1以上で
あるため、0.0015μmの自然酸化膜2で±0.0
1μmの凹凸の平坦化が十分可能である。ヒドラジンは
原子が小さいために自然酸化膜2のピンホールを幾らか
通過するが、単結晶シリコン基板1を0.05μmと薄
くしてからエッチングを行っているためエッチング時間
が短くでき、その影響が押さえられる。選択エッチング
後には、表面段差をなくするために軽く研磨を行った。
このようにして、図3に示すように、SOI層がエピタ
キシャル膜3で構成されるSOI基板が形成できた。こ
れにより、SOI層の均一性±0.003μmを実現し
た。
The device substrate 10 formed as described above
1 was bonded to a support substrate 11 made of a substrate 5 having a silicon oxide film 4 as shown in FIG. 1C, and the single crystal silicon substrate 1 was ground from the back surface to a thickness of 1 μm.
The surface level difference after grinding is ± 0.3 μm. Next, grinding was performed by a method using plasma called pace processing, and the surface step was ± 0.01 μm, and the single crystal silicon substrate 1 was thinly cut to 0.05 μm. After that, the single crystal silicon substrate 1 was further etched by etching using hydrazine to form a thin film. Since the etching selectivity of hydrazine between silicon and silicon oxide film is 500: 1 or more, it is ± 0.0 with a natural oxide film 2 of 0.0015 μm.
It is possible to sufficiently flatten the unevenness of 1 μm. Since hydrazine has a small number of atoms, it passes through some pinholes in the natural oxide film 2, but since the etching is performed after thinning the single crystal silicon substrate 1 to 0.05 μm, the etching time can be shortened. Can be suppressed. After the selective etching, light polishing was performed to eliminate the surface step.
In this way, as shown in FIG. 3, the SOI substrate having the SOI layer composed of the epitaxial film 3 could be formed. As a result, the uniformity of the SOI layer of ± 0.003 μm was realized.

【0016】(第2実施例)第2実施例では、エピタキ
シャル膜2の形成をLPCVD(Low pressu
re chemical vapor deposit
ion)で行った。この実施例でも成長前に単結晶シリ
コン基板1をHF水溶液に浸して基板上のシリコン酸化
膜を除去した。その後、エピタキシャル膜3を選択成長
条件で成長するが、ここでは成長前の高温処理を行わ
ず、成長条件は750℃、圧力10Torrでジクロル
シラン(SiH2 Cl2 )を水素還元して、0.01μ
m成長した。さらに選択性を得るために同時に塩化水素
(HCl)を導入した。
(Second Embodiment) In the second embodiment, formation of the epitaxial film 2 is performed by LPCVD (Low pressure).
re chemical vapor deposit
Ion). Also in this embodiment, the single crystal silicon substrate 1 was immersed in an HF aqueous solution before growth to remove the silicon oxide film on the substrate. After that, the epitaxial film 3 is grown under the selective growth condition, but here, the high temperature treatment before the growth is not performed, and the growth condition is 750 ° C., the pressure is 10 Torr, and dichlorosilane (SiH 2 Cl 2 ) is hydrogen-reduced to 0.01 μm.
m. Hydrogen chloride (HCl) was simultaneously introduced in order to obtain further selectivity.

【0017】この第2実施例では、到達の圧力が1To
rrと高いので、第1実施例のUHV−CVDの場合と
異なり、750℃でもエピタキシャル膜3と単結晶シリ
コン基板1の界面には酸素が存在している。透過電子線
の断面観察でも、第1実施例と同様に単結晶シリコン基
板1とエピタキシャル膜3の界面に0.0015μmの
ピンホールを有した自然酸化膜2が存在していることが
確認された。ピンホールの間から成長したエピタキシャ
ル膜3には欠陥が存在していなかった。本実施例におい
ても、エピタキシャル膜3の膜厚均一性は±0.003
μmであった。
In the second embodiment, the reaching pressure is 1 To.
Since rr is high, oxygen is present at the interface between the epitaxial film 3 and the single crystal silicon substrate 1 even at 750 ° C., unlike the case of UHV-CVD of the first embodiment. The observation of the cross section of the transmitted electron beam also confirmed that the natural oxide film 2 having 0.0015 μm pinholes was present at the interface between the single crystal silicon substrate 1 and the epitaxial film 3 as in the first embodiment. . No defect was present in the epitaxial film 3 grown from between the pinholes. Also in this embodiment, the film thickness uniformity of the epitaxial film 3 is ± 0.003.
μm.

【0018】このように形成したデバイス基板10を支
持基板11に貼り合わせ、薄くしてSOI層を形成す
る。ここでも単結晶シリコン基板1を1μmの厚さにな
るまで、裏面より粗研削した後、ペース加工により単結
晶シリコン基板1を0.1μmまで薄く削った。その際
の表面段差は±0.01μmである。その後、アミン水
溶液を用いた研磨によりシリコンを薄膜化した。アミン
のシリコンとシリコン酸化膜のエッチングの選択比は5
0:1以上であるため、0.0015μmの自然酸化膜
3で±0.01μmの凹凸の平坦化が可能である。この
ように、アミンに分子の大きな第2アミンを用いること
で、原子レベルの自然酸化膜3のピンホールを通過させ
ずに、自然酸化膜3でエッチングを止めることができ
た。これにより、エピタキシャル膜3からなる膜厚均一
性が±0.003μmのSOI層が実現できた。
The device substrate 10 thus formed is bonded to the support substrate 11 and thinned to form an SOI layer. Also in this case, the single crystal silicon substrate 1 was roughly ground from the back surface to a thickness of 1 μm, and then the single crystal silicon substrate 1 was thinly cut to 0.1 μm by pace processing. The surface step at that time is ± 0.01 μm. After that, silicon was thinned by polishing with an aqueous amine solution. The etching selectivity between amine silicon and silicon oxide film is 5
Since it is 0: 1 or more, it is possible to flatten the unevenness of ± 0.01 μm with the native oxide film 3 of 0.0015 μm. As described above, by using the secondary amine having a large molecule as the amine, etching could be stopped by the natural oxide film 3 without passing through the pinholes of the natural oxide film 3 at the atomic level. As a result, the SOI layer having the film thickness uniformity of ± 0.003 μm made of the epitaxial film 3 was realized.

【0019】[0019]

【発明の効果】以上説明したように本発明は、単結晶シ
リコン基板の表面に薄いシリコン酸化膜が存在した状態
で単結晶シリコンをエピタキシャル成長したデバイス基
板を用い、これを支持基板と貼り合わせ、かつデバイス
基板を薄いシリコン酸化膜に達するまで除去してSOI
基板を形成するので、従来の貼り合わせ法に比べて、膜
厚の均一性が±0.01μmから±0.003μmと3
倍以上向上することができる。また、SIMOX法、多
孔質シリコンを用いた改良型の貼り合わせ法が2×10
3 cm-2の結晶欠陥密度に対して、ほぼ無欠陥のSOI
層を得ることができる。
As described above, the present invention uses a device substrate in which single crystal silicon is epitaxially grown in the state where a thin silicon oxide film is present on the surface of the single crystal silicon substrate, and this is bonded to a support substrate, and The device substrate is removed until reaching the thin silicon oxide film, and SOI is removed.
Since the substrate is formed, the film thickness uniformity is ± 0.01 μm to ± 0.003 μm compared with the conventional bonding method.
It can be more than doubled. In addition, SIMOX method and an improved bonding method using porous silicon are 2 × 10.
Nearly defect-free SOI for a crystal defect density of 3 cm -2
Layers can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のSOI基板の形成方法を工程順に示す
断面図である。
FIG. 1 is a cross-sectional view showing a method for forming an SOI substrate of the present invention in the order of steps.

【図2】UHV−CVDでの成長温度と、基板とエピタ
キシャル膜との界面酸素量との関係を示すグラフであ
る。
FIG. 2 is a graph showing the relationship between the growth temperature in UHV-CVD and the amount of interfacial oxygen between the substrate and the epitaxial film.

【図3】本発明で用いるデバイス基板の断面図である。FIG. 3 is a cross-sectional view of a device substrate used in the present invention.

【図4】SOI基板の断面図である。FIG. 4 is a cross-sectional view of an SOI substrate.

【図5】従来のSOI基板の製造方法を工程順に示す断
面図である。
FIG. 5 is a cross-sectional view showing a method of manufacturing a conventional SOI substrate in the order of steps.

【符号の説明】[Explanation of symbols]

1 単結晶シリコン基板 2 自然酸化膜(シリコン酸化膜) 3 エピタキシャル膜 4 シリコン酸化膜 5 基板 10 デバイス基板 11 支持基板 1 Single crystal silicon substrate 2 Natural oxide film (silicon oxide film) 3 Epitaxial film 4 Silicon oxide film 5 Substrate 10 Device substrate 11 Support substrate

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁膜上に単結晶シリコン膜を有する半
導体基板(以下、SOI基板と称する)の形成方法であ
って、単結晶シリコン基板の表面に薄いシリコン酸化膜
が存在した状態で単結晶シリコンをエピタキシャル成長
したデバイス基板と、支持基板とを前記エピタキシャル
成長膜を接合面として貼り合わせ、かつ前記デバイス基
板を前記薄いシリコン酸化膜に達するまで除去する工程
を含むことを特徴とする半導体基板の形成方法。
1. A method for forming a semiconductor substrate (hereinafter referred to as an SOI substrate) having a single crystal silicon film on an insulating film, wherein the single crystal is formed in the state where a thin silicon oxide film is present on the surface of the single crystal silicon substrate. A method for forming a semiconductor substrate, which comprises a step of bonding a device substrate on which silicon is epitaxially grown and a support substrate with the epitaxial growth film as a bonding surface, and removing the device substrate until the thin silicon oxide film is reached. .
【請求項2】 デバイス基板は、単結晶シリコン基板の
表面を露呈した後、UHV−CVD法により低温でエピ
タキシャル成長を行って単結晶シリコンのエピタキシャ
ル膜を形成する請求項1の半導体基板の形成方法。
2. The method for forming a semiconductor substrate according to claim 1, wherein the device substrate exposes the surface of the single crystal silicon substrate and then epitaxially grows at a low temperature by a UHV-CVD method to form an epitaxial film of single crystal silicon.
【請求項3】 デバイス基板は、LPCVD法により高
温でエピタキシャル成長を行って単結晶シリコンのエピ
タキシャル膜を形成する請求項1の半導体基板の形成方
法。
3. The method for forming a semiconductor substrate according to claim 1, wherein the device substrate is epitaxially grown at a high temperature by an LPCVD method to form an epitaxial film of single crystal silicon.
【請求項4】 デバイス基板を単結晶シリコン基板側か
ら研削してこの単結晶シリコン基板を薄く残し、その後
ヒドラジンを用いたエッチングにより薄いシリコン酸化
膜に達するまでエッチング除去する請求項1ないし3の
いずれかの半導体基板の形成方法。
4. The device substrate according to claim 1, wherein the device substrate is ground from the single crystal silicon substrate side to leave the single crystal silicon substrate thin, and thereafter, etching is performed using hydrazine until the thin silicon oxide film is reached. And a method for forming the semiconductor substrate.
【請求項5】 デバイス基板を単結晶シリコン基板側か
ら研削してこの単結晶シリコン基板を薄く残し、その後
アミン水溶液を用いて薄いシリコン酸化膜に達するまで
研磨する請求項1ないし3のいずれかの半導体基板の形
成方法。
5. The device substrate according to claim 1, wherein the device substrate is ground from the side of the single crystal silicon substrate to leave the single crystal silicon substrate thin, and then polished with an aqueous amine solution until a thin silicon oxide film is reached. Method for forming semiconductor substrate.
JP8120089A 1996-05-15 1996-05-15 Method of forming semiconductor substrate Expired - Lifetime JP2874645B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8120089A JP2874645B2 (en) 1996-05-15 1996-05-15 Method of forming semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8120089A JP2874645B2 (en) 1996-05-15 1996-05-15 Method of forming semiconductor substrate

Publications (2)

Publication Number Publication Date
JPH09307084A true JPH09307084A (en) 1997-11-28
JP2874645B2 JP2874645B2 (en) 1999-03-24

Family

ID=14777644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8120089A Expired - Lifetime JP2874645B2 (en) 1996-05-15 1996-05-15 Method of forming semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2874645B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114453A (en) * 2006-11-27 2012-06-14 Soytec Method of improving surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114453A (en) * 2006-11-27 2012-06-14 Soytec Method of improving surface

Also Published As

Publication number Publication date
JP2874645B2 (en) 1999-03-24

Similar Documents

Publication Publication Date Title
US5374581A (en) Method for preparing semiconductor member
JP3257580B2 (en) Manufacturing method of semiconductor substrate
EP0499488B9 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP3265493B2 (en) Method for manufacturing SOI substrate
US5840616A (en) Method for preparing semiconductor member
US5013681A (en) Method of producing a thin silicon-on-insulator layer
EP0553859B1 (en) Semiconductor substrate and process for producing the same
US6946354B2 (en) Substrate and manufacturing method therefor
EP0867921A2 (en) Substrate and production method thereof
EP0989593A2 (en) Substrate separating apparatus and method, and substrate manufacturing method
US6951796B2 (en) Substrate and manufacturing method therefor
JP3176072B2 (en) Method of forming semiconductor substrate
TW200406893A (en) Substrate and manufacturing method therefor
JP2910001B2 (en) Semiconductor substrate and method of manufacturing the same
US6254794B1 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JPH05217893A (en) Manufacture of semiconductor substrate
JP2874645B2 (en) Method of forming semiconductor substrate
JP3347354B2 (en) Etching method and method of manufacturing semiconductor substrate
JPH05217994A (en) Manufacture of semiconductor substrate
JPH1079498A (en) Manufacture of soi substrate
JP3755857B2 (en) Method for manufacturing semiconductor substrate and method for separating semiconductor layer from substrate
JP3796358B2 (en) Method for manufacturing semiconductor substrate and method for separating semiconductor layer from substrate
JPH04349621A (en) Manufacture of semiconductor substrate
JP3293766B2 (en) Semiconductor member manufacturing method
JPH0536952A (en) Manufacture of semiconductor base material

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees