JPH09283007A - Field emission element - Google Patents
Field emission elementInfo
- Publication number
- JPH09283007A JPH09283007A JP11115196A JP11115196A JPH09283007A JP H09283007 A JPH09283007 A JP H09283007A JP 11115196 A JP11115196 A JP 11115196A JP 11115196 A JP11115196 A JP 11115196A JP H09283007 A JPH09283007 A JP H09283007A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate electrode
- field emission
- emitter
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電界放出を利用し
た電界放出素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission device utilizing field emission.
【0002】[0002]
【従来の技術】金属または半導体表面の印加電界を10
9 [V/m ]程度にすると、トンネル効果により電子が障
壁を通過して常温でも真空中に電子放出が行われる。こ
れを電界放出(Field Emission )と云い、このような
原理で電子を放出するカソードを電界放出カソード(F
EC)と呼んでいる。近年、半導体加工技術を駆使し
て、ミクロンサイズの電界放出カソードをアレイ状に集
積した面放出型のFECを製造することが可能となって
いる。2. Description of the Related Art An electric field applied to a metal or semiconductor surface is 10
At about 9 [V / m 2], electrons pass through the barrier due to the tunnel effect and are emitted in a vacuum even at room temperature. This is called field emission, and a cathode that emits electrons based on such a principle is called a field emission cathode (F).
EC). In recent years, it has become possible to manufacture a surface emission type FEC in which micron-sized field emission cathodes are integrated in an array by making full use of semiconductor processing technology.
【0003】図7(a)にその一例であるスピント(Sp
indt)型と呼ばれるFECを示す。この図において、ガ
ラス等のカソード基板101上にアルミニウム等の金属
で形成されたカソード102が設けられており、このカ
ソード102上にモリブデン等の金属からなるコーン状
のエミッタ105が形成されている。カソード102上
のエミッタ105が形成されていない部分には二酸化シ
リコン(SiO2 )等からなる絶縁層103が形成され
ており、さらにその上にゲート電極104が形成されて
いる。ゲート電極104および絶縁層103には開口部
106が設けられており、その中に上記コーン状のエミ
ッタ105が位置している。すなわち、このコーン状の
エミッタ105の先端部分が開口部106から臨む構成
とされている。FIG. 7 (a) shows an example of the Spindt (Sp
ind) type is shown. In this figure, a cathode 102 made of metal such as aluminum is provided on a cathode substrate 101 such as glass, and a cone-shaped emitter 105 made of metal such as molybdenum is formed on the cathode 102. An insulating layer 103 made of silicon dioxide (SiO 2 ) or the like is formed on a portion of the cathode 102 where the emitter 105 is not formed, and a gate electrode 104 is further formed thereon. An opening 106 is provided in the gate electrode 104 and the insulating layer 103, and the cone-shaped emitter 105 is located in the opening 106. That is, the tip of the cone-shaped emitter 105 faces the opening 106.
【0004】このコーン状のエミッタ105間のピッチ
は10μm以下とすることができ、数万から数10万個
のエミッタ105を1枚の基板上に設けることができ
る。さらに、ゲート電極104とエミッタ105のコー
ンの先端との距離をサブミクロン単位とすることができ
るため、ゲート電極104とエミッタ105との間にわ
ずか数10ボルトのゲート−エミッタ間電圧Vg を印加
することにより、電子をエミッタ105から電界放出す
ることができる。ゲート電極104上に離隔して正の電
圧Va が印加されたアノード電極109を対向して設け
ておくと、エミッタ105から電界放出された電子をこ
のアノード電極109により捕集することができる。こ
の場合、アノード電極109に蛍光体を設けておくとエ
ミッタ105から電界放出された電子が捕集されるアノ
ード電極109の蛍光体の部分を発光させることができ
る。このような原理を利用することにより、FECを用
いた表示素子を作ることができる。この表示素子を電界
放出表示素子(Field Emission Display,FED)と呼
ぶ。The pitch between the cone-shaped emitters 105 can be set to 10 μm or less, and tens of thousands to hundreds of thousands of emitters 105 can be provided on one substrate. Further, since the distance between the gate electrode 104 and the tip of the cone of the emitter 105 can be set in submicron units, a gate-emitter voltage Vg of only several tens of volts is applied between the gate electrode 104 and the emitter 105. As a result, electrons can be field-emitted from the emitter 105. If the anode electrode 109 to which the positive voltage Va is applied is provided opposite to the gate electrode 104, electrons emitted from the emitter 105 by field emission can be collected by the anode electrode 109. In this case, if a phosphor is provided on the anode electrode 109, a portion of the phosphor of the anode electrode 109 where electrons emitted from the emitter 105 are collected can be emitted. By using such a principle, a display element using FEC can be manufactured. This display element is called a field emission display (FED).
【0005】また、このようなFEDにおいて、エミッ
タ105から放出された電子の拡がりを防止し、高精細
表示を行う場合であっても漏れ発光が生じないようにし
たFEDも提案されている。このようなFEDの一構成
例を図7の(b)に示す。この図において、前記図7
(a)と同一の構成要素には同一の番号を付して、説明
の重複を省くこととする。図示するように、このFED
においては、ゲート電極104の上部にも絶縁層103
を設け、その上に第2のゲート電極107が設けられて
おり、この第2のゲート電極107にはカソード10
2、すなわちエミッタ105に対して負の電圧Vg2が印
加されている点で、前述したFEDと相違している。Further, in such an FED, there is also proposed an FED in which spread of electrons emitted from the emitter 105 is prevented and leakage light emission does not occur even when high-definition display is performed. An example of the structure of such an FED is shown in FIG. In this figure, FIG.
The same numbers are given to the same components as in (a), and duplicate explanations will be omitted. As shown, this FED
In addition, the insulating layer 103 is also formed on the gate electrode 104.
And a second gate electrode 107 is provided thereon. The second gate electrode 107 has a cathode 10
2, that is, the negative voltage Vg2 is applied to the emitter 105, which is different from the above-mentioned FED.
【0006】このようにゲート電極104の上方に第2
のゲート電極107を設け、該第2のゲート電極に負の
電圧Vg2を印加することにより、エミッタ105から放
出された電子の軌道は、該第2のゲート電極107によ
り収束されて、アノード電極109に到達することとな
る。これにより、表示装置においてアノード電極に電子
が射突する領域を狭めることができ、漏れ発光を防ぐこ
とができるものである。In this way, the second electrode is formed above the gate electrode 104.
By providing a gate electrode 107 for the second gate electrode and applying a negative voltage Vg2 to the second gate electrode, the orbits of the electrons emitted from the emitter 105 are converged by the second gate electrode 107 and the anode electrode 109 is formed. Will be reached. As a result, the area of the display device where electrons are projected onto the anode electrode can be narrowed, and leakage light emission can be prevented.
【0007】このようなFECを使用したカラー表示可
能なFEDが提案されている(特願平6−24891
号)。このFEDの構成例を図8の(a)に示す。この
図において、108は、アノード基板110に一面に形
成された透明のアノード電極109の下面に設けられて
いる蛍光体であり、図示するように、RGBの3原色に
対応する蛍光体108がストライプ状に形成されてい
る。また、カソード基板101にはこの蛍光体108の
各ストライプと直交する方向にストライプ状のカソード
電極102が形成されており、該カソード電極102上
における前記蛍光体108と対向する位置には複数個の
コーン状のエミッタ105が設けられている。An FED capable of color display using such an FEC has been proposed (Japanese Patent Application No. 6-24891).
issue). An example of the structure of this FED is shown in FIG. In this figure, reference numeral 108 denotes a phosphor provided on the lower surface of a transparent anode electrode 109 formed on one surface of an anode substrate 110. As shown, the phosphors 108 corresponding to the three primary colors RGB are striped. It is formed into a shape. Further, on the cathode substrate 101, stripe-shaped cathode electrodes 102 are formed in a direction orthogonal to each stripe of the phosphor 108, and a plurality of cathode electrodes 102 are formed on the cathode electrodes 102 at positions facing the phosphors 108. A cone-shaped emitter 105 is provided.
【0008】さらに、カソード電極102上には、第1
のゲート電極104が該カソード電極102と直交する
ようにストライプ状に設けられており、G1−1、G2
−1は該第1のゲート電極のストライプを示している。
また、第1のゲート電極104の各ストライプG1−
1、G1−2に開けられた開口の中に前記エミッタ10
5が位置するようになされている。そして、前記各第1
のゲート電極104の各ストライプG1−1、G1−2
の上に前記RGBの蛍光体108と対応するようにし
て、収束電極となる第2のゲート電極107がG2−R
1、G2−G1、G2−B1と示すようにそれぞれ設け
られており、これら第2のゲート電極においても前記エ
ミッタ105が形成されている位置に対応して開口が形
成されている。Further, a first electrode is formed on the cathode electrode 102.
Gate electrodes 104 are provided in a stripe shape so as to be orthogonal to the cathode electrode 102, and G1-1, G2
-1 indicates a stripe of the first gate electrode.
In addition, each stripe G1- of the first gate electrode 104
1, the emitter 10 in the opening opened in G1-2
5 is located. And each of the first
Each of the stripes G1-1 and G1-2 of the gate electrode 104 of
The second gate electrode 107, which serves as a focusing electrode, is provided on the G2-R so as to correspond to the RGB phosphors 108.
1, G2-G1 and G2-B1 are provided respectively, and openings are also formed in these second gate electrodes corresponding to the positions where the emitter 105 is formed.
【0009】このように構成されたカラーFEDにおい
て、カソード電極、第1のゲート電極および第2のゲー
ト電極のいずれかを、それぞれ、ライン走査用電極、画
像データに応じた電圧を供給する画像データ電極および
RGBの色画素を選択するための色画素選択電極として
用いることでカラー表示をすることができるものであ
り、例えば、カソード電極をライン走査用電極とし、第
1ゲート電極を画像データ電極、第2ゲート電極を色画
素選択電極とすることができる。In the color FED configured as described above, any one of the cathode electrode, the first gate electrode and the second gate electrode is supplied with a line scanning electrode and image data for supplying a voltage corresponding to the image data. Color display can be performed by using an electrode and a color pixel selection electrode for selecting RGB color pixels. For example, the cathode electrode is a line scanning electrode, the first gate electrode is an image data electrode, The second gate electrode can be a color pixel selection electrode.
【0010】また、前記図8の(a)に記載したFED
においては、各エミッタ105にそれぞれ対応して第2
のゲート電極107を設けているものであるが、第2の
ゲート電極(収束電極)を各画素に対応する複数個のエ
ミッタの配列(エミッタアレイ)毎に形成することも可
能であり、このようなFEDが提案されている(特開平
7−104679号公報)。Further, the FED shown in FIG.
, The second corresponding to each emitter 105
The second gate electrode (converging electrode) can be formed for each array (emitter array) of a plurality of emitters corresponding to each pixel. FEDs have been proposed (Japanese Patent Laid-Open No. 7-104679).
【0011】図8の(b)はこのFEDの構成を示す図
である。この図に示すように、第2のゲート電極107
は、複数のエミッタ105の配列を取り囲むように格子
状に形成されている。また、この例においては、アノー
ド電極109と第1のゲート電極104は正の同電位と
されており、第2のゲート電極107には負の電位が与
えられている。カソード電極102は図示するように1
画素を構成する複数個のエミッタ105がその上に配置
される単位領域とされており、120はカソード電極1
02をマトリクス駆動するためのTFT(Thin Film Tr
ansister:薄膜トランジスタ)部である。これにより選
択された単位領域から放出された電子は、収束電極10
7によって収束され、拡散することなくアノード109
に形成された蛍光体108に射突することとなる。FIG. 8B is a diagram showing the structure of this FED. As shown in this figure, the second gate electrode 107
Are formed in a lattice shape so as to surround the array of the plurality of emitters 105. Further, in this example, the anode electrode 109 and the first gate electrode 104 have the same positive potential, and the second gate electrode 107 has a negative potential. 1 for the cathode electrode 102 as shown
A plurality of emitters 105 forming a pixel is a unit region arranged thereon, and 120 is a cathode electrode 1.
02 for matrix driving (Thin Film Tr
ansister: thin film transistor) part. Electrons emitted from the selected unit area are focused on the focusing electrode 10
The anode 109 is converged by 7 and does not diffuse.
It will impinge on the phosphor 108 formed in the above.
【0012】[0012]
【発明が解決しようとする課題】前述した各タイプのF
EDにおいては、アノード電極に約200[V]以上と
いうかなり高い電圧を印加することが必要であった。し
たがって、発光部を選択するためにアノード電極をスト
ライプ状などに分割して形成し、それを順次選択して発
光表示させることは、高電圧でのスイッチングとなり駆
動回路の構成が困難となり、また、スイッチングにより
絶縁破壊が生じるなどの不都合が生じていた。したがっ
て、前記図8(a)に示した例においても、アノード電
極による発光領域の選択は行なわれていない。また、前
記図8(b)に示すように、TFT部により発光領域の
選択を行なう場合には、基板構造が複雑となり、コスト
が高くなるという欠点があった。[Problems to be Solved by the Invention]
In the ED, it was necessary to apply a considerably high voltage of about 200 [V] or more to the anode electrode. Therefore, if the anode electrode is divided into stripes or the like in order to select the light-emitting portion and then sequentially selected for light-emission display, switching at high voltage becomes difficult and the configuration of the drive circuit becomes difficult. Inconvenience such as dielectric breakdown occurs due to switching. Therefore, also in the example shown in FIG. 8A, the light emitting region is not selected by the anode electrode. Further, as shown in FIG. 8B, when the light emitting region is selected by the TFT portion, there is a drawback that the substrate structure becomes complicated and the cost becomes high.
【0013】そこで、本発明は、低いアノード電圧で駆
動できる電界放出素子を提供することを目的としてい
る。アノード電圧を低くすることにより、アノードでス
イッチングすることが容易となる。なお、表示素子にお
いて蛍光体の発光輝度はアノード電圧とアノード電流と
の積により決定されるため、アノード電圧を低下させた
分アノード電流を大きくすることにより所定の輝度を得
ることができる。Therefore, an object of the present invention is to provide a field emission device that can be driven with a low anode voltage. Lowering the anode voltage facilitates switching at the anode. Since the emission brightness of the phosphor in the display element is determined by the product of the anode voltage and the anode current, a predetermined brightness can be obtained by increasing the anode current by the amount that the anode voltage is lowered.
【0014】[0014]
【課題を解決するための手段】上記目的を達成するため
に、本発明の電界放出素子は、基板上に形成されたカソ
ード電極と、該カソード電極の上に形成されたエミッタ
と、該エミッタから電子を引き出すための引き出しゲー
ト電極と、前記エミッタの上方に配置され、前記引き出
しゲート電極により前記エミッタから引き出された電子
を通過させるか否かを制御するためのカットオフ電極
と、アノード電極とを有するものである。また、前記エ
ミッタは、コーン状エミッタの配列から構成されている
ものである。In order to achieve the above object, the field emission device of the present invention comprises a cathode electrode formed on a substrate, an emitter formed on the cathode electrode, and an emitter formed on the cathode electrode. An extraction gate electrode for extracting electrons, a cutoff electrode arranged above the emitter for controlling whether or not the extraction gate electrode allows the electrons extracted from the emitter to pass, and an anode electrode. I have. The emitter is composed of an array of cone-shaped emitters.
【0015】さらに、前記カットオフ電極は、前記引き
出しゲート電極上に絶縁層を介して形成された薄膜また
は金属板であって、前記コーン状エミッタの配列の直上
部に開口部が形成されたものにより構成されているもの
である。さらにまた、前記カットオフ電極は、前記引き
出しゲート電極上にX−Yマトリクス状に形成されてお
り、前記コーン状エミッタの配列における特定領域の直
上部の電界を変化させることができるようになされてい
るものである。Further, the cutoff electrode is a thin film or a metal plate formed on the extraction gate electrode via an insulating layer, and an opening is formed immediately above the array of the cone-shaped emitters. It is configured by. Furthermore, the cut-off electrode is formed in an XY matrix on the extraction gate electrode so that the electric field just above a specific region in the array of the cone-shaped emitters can be changed. There is something.
【0016】さらにまた、前記カットオフ電極は、電子
をカットオフする際には、少なくとも前記ゲート電極よ
り低い電位が印加されるものであり、また、電子を通過
させる際には、前記アノード電極より高い電位が印加さ
れるものである。Furthermore, the cut-off electrode is applied with a lower potential than at least the gate electrode when cutting off electrons, and when passing electrons, the cut-off electrode is more than the anode electrode. A high potential is applied.
【0017】エミッタの上部にカットオフ電極を形成し
たので、該カットオフ電極とエミッタの間に空間電荷飽
和領域が形成され、エミッタから放出された電子を従来
よりも低いアノード電圧でアノード電極に到達させるこ
とができるようになる。Since the cutoff electrode is formed above the emitter, a space charge saturation region is formed between the cutoff electrode and the emitter, and electrons emitted from the emitter reach the anode electrode at a lower anode voltage than before. Will be able to.
【0018】[0018]
【発明の実施の形態】図1に本発明の電界放出素子の概
略構成図を示す。この図において、1はガラス等からな
るカソード基板、2は該カソード基板上にアルミニウム
等の金属で形成されたカソード電極、5は該カソード電
極2上にモリブデン等の金属で形成されたコーン状のエ
ミッタである。3は、カソード2上のエミッタ5が形成
されていない領域に形成された絶縁層、4は該絶縁層3
上に形成された第1のゲート電極(引き出しゲート電
極)である。以上の構成は、従来のFECと同一であ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a schematic configuration diagram of a field emission device of the present invention. In this figure, 1 is a cathode substrate made of glass or the like, 2 is a cathode electrode made of a metal such as aluminum on the cathode substrate, and 5 is a cone-shaped substrate made of a metal such as molybdenum on the cathode electrode 2. It is an emitter. 3 is an insulating layer formed in a region on the cathode 2 where the emitter 5 is not formed, 4 is the insulating layer 3
It is a first gate electrode (lead-out gate electrode) formed above. The above configuration is the same as the conventional FEC.
【0019】また、10はガラス等からなるアノード基
板、9は該アノード基板10にITO(Indium Tin Oxi
de)等により形成された透明のアノード電極である。1
1は、本発明により新たに設けられた第2のゲート電極
(カットオフ電極)であり、前記第1のゲート電極4と
アノード電極9との中間的な位置に設けられている。Further, 10 is an anode substrate made of glass or the like, and 9 is ITO (Indium Tin Oxi) on the anode substrate 10.
de) and the like are transparent anode electrodes. 1
Reference numeral 1 denotes a second gate electrode (cutoff electrode) newly provided according to the present invention, which is provided at an intermediate position between the first gate electrode 4 and the anode electrode 9.
【0020】なお、ここで注意すべきは、前記図7
(b)あるいは図8に記載した第2のゲート電極(収束
電極)は、前記第1のゲート電極(引き出しゲート電
極)から近い位置、例えば引き出しゲート電極との間隔
が1μm程度のところに形成されているのに対し、本発
明における第2のゲート電極(カットオフ電極)は引き
出しゲート電極からより大きな間隔(約2μm以上)を
もった位置に配置されていることである。また、後述す
るように、従来の収束電極は、エミッタから放出された
電子の軌道を収束させるために負の電位が印加されてい
たが、本発明のカットオフ電極は、通常は引き出しゲー
ト電極と同電位とされており、また、引き出しゲート電
極よりも低い電圧とされたときには、放出された電子が
通過することを防止するものである。すなわち、この本
発明の第2のゲート電極(カットオフ電極)は、いわば
真空管あるいは蛍光表示管におけるグリッド電極に相当
するものということができる。It should be noted that the point shown in FIG.
The second gate electrode (converging electrode) shown in (b) or FIG. 8 is formed at a position close to the first gate electrode (extracting gate electrode), for example, at a distance of about 1 μm from the extracting gate electrode. On the other hand, the second gate electrode (cutoff electrode) in the present invention is arranged at a position with a larger distance (about 2 μm or more) from the extraction gate electrode. Further, as will be described later, in the conventional focusing electrode, a negative potential is applied in order to converge the trajectories of the electrons emitted from the emitter, but the cutoff electrode of the present invention is usually used as the extraction gate electrode. When the voltage is set to the same potential and the voltage is lower than that of the extraction gate electrode, the emitted electrons are prevented from passing through. That is, it can be said that the second gate electrode (cut-off electrode) of the present invention corresponds to, so to speak, a grid electrode in a vacuum tube or a fluorescent display tube.
【0021】このように構成された電界放出素子の動作
特性について、図5および図6に示したシミュレーショ
ン結果を参照して説明する。図5の(a)は各部の寸法
を示す図であり、図示するように、この例においては、
エミッタ5の底部の直径が1μm、エミッタ5と第1の
ゲート電極4との間の距離が1μm、第1のゲート電極
の開口部の直径が1.2μm、第1のゲート電極4およ
び第2のゲート電極の厚さが0.4μm、第2のゲート
電極の開口部の直径が100μmとされている。このよ
うな条件のもとで、カソード電極2と第1のゲート電極
4との間に電圧Vg 、カソード電極2と第2のゲート電
極11との間に電圧Vc 、カソード電極2とアノード電
極9との間に電圧Va を印加すると、エミッタ5から放
出された電子の軌跡は、例えば図5の(b)のようにな
る」。The operation characteristics of the field emission device thus constructed will be described with reference to the simulation results shown in FIGS. 5 and 6. FIG. 5A is a diagram showing the dimensions of each part. As shown in the figure, in this example,
The diameter of the bottom of the emitter 5 is 1 μm, the distance between the emitter 5 and the first gate electrode 4 is 1 μm, the diameter of the opening of the first gate electrode is 1.2 μm, the first gate electrode 4 and the second gate electrode 4 are The thickness of the gate electrode is 0.4 μm, and the diameter of the opening of the second gate electrode is 100 μm. Under these conditions, the voltage Vg is applied between the cathode electrode 2 and the first gate electrode 4, the voltage Vc is applied between the cathode electrode 2 and the second gate electrode 11, and the cathode electrode 2 and the anode electrode 9 are applied. When a voltage Va is applied between and, the trajectory of the electrons emitted from the emitter 5 becomes, for example, as shown in (b) of FIG.
【0022】このときに、第2のゲート電極11と第1
のゲート電極4との間の距離L1および第2のゲート電
極11とアノード電極9との間の距離L2を変化させた
ときのエミッタ電流(Ie)とアノード電流(Ia)の
値をシミュレーションした結果を図6の(a)および
(b)に示す。なお、このとき、各電圧は次の通りに設
定されている。 Vg1=Vg2=90[V] Va =30[V] また、アノード電極の幅は前記第2のゲート電極の開口
部と同じ100μmとされている。At this time, the second gate electrode 11 and the first gate electrode 11
Of the emitter current (Ie) and the anode current (Ia) when the distance L1 between the gate electrode 4 and the second gate electrode 11 and the distance L2 between the anode electrode 9 are changed. Is shown in FIGS. 6 (a) and 6 (b). At this time, each voltage is set as follows. Vg1 = Vg2 = 90 [V] Va = 30 [V] Further, the width of the anode electrode is 100 μm which is the same as the opening of the second gate electrode.
【0023】図6の(a)は前記距離L1およびL2の
値に対するエミッタ電流(Ie)とアノード電流(I
a)の値を示す表であり、同図(b)は距離L2を変化
させたときのアノード電流(Ia)とエミッタ電流(I
e)との比を示すグラフである。ここで、エミッタ電流
(Ie)はエミッタ5から放出された電子の総量に相当
し、アノード電流(Ia)はアノード電極9に到達した
電子の量に相当している。FIG. 6A shows the emitter current (Ie) and the anode current (Ie) with respect to the values of the distances L1 and L2.
FIG. 6B is a table showing the values of a), and FIG. 6B shows the anode current (Ia) and the emitter current (I) when the distance L2 is changed.
It is a graph which shows the ratio with e). Here, the emitter current (Ie) corresponds to the total amount of electrons emitted from the emitter 5, and the anode current (Ia) corresponds to the amount of electrons reaching the anode electrode 9.
【0024】図6の(b)から、前述した条件において
は、第2のゲート電極11とアノード電極9との距離L
2が100μmよりも小さいときには、エミッタ5から
放出された電子のうちの50%以上の電子がアノード電
極に到達していることがわかる。したがって、わずか3
0[V]という非常に低いアノード電圧Va により、実
用上十分なアノード電流が得られることがわかる。From FIG. 6B, under the above-mentioned conditions, the distance L between the second gate electrode 11 and the anode electrode 9 is L.
It can be seen that when 2 is smaller than 100 μm, 50% or more of the electrons emitted from the emitter 5 reach the anode electrode. Therefore, only 3
It can be seen that the anode current Va that is as low as 0 [V] provides a sufficient anode current for practical use.
【0025】本発明の電界放出素子は、第2のゲート電
極(カットオフ電極)を前記第1のゲート電極(引き出
しゲート電極)とアノード電極との間に設け、該第2の
ゲート電極に前記第1のゲート電極に印加されるゲート
電圧Vg1とほぼ等しいゲート電圧Vg2を印加することに
より、該第2のゲート電極とエミッタとの間に空間電荷
飽和領域を形成させ、アノードに従来よりも低いアノー
ド電圧を印加することによりアノードに電子を到達させ
るようにしたものである。このような構成により、数1
0ボルトのアノード電圧とすることが可能となる。In the field emission device of the present invention, a second gate electrode (cut-off electrode) is provided between the first gate electrode (lead-out gate electrode) and the anode electrode, and the second gate electrode is provided with the above-mentioned. By applying a gate voltage Vg2 that is substantially equal to the gate voltage Vg1 applied to the first gate electrode, a space charge saturation region is formed between the second gate electrode and the emitter, and the space is saturated at the anode, which is lower than before. Electrons are made to reach the anode by applying an anode voltage. With this configuration, the number 1
It is possible to have an anode voltage of 0 volts.
【0026】図3に上記本発明の電界放出素子を表示素
子に適用した実施の形態の断面図を示す。この図におい
て、8は前記アノード電極の下方に形成された蛍光体層
である。また、1画素に対応する複数個のエミッタから
なるエミッタアレイを取り囲むように前記第1のゲート
電極(引き出しゲート電極)4の上部に絶縁層3が形成
されており、その上に前記第2のゲート電極(カットオ
フ電極)11が形成されている。この第1のゲート電極
4と第2のゲート電極11との間に形成されている絶縁
層3は、カソード電極2と第1のゲート電極4との間に
形成されている絶縁層3よりも厚く形成されており、前
述したようなゲート間距離とされている。このように、
1画素を形成する複数個のエミッタから成るエミッタア
レイを取り囲むように第2のゲート電極11が形成され
ている。FIG. 3 shows a sectional view of an embodiment in which the field emission device of the present invention is applied to a display device. In this figure, 8 is a phosphor layer formed below the anode electrode. An insulating layer 3 is formed on the first gate electrode (lead-out gate electrode) 4 so as to surround an emitter array composed of a plurality of emitters corresponding to one pixel, and the second insulating layer 3 is formed on the insulating layer 3. A gate electrode (cutoff electrode) 11 is formed. The insulating layer 3 formed between the first gate electrode 4 and the second gate electrode 11 is larger than the insulating layer 3 formed between the cathode electrode 2 and the first gate electrode 4. It is formed thick and has the above-described gate-to-gate distance. in this way,
A second gate electrode 11 is formed so as to surround an emitter array including a plurality of emitters forming one pixel.
【0027】そして、第1のゲート電極(引き出しゲー
ト電極)4には数10ボルトのゲート電圧Vg が印加さ
れており、アノード電極9には数10ボルトのアノード
電圧Va が印加されている。また、第2のゲート電極
(カットオフ電極)には、図示するように、第1のゲー
ト電極4の電位を基準とするカットオフ電圧Vc が印加
され、このカットオフ電圧Vc が0ボルトとされ第2の
ゲート電極11に電圧Vg が印加されているときは、前
述したようにエミッタから放出された電子がアノード電
極9に到達して蛍光体8が発光される。また、前記カッ
トオフ電圧Vc が0ボルト以外の所定の電位とされたと
きには、第2のゲート電極11は第1のゲート電極4よ
りもカットオフ電圧Vc だけ低い電圧となり、エミッタ
5から放出された電子は第2のゲート電極11を通過し
てアノードに到達することがなく、蛍光体8が発光され
ることはない。A gate voltage Vg of several tens of volts is applied to the first gate electrode (extract gate electrode) 4, and an anode voltage Va of several tens of volts is applied to the anode electrode 9. Further, as shown in the figure, a cutoff voltage Vc based on the potential of the first gate electrode 4 is applied to the second gate electrode (cutoff electrode), and this cutoff voltage Vc is set to 0 volt. When the voltage Vg is applied to the second gate electrode 11, the electrons emitted from the emitter reach the anode electrode 9 and the phosphor 8 emits light as described above. Further, when the cutoff voltage Vc is set to a predetermined potential other than 0 volt, the second gate electrode 11 becomes a voltage lower than the first gate electrode 4 by the cutoff voltage Vc and is emitted from the emitter 5. The electrons do not pass through the second gate electrode 11 to reach the anode, and the phosphor 8 does not emit light.
【0028】このように、カットオフ電圧Vc を切り替
えることにより、発光、非発光を制御することが可能と
なる。たとえば、アノード電極をベタに形成し、アノー
ド電極と第1のゲート電極とに一定の電圧を印加してお
く。そして、カソード電極と第2のゲート電極とにより
XYマトリクスを形成して、マトリクス表示装置を構成
することができる。As described above, by switching the cutoff voltage Vc, it becomes possible to control light emission and non-light emission. For example, the anode electrode is formed solid and a constant voltage is applied to the anode electrode and the first gate electrode. Then, an XY matrix can be formed by the cathode electrode and the second gate electrode to form a matrix display device.
【0029】また、前述したように、本発明の電界放出
素子によれば数10ボルトという低いアノード電圧によ
り動作させることが可能であるため、アノード電極を所
定のパターン形状に形成して、アノード電圧を用いて選
択を行なうことが可能となる。従って、本発明の電界放
出素子を使用した場合には、次のような蛍光表示管にお
ける場合と同様の駆動方法を採用することも可能であ
る。 (1)アノード電極をベタに形成し、アノード電極と第
2のゲート電極に一定の電圧を供給しておく。そして、
カソード電極と第1のゲート電極とのマトリクスで表示
位置を選択する。 (2)アノード電極を所定のパターン形状に形成し、ア
ノード電圧によりパターンを選択し、第1のゲート電
圧、第2のゲート電圧およびカソード電圧を一定の電圧
とする。そして、アノード電圧により発光させるパター
ンの選択を行なう。Further, as described above, according to the field emission device of the present invention, it is possible to operate at a low anode voltage of several tens of volts. Therefore, by forming the anode electrode in a predetermined pattern shape, the anode voltage is reduced. It becomes possible to select using. Therefore, when the field emission device of the present invention is used, it is possible to adopt the same driving method as in the following fluorescent display tube. (1) A solid anode electrode is formed, and a constant voltage is supplied to the anode electrode and the second gate electrode. And
A display position is selected by a matrix of the cathode electrode and the first gate electrode. (2) The anode electrode is formed in a predetermined pattern shape, the pattern is selected by the anode voltage, and the first gate voltage, the second gate voltage, and the cathode voltage are set to constant voltages. Then, the pattern for light emission is selected according to the anode voltage.
【0030】次に、図3を参照して、本発明の電界放出
素子を表示装置に適用した他の実施の形態について説明
する。この実施の形態は、第2のアノード電極を直交す
る方向に2つ設ける方式である。図3の(a)はこの実
施の形態の断面図であり、(b)は斜視図である。これ
らの図において、12は、前記第2のゲート電極の上方
に絶縁層3を介して第2のゲート電極11と直交する方
向に設けられた第3のゲート電極である。図(b)に示
すように、この第2のゲート電極11であるX1とX
2、および第3のゲート電極12であるY1とY2によ
りエミッタアレイの四方が囲まれている。Next, another embodiment in which the field emission device of the present invention is applied to a display device will be described with reference to FIG. In this embodiment, two second anode electrodes are provided in a direction orthogonal to each other. 3A is a cross-sectional view of this embodiment, and FIG. 3B is a perspective view. In these drawings, 12 is a third gate electrode provided above the second gate electrode with the insulating layer 3 interposed therebetween in a direction orthogonal to the second gate electrode 11. As shown in FIG. 6B, the second gate electrodes 11 X1 and X
2 and the third gate electrodes 12 Y1 and Y2 surround the four sides of the emitter array.
【0031】このように構成することにより、第2のゲ
ート電極11と第3のゲート電極12とでマトリクスを
構成することができる。すなわち、第2のゲート電極1
1および第3のゲート電極12のいずれか一方を走査電
極とし、他方に画像データを供給することにより、マト
リクス表示装置を構成することができる。この場合に
は、他の電極にはすべて固定の電圧を印加するだけでよ
く、駆動が容易になるとともに、構造を簡単なものとす
ることができる。また、スイッチングをする必要がない
ため、容易に高電圧を印加することができ、エミッショ
ン電流を大きくすることが可能となる。この実施の形態
の構成は、グラフィック表示素子に好適である。With this structure, the second gate electrode 11 and the third gate electrode 12 can form a matrix. That is, the second gate electrode 1
A matrix display device can be configured by using one of the first and third gate electrodes 12 as a scanning electrode and supplying image data to the other. In this case, it suffices to apply a fixed voltage to all the other electrodes, which facilitates driving and simplifies the structure. Further, since it is not necessary to perform switching, a high voltage can be easily applied and the emission current can be increased. The configuration of this embodiment is suitable for a graphic display device.
【0032】図4は、本発明の他の実施の形態を示す図
である。この実施の形態は、アノード電極をストライプ
状に形成し、アノード電極と第2のゲート電極とでマト
リクスを構成するものである。この場合には、第1のゲ
ート電極およびカソード電極をベタに構成することがで
き、構成が簡単になる。この構成は、グラフィック表示
素子に好適である。FIG. 4 is a diagram showing another embodiment of the present invention. In this embodiment, the anode electrode is formed in a stripe shape, and the anode electrode and the second gate electrode form a matrix. In this case, the first gate electrode and the cathode electrode can be solidly formed, which simplifies the structure. This structure is suitable for a graphic display device.
【0033】なお、上述した各実施の形態においては、
第2のゲート電極(カットオフ電極)11を複数のコー
ン状エミッタ5の配列に対応して設けているが、これに
限られることはなく、各コーン状のエミッタ5毎にカッ
トオフ電極11を形成することもできる。In each of the above-mentioned embodiments,
The second gate electrode (cut-off electrode) 11 is provided corresponding to the array of the plurality of cone-shaped emitters 5, but the present invention is not limited to this, and the cut-off electrode 11 is provided for each cone-shaped emitter 5. It can also be formed.
【0034】また、以上においては、本発明の電界放出
素子を表示素子に適用した場合を例にとって説明した
が、これに限られることはなく、本発明の電界放出素子
はセンサなど他の素子にも適用することが可能である。Further, although the case where the field emission device of the present invention is applied to a display device has been described above as an example, the present invention is not limited to this, and the field emission device of the present invention can be applied to other devices such as a sensor. Can also be applied.
【0035】[0035]
【発明の効果】以上のように、本発明の電界放出素子に
よれば、アノード電圧を数10ボルトと低くすることが
できるため、蛍光表示管に近い低電圧動作を行なうこと
が可能となる。また、アノード電圧が低いため、アノー
ド選択をするときに高耐圧の駆動回路を必要としないの
で、安価に高精細グラフィック表示素子を作成すること
が可能となる。さらに、引き出しゲート電極により選択
を行なう必要がなくなるため、高耐圧の駆動回路が不要
となり、高電圧を容易に印加することができ、十分な放
電電流を得ることが可能となる。As described above, according to the field emission device of the present invention, since the anode voltage can be lowered to several tens of volts, a low voltage operation close to that of a fluorescent display tube can be performed. Further, since the anode voltage is low, a high breakdown voltage drive circuit is not required when selecting the anode, so that it is possible to inexpensively produce a high-definition graphic display element. Furthermore, since it is not necessary to make a selection by using the extraction gate electrode, a drive circuit having a high breakdown voltage is unnecessary, a high voltage can be easily applied, and a sufficient discharge current can be obtained.
【図1】本発明の電界放出素子の概略構成図である。FIG. 1 is a schematic configuration diagram of a field emission device of the present invention.
【図2】本発明の電界放出素子を表示素子に適用した実
施の形態を説明するための断面図である。FIG. 2 is a cross-sectional view for explaining an embodiment in which the field emission device of the present invention is applied to a display device.
【図3】本発明の電界放出素子を表示素子に適用した他
の実施の形態を説明するための図である。FIG. 3 is a diagram for explaining another embodiment in which the field emission device of the present invention is applied to a display device.
【図4】本発明の電界放出素子を表示素子に適用した場
合における駆動方法の一例を説明するための図である。FIG. 4 is a diagram for explaining an example of a driving method when the field emission device of the present invention is applied to a display device.
【図5】本発明の電界放出素子の動作を説明するための
図である。FIG. 5 is a diagram for explaining the operation of the field emission device of the present invention.
【図6】本発明の電界放出素子の動作を説明するための
図である。FIG. 6 is a diagram for explaining the operation of the field emission device of the present invention.
【図7】従来の電界放出素子の説明をするための図であ
る。FIG. 7 is a diagram for explaining a conventional field emission device.
【図8】従来の電界放出表示素子を説明するための図で
ある。FIG. 8 is a diagram for explaining a conventional field emission display element.
1、101 カソード基板 2、102 カソード電極 3、103 絶縁層 4、104 第1のゲート電極(引き出しゲート電極) 5、105 エミッタ 6、106 開口部 8、108 蛍光体層 9、109 アノード電極 10、110 アノード基板 11 第2のゲート電極(カットオフ電極) 12 第3のゲート電極(カットオフ電極) 107 従来技術における第2のゲート電極(収束電
極) 120 TFT部1, 101 cathode substrate 2, 102 cathode electrode 3, 103 insulating layer 4, 104 first gate electrode (extracting gate electrode) 5, 105 emitter 6, 106 opening 8, 108 phosphor layer 9, 109 anode electrode 10, 110 Anode Substrate 11 Second Gate Electrode (Cutoff Electrode) 12 Third Gate Electrode (Cutoff Electrode) 107 Second Gate Electrode (Converging Electrode) 120 in Conventional Technology 120 TFT Section
Claims (6)
極と、 前記エミッタの上方に配置され、前記引き出しゲート電
極により前記エミッタから引き出された電子を通過させ
るか否かを制御するためのカットオフ電極と、 アノード電極とを有する電界放出素子。1. A cathode electrode formed on a substrate, an emitter formed on the cathode electrode, an extraction gate electrode for extracting electrons from the emitter, and an extraction gate electrode disposed above the emitter. A field emission device having a cut-off electrode for controlling whether or not an electron extracted from the emitter is allowed to pass by a gate electrode, and an anode electrode.
配列から構成されていることを特徴とする前記請求項1
記載の電界放出素子。2. The emitter according to claim 1, wherein the emitter comprises an array of cone-shaped emitters.
The field emission device described.
ゲート電極上に絶縁層を介して形成された薄膜または金
属板であって、前記コーン状エミッタの配列の直上部に
開口部が形成されたものにより構成されていることを特
徴とする前記請求項2記載の電界放出素子。3. The cut-off electrode is a thin film or a metal plate formed on the extraction gate electrode via an insulating layer, and has an opening formed immediately above the array of the cone-shaped emitters. The field emission device according to claim 2, wherein the field emission device is configured by:
ゲート電極上にX−Yマトリクス状に形成されており、
前記コーン状エミッタの配列における特定領域の直上部
の電界を変化させることができるようになされているも
のであることを特徴とする前記請求項2記載の電界放出
素子。4. The cutoff electrode is formed in an XY matrix on the extraction gate electrode,
The field emission device according to claim 2, wherein the electric field immediately above a specific region in the array of the cone-shaped emitters can be changed.
オフする際には、少なくとも前記ゲート電極より低い電
位が印加されることを特徴とする前記請求項1〜4のい
ずれか1項に記載の電界放出素子。5. The cutoff electrode according to claim 1, wherein at the time of cutting off electrons, a potential lower than that of the gate electrode is applied. Field emission device.
せる際には、前記アノード電極より高い電位が印加され
ることを特徴とする前記請求項1〜5のいずれか1項に
記載の電界放出素子。6. The field emission according to claim 1, wherein the cut-off electrode is applied with a higher potential than the anode electrode when passing electrons. element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11115196A JP3235461B2 (en) | 1996-04-09 | 1996-04-09 | Field emission device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11115196A JP3235461B2 (en) | 1996-04-09 | 1996-04-09 | Field emission device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09283007A true JPH09283007A (en) | 1997-10-31 |
JP3235461B2 JP3235461B2 (en) | 2001-12-04 |
Family
ID=14553760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11115196A Expired - Fee Related JP3235461B2 (en) | 1996-04-09 | 1996-04-09 | Field emission device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3235461B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100433162B1 (en) * | 2000-08-29 | 2004-05-28 | 가부시키가이샤 노리타케 캄파니 리미티드 | Vacuum Fluorescent Display |
-
1996
- 1996-04-09 JP JP11115196A patent/JP3235461B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100433162B1 (en) * | 2000-08-29 | 2004-05-28 | 가부시키가이샤 노리타케 캄파니 리미티드 | Vacuum Fluorescent Display |
Also Published As
Publication number | Publication date |
---|---|
JP3235461B2 (en) | 2001-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3171121B2 (en) | Field emission display | |
JP4191701B2 (en) | Field emission display | |
JP2809129B2 (en) | Field emission cold cathode and display device using the same | |
US5404074A (en) | Image display | |
US5552659A (en) | Structure and fabrication of gated electron-emitting device having electron optics to reduce electron-beam divergence | |
JP2003263951A (en) | Field emission type electron source and driving method | |
JPH08505259A (en) | Flat panel display with triode structure using flat field emission cathode | |
US20030193297A1 (en) | Field emission cathode structure using perforated gate | |
US20020113544A1 (en) | Field emission display device having carbon nanotube emitter | |
JP3954002B2 (en) | Field emission display | |
KR100859685B1 (en) | Field emission display device having carbon-based emitter | |
US7078863B2 (en) | Cold-cathode electron source and field-emission display | |
JP3958288B2 (en) | Field emission display | |
US6225761B1 (en) | Field emission display having an offset phosphor and method for the operation thereof | |
JP3235461B2 (en) | Field emission device | |
JPH09306396A (en) | Field emission type display device | |
KR100282036B1 (en) | Field emission display and driving method thereof | |
US7005807B1 (en) | Negative voltage driving of a carbon nanotube field emissive display | |
JP3240710B2 (en) | Field emission display device | |
JP2577361Y2 (en) | Electron emitting device and image display device using the electron emitting device | |
JP2795184B2 (en) | Display device | |
JPH07104679A (en) | Electric field release type fluorescent display device | |
JP4222162B2 (en) | Field emission display | |
JPH05313600A (en) | Driving method for flat display | |
KR20060124209A (en) | Electron emission device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070928 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |