[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH09260428A - 半導体装置及びその実装方法 - Google Patents

半導体装置及びその実装方法

Info

Publication number
JPH09260428A
JPH09260428A JP6284796A JP6284796A JPH09260428A JP H09260428 A JPH09260428 A JP H09260428A JP 6284796 A JP6284796 A JP 6284796A JP 6284796 A JP6284796 A JP 6284796A JP H09260428 A JPH09260428 A JP H09260428A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
wire
mounting
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6284796A
Other languages
English (en)
Inventor
Eiji Takano
英治 高野
Shinya Shimizu
真也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6284796A priority Critical patent/JPH09260428A/ja
Priority to US08/819,935 priority patent/US5952727A/en
Publication of JPH09260428A publication Critical patent/JPH09260428A/ja
Priority to US09/336,674 priority patent/US6214156B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体チップと基板との熱膨張の差による表面
実装後の接続不良の発生を防止できる半導体装置及びそ
の実装方法を提供することを目的としている。 【解決手段】半導体チップ２１の各パッド上に所定の長
さの金属細線２３の一端をワイヤボンディングし、これ
ら金属細線２３の他端を基板２２に実装することを特徴
としている。半導体チップと基板との熱膨張の差により
発生した応力を金属細線のしなりを利用して吸収するこ
とができるので、熱膨張の差による表面実装後の接続不
良の発生を防止できる。従来のワイヤボンディング技術
を利用して半田バンプに代る接続部を形成するので、製
造工程の簡単化と低コスト化が図れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、フリップチップ
接続で基板に実装される半導体装置及びその実装方法に
関する。
【０００２】
【従来の技術】従来、フリップチップ接続で基板に実装
される半導体装置は、図５に示すように、半導体チップ
１１のパッド部と基板１２との間に半田バンプ１３が介
在され、リフローしてこの半田バンプ１３を溶融するこ
とによって半導体チップ１１のパッド部と基板１２とが
電気的に接続され実装されている。
【０００３】しかしながら、上記のような半導体装置及
びその実装方法では、半導体チップ１１と基板１２の熱
膨張係数が大きく異なるため、半導体チップ１１と基板
１２との熱膨張の差により、表面実装後に半田バンプ１
３が壊れやすく、接続不良を起こすという問題があっ
た。半導体チップ１１に用いられているシリコンの熱膨
張係数は、３．５［×１０-6／℃］程度であるのに対
し、基板１２に用いられているガラスエポキシの熱膨張
係数は１１〜１２［×１０-6／℃］である。
【０００４】
【発明が解決しようとする課題】上記のように、フリッ
プチップ接続で基板に実装される従来の半導体装置及び
その実装方法では、表面実装後に半導体チップ１１と基
板１２との熱膨張の差により、半導体チップ１１のパッ
ド部に形成した半田バンプ１３が壊れやすく、接続不良
を起こすという問題があった。
【０００５】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、半導体チップと
基板との熱膨張の差による表面実装後の接続不良の発生
を防止できる半導体装置及びその実装方法を提供するこ
とにある。
【０００６】
【課題を解決するための手段】この発明の請求項１に記
載した半導体装置は、フリップチップ接続で基板に実装
される半導体装置において、半導体チップの各パッド上
に所定の長さの金属細線の一端をワイヤボンディングし
て設け、これら金属細線の他端を基板に実装することを
特徴としている。
【０００７】また、この発明の請求項２に記載した半導
体装置は、フリップチップ接続で基板に実装される半導
体装置において、半導体チップの各パッド上に所定の長
さの金属細線の一端をワイヤボンディングして設け、こ
れら金属細線の一端と他端間を折曲し、この折曲部を基
板に実装することを特徴としている。
【０００８】請求項３に記載したように、前記基板は、
前記各金属細線との接合部に対応する位置に設けられた
半田ペースト層を備え、リフローすることによって実装
すること特徴とする。
【０００９】請求項４に記載したように、前記半導体チ
ップと前記基板との間に設けられる接着テープを更に備
え、前記接着テープで前記半導体チップと前記基板とを
固着することを特徴とする。
【００１０】請求項５に記載したように、前記半導体チ
ップと前記基板との間に設けられる熱可塑性の樹脂を更
に備え、前記フリップチップ接続のためのリフロー時
に、溶融されることにより前記半導体チップと前記基板
とを固着することを特徴とする。
【００１１】請求項６に記載したように、前記各金属細
線の表面に形成された半田メッキ層を更に備えることを
特徴とする。更に、この発明の請求項７に記載した半導
体装置の実装方法は、半導体チップの各パッドにワイヤ
ボンディング法により金属細線の一端をボンディングす
る工程と、前記ボンディングワイヤを引き上げ、所定の
長さに達した時に前記金属細線を切断する工程と、前記
半導体チップ上に形成された金属細線の他端を基板に搭
載する工程とを具備することを特徴としている。
【００１２】この発明の請求項８に記載した半導体装置
の実装方法は、半導体チップの各パッドにワイヤボンデ
ィング法により金属細線の一端を第１ボンディングする
工程と、前記金属細線を引き上げ、所定の長さに達した
時に引き下げて折曲する工程と、前記金属細線を前記半
導体チップに第２ボンディングして切断する工程と、前
記金属細線の折曲部を基板に搭載する工程とを具備する
ことを特徴としている。
【００１３】請求項９に記載したように、前記搭載工程
は、前記各金属細線との接合部に対応する位置に半田ペ
ースト層が形成された基板に半導体チップを載置し、リ
フローを行って前記半田ペースト層を溶融し、前記各金
属細線を前記基板に接合するものであることを特徴とす
る。
【００１４】請求項１０に記載したように、前記搭載工
程は、前記半導体チップと前記基板との間に接着テープ
を設ける工程を更に備え、前記接着テープで前記半導体
チップと前記基板とを固着することを特徴とする。
【００１５】請求項１１に記載したように、前記搭載工
程は、前記半導体チップと前記基板との間に熱可塑性の
樹脂を設ける工程と、リフローを行って前記各金属細線
と前記基板とを接合するとともに、前記熱可塑性の樹脂
を溶融させることにより、前記半導体チップと前記基板
とを固着することを特徴とする。
【００１６】請求項１２に記載したように、前記搭載工
程の前に、前記各金属細線を半田メッキする工程を備え
ることを特徴とする。請求項１のような構成によれば、
半導体チップと基板との熱膨張の差により発生した応力
を金属細線のしなりを利用して吸収することができるの
で、熱膨張の差による表面実装後の接続不良の発生を防
止できる。
【００１７】請求項２のように、金属細線を折曲して上
記折曲部を基板に実装すれば、接続の機械的強度を高く
できるので、実装強度を高めることができる。また、細
い金属細線を用いることができる。
【００１８】請求項３に記載したように、基板への実装
は各金属細線との接合部に対応する位置に設けた半田ペ
ースト層をリフローすることによって従来のフリップチ
ップ接続工程と同様に行うことができる。
【００１９】請求項４のように、半導体チップと基板と
の間に接着テープを設け、前記接着テープで半導体チッ
プと基板とを固着すれば実装強度を高めることができ、
少ない数の金属細線であっても十分な実装強度が得られ
る。
【００２０】請求項５のように、半導体チップと基板と
の間に熱可塑性の樹脂を設け、フリップチップ接続のた
めのリフロー時に溶融して半導体チップと基板とを固着
すれば、より実装強度を高めることができる。
【００２１】請求項６に記載したように各金属細線の表
面に半田メッキ層を設ければ、基板への搭載時の半田の
濡れ性を向上できる。請求項７のような製造方法によれ
ば、半導体チップと基板との熱膨張の差により発生した
応力を金属細線のしなりを利用して吸収することができ
るので、熱膨張の差による表面実装後の接続不良の発生
を防止できる。しかも、従来のワイヤボンディング技術
を利用して半田バンプに代る接続部を形成するので、製
造工程を簡単化でき、半田バンプを用いる場合に比べて
低コスト化が図れる。
【００２２】また、請求項８のように、金属細線を折曲
して上記折曲部を基板に実装すれば、接続の機械的強度
を高くできるので、実装強度を高めることができる。し
かも、従来のワイヤボンディング技術を利用して半田バ
ンプに代る接続部を形成し、折曲部はワイヤボンディン
グの際のループ制御と同様にして高精度に設定できるの
で、製造工程の簡単化、低コスト化並びに高精度化が図
れる。
【００２３】請求項９のように、基板への実装は各金属
細線との接合部に対応する位置に設けた半田ペースト層
をリフローすることによって従来のフリップチップ接続
工程と同様に行うことができ、実装工程が複雑化するこ
とはない。
【００２４】請求項１０のように、半導体チップと基板
との間に接着テープを設け、前記接着テープで半導体チ
ップと基板とを固着することにより、パッド数が少ない
場合であっても十分な実装強度が得られる。
【００２５】請求項１１に記載したように、半導体チッ
プと基板との間に熱可塑性の樹脂を設け、フリップチッ
プ接続のためのリフロー時に、溶融して半導体チップと
基板とを固着すれば、金属細線の基板への接合工程と半
導体チップと基板との固着工程を１つの工程で行うこと
ができる。請求項１２に記載したように、各金属細線の
表面を半田メッキすることにより、次の搭載工程におけ
る半田の濡れ性を向上できる。
【００２６】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１（ａ），（ｂ）はそ
れぞれ、この発明の第１の実施の形態に係る半導体装置
及びその実装方法について説明するためのもので、図１
（ａ）は半導体チップを基板に実装した状態を示す側面
図、図１（ｂ）は半導体チップを実装面側から見た斜視
図である。図において、２１は半導体チップ、２２は基
板、２３はボンディングワイヤ（金属細線）である。上
記ボンディングワイヤ２３は、ＡｕやＣｕ等からなり、
例えばボール部２３ａの幅Ｗは１００μｍ、ワイヤ部２
３ｂの直径φは５０μｍ、高さＨは１００μｍである。
【００２７】次に、上記半導体装置の実装方法について
説明する。まず、半導体チップ２１のパッド部に、ワイ
ヤボンディング技術を用いてボール部２３ａをボンディ
ングし、そのままワイヤ２３ｂを引き上げ、所定の長さ
に達したところでワイヤ２３ｂをカッターで切断、ある
いはトーチで溶断する。同様な動作を繰り返し、半導体
チップ２１の全てのパッド部にボンディングワイヤ２３
をボンディングする。
【００２８】その後、各ボンディングワイヤ２３との接
合部に対応する位置に半田ペースト層が印刷等で形成さ
れた基板２２に、上記半導体チップ２１を載置した後、
リフロー炉に入れてリフローすることにより、基板２２
に半導体チップ２１を搭載する。
【００２９】上記のような構成並びに実装方法によれ
ば、半導体チップ２１と基板２２との熱膨張の差により
発生した応力をボンディングワイヤ２３のしなりを利用
して吸収することができるので、熱膨張の差による表面
実装後の接続不良の発生を防止できる。また、基板２２
への搭載は、各ボンディングワイヤ２３との接合部に対
応する位置に設けた半田ペースト層をリフローすること
によって、従来のフリップチップ接続工程と同様に行う
ことができ、実装工程が複雑化することはない。しか
も、従来のワイヤボンディング技術を利用して半田バン
プに代る接続部を形成するので、製造工程を簡単化で
き、半田バンプを用いる場合に比して低コスト化が図れ
る。
【００３０】図２は、この発明の第２の実施の形態に係
る半導体装置及びその実装方法について説明するための
斜視図である。この実施の形態による半導体装置におい
ては、ボンディングワイヤ２３´を折曲し、この折曲部
を基板に接合するようにしている。このような構成によ
れば、接続の機械的強度が高くなるので実装強度を高め
ることができ、且つ細いボンディングワイヤ２３´であ
っても十分な実装強度が得られる。
【００３１】図２に示す構成は、半導体チップ２１のパ
ッド部に、ワイヤボンディング技術を用いてボール部を
第１ボンディングし、そのままワイヤ２３´を引き上
げ、その後、引き下げて上記パッド部上、あるいは上記
半導体チップ２１の表面に形成されたパッシベーション
膜等の絶縁層上に第２ボンディングしてワイヤ２３´を
切断する。同様な動作を繰り返し、半導体チップ２１の
全てのパッド部にボンディングワイヤ２３´をボンディ
ングする。
【００３２】このような製造方法によれば、折曲部はワ
イヤボンディング技術におけるループ制御を利用して高
さと曲率を高精度に設定できるので、製造工程の簡単
化、低コスト化並びに高精度化が図れる。
【００３３】図３は、この発明の第３の実施の形態に係
る半導体装置及びその実装方法について説明するための
もので、半導体チップ２１と基板２２との間に接着テー
プ２４を設け、この接着テープ２４で半導体チップ２１
と基板２２とを固着したものである。ボンディングワイ
ヤとしては、第１及び第２の実施の形態に示したいずれ
も用いることができる。
【００３４】このような構成並びに実装方法によれば、
ボンディングワイヤ２３，２３´で半導体チップ２１を
基板に実装する第１，第２の実施の形態に比して実装強
度を高めることができる。
【００３５】図４（ａ），（ｂ）はそれぞれ、この発明
の第４の実施の形態に係る半導体装置及びその実装方法
について説明するためのもので、リフロー前の状態とリ
フロー後の状態を示している。まず、第１，第２の実施
態様と同様にしてボンディングワイヤ２３を形成する。
その後、半導体チップ２１と半田ペースト層が形成され
た基板２２との間に図４（ａ）に示すような熱可塑性樹
脂シート２５を設ける。この樹脂シート２５は、ボール
部の高さより厚く、且つ半導体チップ２１と基板２２間
の幅より薄いもので、例えば１００〜２００μｍ程度の
厚さである。上記半導体チップ２１と基板２２をリフロ
ー炉に入れて例えば２４０℃の温度でリフローする。こ
れによって、基板２２上に形成された半田ペースト層が
溶融されてボンディングワイヤ２３が基板２１に接合さ
れ、半導体チップ２１が基板２２に実装される。この
際、上記実装のためのリフロー工程において、熱可塑性
樹脂シート２５が溶け、図４（ｂ）に示すように半導体
チップ２１と基板２２とが固着される。
【００３６】このような構成並びに製造方法によれば、
熱可塑性樹脂によって半導体チップ２１と基板２２とを
固着するので、第１，第２の実施の形態に比して実装強
度を高めることができる。また、フリップチップ接続の
ためのリフロー時に、熱可塑性樹脂シート２５を溶融し
て半導体チップ２１と基板２２とを固着するので、従来
のリフロー炉やリフロー工程をそのまま利用でき、製造
工程の複雑化を招くこともない。
【００３７】なお、半導体チップ２１がメモリの場合に
は４０〜５０ピン、あるいはそれ以上であるので第１，
第２の実施の形態の構成でも十分な実装強度が得られる
が、ピン数が少ない場合には実装強度が低くなるので、
上記第３，第４の実施の形態のような構成並びに製造方
法によってこの問題を回避できる。
【００３８】この発明は上述した第１ないし第４の実施
の形態に限定されるものではなく、要旨を逸脱しない範
囲で種々変形して実施可能である。例えば、各実施の形
態におけるボンディングワイヤ２３，２３´を予め半田
メッキすれば基板への搭載時の半田の濡れ性を向上でき
る。また、半導体チップ２１の対向する２辺に沿ってボ
ンディングワイヤ２３，２３´を形成する場合を例にと
って説明したが、４辺に形成しても良く、全面に形成し
ても良い。ボンディングワイヤ２３，２３´を直線的に
配置する場合を例にとって説明したが、千鳥状に配置し
ても良いのは勿論である。
【００３９】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップと基板との熱膨張の差による表面実装
後の接続不良の発生を防止できる半導体装置及びその実
装方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置
及びその実装方法について説明するためのもので、
（ａ）図は側面図、（ｂ）図は半導体チップを実装面側
から見た斜視図。
【図２】この発明の第２の実施の形態に係る半導体装置
及びその実装方法について説明するためのもので、半導
体チップを実装面側から見た斜視図。
【図３】この発明の第３の実施の形態に係る半導体装置
及びその実装方法について説明するための側面図。
【図４】この発明の第４の実施の形態に係る半導体装置
及びその実装方法について説明するためのもので、
（ａ）図はリフロー前の状態を示す側面図、（ｂ）図は
リフロー後の状態を示す側面図。
【図５】フリップチップ接続で基板に実装される従来の
半導体装置及びその実装方法について説明するための側
面図。
【符号の説明】
２１…半導体チップ、２２…基板、２３，２３´…ボン
ディングワイヤ（金属細線）、２３ａ…ボール部、２３
ｂ…ワイヤ部、２４…接着テープ、２５…熱可塑性樹脂
シート。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップ接続で基板に実装される
    半導体装置において、半導体チップの各パッド上に所定
    の長さの金属細線の一端をワイヤボンディングして設
    け、これら金属細線の他端を基板に実装することを特徴
    とする半導体装置。
  2. 【請求項２】 フリップチップ接続で基板に実装される
    半導体装置において、半導体チップの各パッド上に所定
    の長さの金属細線の一端をワイヤボンディングして設
    け、これら金属細線の一端と他端間を折曲し、この折曲
    部を基板に実装することを特徴とする半導体装置。
  3. 【請求項３】 前記基板は、前記各金属細線との接合部
    に対応する位置に設けられた半田ペースト層を備え、リ
    フローすることによって実装すること特徴とする請求項
    １または２に記載の半導体装置。
  4. 【請求項４】 前記半導体チップと前記基板との間に設
    けられる接着テープを更に備え、前記接着テープで前記
    半導体チップと前記基板とを固着することを特徴とする
    請求項１ないし３いずれか１つの項に記載の半導体装
    置。
  5. 【請求項５】 前記半導体チップと前記基板との間に設
    けられる熱可塑性の樹脂を更に備え、前記フリップチッ
    プ接続のためのリフロー時に、溶融されることにより前
    記半導体チップと前記基板とを固着することを特徴とす
    る請求項１ないし３いずれか１つの項に記載の半導体装
    置。
  6. 【請求項６】 前記各金属細線の表面に形成された半田
    メッキ層を更に備えることを特徴とする請求項１ないし
    ５いずれか１つの請求項に記載の半導体装置。
  7. 【請求項７】 半導体チップの各パッドにワイヤボンデ
    ィング法により金属細線の一端をボンディングする工程
    と、前記ボンディングワイヤを引き上げ、所定の長さに
    達した時に前記金属細線を切断する工程と、前記半導体
    チップ上に形成された金属細線の他端を基板に搭載する
    工程とを具備することを特徴とする半導体装置の実装方
    法。
  8. 【請求項８】 半導体チップの各パッドにワイヤボンデ
    ィング法により金属細線の一端を第１ボンディングする
    工程と、前記金属細線を引き上げ、所定の長さに達した
    時に引き下げて折曲する工程と、前記金属細線を前記半
    導体チップに第２ボンディングして切断する工程と、前
    記金属細線の折曲部を基板に搭載する工程とを具備する
    ことを特徴とする半導体装置の実装方法。
  9. 【請求項９】 前記搭載工程は、前記各金属細線との接
    合部に対応する位置に半田ペースト層が形成された基板
    に半導体チップを載置し、リフローを行って前記半田ペ
    ースト層を溶融し、前記各金属細線を前記基板に接合す
    るものであることを特徴とする請求項７または８に記載
    の半導体装置の実装方法。
  10. 【請求項１０】 前記搭載工程は、前記半導体チップと
    前記基板との間に接着テープを設ける工程を更に備え、
    前記接着テープで前記半導体チップと前記基板とを固着
    することを特徴とする請求項７ないし９いずれか１つの
    項に記載の半導体装置の実装方法。
  11. 【請求項１１】 前記搭載工程は、前記半導体チップと
    前記基板との間に熱可塑性の樹脂を設ける工程と、リフ
    ローを行って前記各金属細線と前記基板とを接合すると
    ともに、前記熱可塑性の樹脂を溶融させることにより、
    前記半導体チップと前記基板とを固着する工程とを有す
    ることを特徴とする請求項７ないし９いずれか１つの項
    に記載の半導体装置の実装方法。
  12. 【請求項１２】 前記搭載工程の前に、前記各金属細線
    を半田メッキする工程を備えることを特徴とする請求項
    ７ないし１１いずれか１つの項に記載の半導体装置の実
    装方法。
JP6284796A 1996-03-19 1996-03-19 半導体装置及びその実装方法 Pending JPH09260428A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6284796A JPH09260428A (ja) 1996-03-19 1996-03-19 半導体装置及びその実装方法
US08/819,935 US5952727A (en) 1996-03-19 1997-03-18 Flip-chip interconnection having enhanced electrical connections
US09/336,674 US6214156B1 (en) 1996-03-19 1999-06-21 Semiconductor device mounted on board by flip-chip and method for mounting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6284796A JPH09260428A (ja) 1996-03-19 1996-03-19 半導体装置及びその実装方法

Publications (1)

Publication Number Publication Date
JPH09260428A true JPH09260428A (ja) 1997-10-03

Family

ID=13212117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6284796A Pending JPH09260428A (ja) 1996-03-19 1996-03-19 半導体装置及びその実装方法

Country Status (2)

Country Link
US (2) US5952727A (ja)
JP (1) JPH09260428A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476503B1 (en) 1999-08-12 2002-11-05 Fujitsu Limited Semiconductor device having columnar electrode and method of manufacturing same
US6690090B2 (en) 2001-01-26 2004-02-10 Nec Electronics Corporation Semiconductor device having reliable coupling with mounting substrate
JP2010192928A (ja) * 1999-08-12 2010-09-02 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US7880290B2 (en) 2006-12-29 2011-02-01 Samsung Electronics Co., Ltd. Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357332B (en) * 1997-03-12 1999-05-01 Seiko Epson Corp Electronic parts module and the electronic machine
US6268662B1 (en) * 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
US6175160B1 (en) * 1999-01-08 2001-01-16 Intel Corporation Flip-chip having an on-chip cache memory
US7084716B2 (en) * 2001-04-10 2006-08-01 Picosecond Pulse Labs Ultrafast sampler with coaxial transition
US6900710B2 (en) * 2001-04-10 2005-05-31 Picosecond Pulse Labs Ultrafast sampler with non-parallel shockline
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7358834B1 (en) 2002-08-29 2008-04-15 Picosecond Pulse Labs Transmission line voltage controlled nonlinear signal processors
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
US7612629B2 (en) * 2006-05-26 2009-11-03 Picosecond Pulse Labs Biased nonlinear transmission line comb generators
US9082763B2 (en) * 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
US5813115A (en) * 1994-08-03 1998-09-29 Matsushita Electric Industrial Co., Ltd. Method of mounting a semiconductor chip on a wiring substrate
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476503B1 (en) 1999-08-12 2002-11-05 Fujitsu Limited Semiconductor device having columnar electrode and method of manufacturing same
JP2010192928A (ja) * 1999-08-12 2010-09-02 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US6690090B2 (en) 2001-01-26 2004-02-10 Nec Electronics Corporation Semiconductor device having reliable coupling with mounting substrate
US7880290B2 (en) 2006-12-29 2011-02-01 Samsung Electronics Co., Ltd. Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same

Also Published As

Publication number Publication date
US6214156B1 (en) 2001-04-10
US5952727A (en) 1999-09-14

Similar Documents

Publication Publication Date Title
JPH09260428A (ja) 半導体装置及びその実装方法
US5805422A (en) Semiconductor package with flexible board and method of fabricating the same
US5889326A (en) Structure for bonding semiconductor device to substrate
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP2002151551A (ja) フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6396155B1 (en) Semiconductor device and method of producing the same
EP0482940B1 (en) Method of forming an electrical connection for an integrated circuit
JP3243956B2 (ja) 半導体装置およびその製造方法
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
JPH11168116A (ja) 半導体チップ用電極バンプ
US6958262B2 (en) Mounting structure of semiconductor device and mounting method thereof
JP2803664B2 (ja) 基板接続構造
JPH05190601A (ja) フリップチップ接合方法
JP2004253598A (ja) 電子部品の実装方法
JPH05235091A (ja) フィルムキャリア半導体装置
JPH11340352A (ja) 実装構造体
JP2001267368A (ja) フリップチップ実装構造
JP3006957B2 (ja) 半導体装置の実装体
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JP2001156095A (ja) 電極、半導体装置および製造方法
EP0923128A1 (en) Semiconductor package and method for manufacturing the same
JP2000260927A (ja) 半導体素子構造体および半導体装置
JP2000100868A (ja) 半導体装置およびその製造方法
JPH1079403A (ja) 半導体装置及びその製造方法
JP2721790B2 (ja) 半導体装置の封止方法