[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH09260350A - Plasma etching method of oxide silicon-based insulating film - Google Patents

Plasma etching method of oxide silicon-based insulating film

Info

Publication number
JPH09260350A
JPH09260350A JP6241796A JP6241796A JPH09260350A JP H09260350 A JPH09260350 A JP H09260350A JP 6241796 A JP6241796 A JP 6241796A JP 6241796 A JP6241796 A JP 6241796A JP H09260350 A JPH09260350 A JP H09260350A
Authority
JP
Japan
Prior art keywords
insulating film
silicon oxide
gas containing
constituent elements
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6241796A
Other languages
Japanese (ja)
Other versions
JP3453996B2 (en
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP06241796A priority Critical patent/JP3453996B2/en
Publication of JPH09260350A publication Critical patent/JPH09260350A/en
Application granted granted Critical
Publication of JP3453996B2 publication Critical patent/JP3453996B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain excellent selection ratio to substratum material layers and a resist mask, and reduce microloading effect and particle contamination, by using mixture gas which contains gas containg N and H as constituent elements and gas containing C and F as constituent elements. SOLUTION: A silicon oxide-based insulating film 3 on substratum material layers 1, 2 is patterned by using mixture gas which contains gas containing N and H as constituent elements and gas containing C and F as constituent elements. For example, the silicon oxide-based insulating film 3 composed of SiO2 is formed on a semiconductor substrate 1 of Si or the like on which an impurity diffusion layer 2 or the like is previously formed. A resist mask 4 having an aperture diameter of 0.25μm is patterned on a connection hole aperture position. Then an exposed part of the silicon oxide-based insulating film 3 is plasma etched with mixture gas of C3 F8 and NH3 by using a magnetron RIE equipment which jointly uses an magnetic field, and a contact hole 5 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は高集積度半導体装置
等の製造分野で適用される酸化シリコン系絶縁膜のプラ
ズマエッチング方法に関し、更に詳しくは、導電材料等
からなる下地材料層上の酸化シリコン系絶縁膜に接続孔
を開口する場合等に用いて有用な、酸化シリコン系絶縁
膜のプラズマエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma etching method for a silicon oxide-based insulating film applied in the field of manufacturing highly integrated semiconductor devices and the like, and more particularly to silicon oxide on a base material layer made of a conductive material or the like. The present invention relates to a plasma etching method for a silicon oxide insulating film, which is useful when a connection hole is opened in the insulating film.

【0002】[0002]

【従来の技術】LSI等の半導体装置の高集積度化、高
性能化が進展するに伴い、そのデザインルールはハーフ
ミクロンからサブクォータミクロンへと縮小しつつあ
る。これに伴い、酸化シリコン系絶縁膜に微細加工を施
し、接続孔等を形成するためのプラズマエッチング方法
に対する技術的要求はますます厳しさを増している。
2. Description of the Related Art With the progress of higher integration and higher performance of semiconductor devices such as LSI, the design rule thereof is being reduced from half micron to subquarter micron. Along with this, the technical requirements for a plasma etching method for forming a connection hole or the like by subjecting a silicon oxide type insulating film to fine processing have become more and more strict.

【0003】例えば、半導体デバイスの信号処理の高速
化や、半導体素子自体の微細化を図るため、例えばMO
Sトランジスタにおいては不純物拡散層の接合深さが浅
くなっている。またSRAMの負荷抵抗素子として用い
られるPMOS−TFTのソース・ドレイン領域に臨む
接続孔を開口するデバイス構造がある。このような薄い
導電材料層を下地とする酸化シリコン系絶縁膜のプラズ
マエッチングにおいては、従来以上に対下地材料層との
選択性に優れ、下地材料層のダメージが少ないプラズマ
エッチング方法が求められる。
For example, in order to speed up signal processing of a semiconductor device and miniaturize the semiconductor element itself, for example, MO
In the S transistor, the junction depth of the impurity diffusion layer is shallow. There is also a device structure in which a connection hole facing the source / drain region of a PMOS-TFT used as a load resistance element of SRAM is opened. In plasma etching of a silicon oxide insulating film having such a thin conductive material layer as a base, a plasma etching method which is more excellent in selectivity with respect to the base material layer than the conventional one and causes less damage to the base material layer is required.

【0004】さらに、対レジストマスクの選択比向上も
重要な問題である。微細なデザインルールの半導体装置
を安定に製造するために、プラズマエッチング中に生じ
るレジストマスクの後退による寸法変換差の発生は、極
く僅かなレベルのものでも許容され難くなりつつあるか
らである。
Further, improving the selection ratio of resist masks is also an important issue. This is because, in order to stably manufacture a semiconductor device having a fine design rule, it is becoming difficult to allow the dimensional conversion difference due to the receding of the resist mask during plasma etching, even if the difference is extremely small.

【0005】酸化シリコン系材料膜のプラズマエッチン
グは、強固なSi−O結合(705kJ/mol)を切
断する必要があるため、スパッタリング効果のあるイオ
ン性の強いエッチングモードが採用されている。一般的
なエッチングガスはCF4 やC3 8 を代表とする
CF系ガスを主体とするものであり、CF系ガスから解
離生成するCFx + の入射イオンエネルギによるスパッ
タリング作用と、構成元素である炭素の還元性によるS
i−O結合の分断作用、および蒸気圧の大きい反応生成
物であるSiFx の生成除去を利用するものである。し
かしイオンモードのプラズマエッチングの特徴として、
エッチングレートは一般に大きくはない。そこで高速エ
ッチングを指向して入射イオンエネルギを高めると、エ
ッチング反応は物理的なスパッタリングを主体とする形
となり、選択性は低下する。すなわち、CF系ガスによ
る酸化シリコン系材料層のプラズマエッチングは、高速
性と選択性は両立しがたいものであった。
In plasma etching of a silicon oxide-based material film, a strong Si--O bond (705 kJ / mol) needs to be cut, so that an etching mode having a strong ionic property with a sputtering effect is adopted. Common etching gases are CF 4 and C 3 F 8 etc. Is mainly used, and the sputtering action by the incident ion energy of CF x + that is dissociated and produced from the CF-based gas and S by the reducing property of carbon as a constituent element.
It utilizes the breaking action of the i—O bond and the generation and removal of SiF x , which is a reaction product having a large vapor pressure. However, as a feature of ion mode plasma etching,
The etching rate is generally not high. Therefore, when the incident ion energy is increased by directing high-speed etching, the etching reaction mainly consists of physical sputtering, and the selectivity is lowered. That is, the plasma etching of the silicon oxide based material layer with the CF based gas is difficult to achieve both high speed and selectivity.

【0006】また従来技術により高い選択比を得るため
には、CF系ガスの反応生成物を主体とするフッ化炭素
系ポリマを厚く堆積する必要があり、このようなガスケ
ミストリで同一エッチングチャンバ内でプラズマエッチ
ングを重ねると、エッチングレートの低下やパーティク
ルレベルの悪化を招く。エッチングレートの低下は微細
パターンほど顕著に表れ、いわゆるマイクロローディン
グ効果による接続孔の抜け不良が発生する。
Further, in order to obtain a high selection ratio by the conventional technique, it is necessary to thickly deposit a fluorocarbon-based polymer mainly containing a reaction product of a CF-based gas, and such a gas chemistry is used in the same etching chamber. If the plasma etching is repeated at 1, the etching rate is lowered and the particle level is deteriorated. The lower the etching rate is, the more pronounced the finer the pattern becomes, and the defective contact hole is caused by the so-called microloading effect.

【0007】酸化シリコン系絶縁膜のプラズマエッチン
グにおける選択比を向上するため、CF系ガスにH2
添加したり、分子中にHを含むCHF3 等CHF系ガス
を採用する従来技術がある。これはプラズマ中に生成す
るHラジカル(H* )により、プラズマ中の過剰なFラ
ジカル(F* )を捕捉し、HFの形でエッチングチャン
バ外に除去し、エッチング反応系の実質的なC/F比
(C原子とF原子の割合い)を増加させる思想にもとづ
く。C/F比の増加は、エッチングと競合して堆積する
フッ化炭素系ポリマ中のF原子の含有量を低減し、イオ
ン入射耐性向上等の膜質強化作用があり、したがってS
i等の下地との選択性を向上する効果がある。フッ化炭
素系ポリマは、被エッチング膜である酸化シリコン系絶
縁膜上ではその表面からスパッタアウトされるO原子と
反応して酸化除去されるので実質的には堆積せず、エッ
チングレートを低下することはない。しかしフッ化炭素
系ポリマは、酸化作用を有さないSi等の下地上に専ら
堆積し、イオン入射から下地を保護するため実質的なエ
ッチングストッパとして機能し、このために選択比が向
上するのである。これらC/F比の概念や高選択性が達
成される機構については、例えばJ.Vac.Scie
nce.Tech,16(2),391(1979)に
報告されている。
In order to improve the selection ratio in the plasma etching of the silicon oxide type insulating film, there is a conventional technique in which H 2 is added to CF type gas or CHF type gas such as CHF 3 containing H in the molecule is adopted. This is because H radicals (H * ) generated in the plasma trap excess F radicals (F * ) in the plasma and remove them in the form of HF to the outside of the etching chamber. It is based on the idea of increasing the F ratio (the ratio of C atoms to F atoms). Increasing the C / F ratio reduces the F atom content in the fluorocarbon-based polymer that is deposited in competition with etching, and has the effect of enhancing the film quality such as improving the ion injection resistance.
It has the effect of improving the selectivity of the i or the like with the base. The fluorocarbon-based polymer does not substantially deposit on the silicon oxide-based insulating film, which is the film to be etched, because it reacts with O atoms sputtered out from the surface and is oxidized and removed, thus lowering the etching rate. There is no such thing. However, the fluorocarbon polymer is exclusively deposited on the lower surface of Si, which does not have an oxidizing action, and functions as a substantial etching stopper to protect the base from the ion incidence, which improves the selection ratio. is there. For the concept of these C / F ratios and the mechanism by which high selectivity is achieved, see J. Vac. Scie
nce. Tech, 16 (2), 391 (1979).

【0008】また最近においては、イオン入射耐性とい
う物理的観点とは異なった立場からフッ化炭素系ポリマ
の膜質を見直す動向がある。すなわち、F原子リッチな
フッ化炭素系ポリマが下地材料層であるSi等の露出面
に堆積した場合には、フッ化炭素系ポリマ中のF原子と
下地のSi原子とは、単なる吸着あるいは付着にとどま
らず、イオンの入射にアシストされて化学反応および反
応生成物の脱離過程と進む。この一連の過程は、とりも
なおさずエッチング反応であり、対下地材料層の選択比
が低下する原因となる。このような観点から、フッ化炭
素系ガスにCOを添加し、プラズマ中の過剰なF* をC
OFx 等の形で捕捉してC/F比を増加する試みが第4
0回応用物理学関係連合講演会(1993年春季年会)
講演予稿集p614、講演番号31a−ZE−10に報
告されている。また同様の観点から、NF3 等の無機フ
ッ素系エッチングガスにCOを添加して余剰のF* を捕
捉し、選択比を向上する提案が、例えば米国特許第4,
807,016号明細書に開示されている。
Recently, there is a trend to reconsider the film quality of fluorocarbon polymers from a standpoint different from the physical viewpoint of ion incidence resistance. That is, when a fluorocarbon-based polymer rich in F atoms is deposited on an exposed surface such as Si which is the base material layer, the F atoms in the fluorocarbon-based polymer and the base Si atoms are simply adsorbed or attached. Not only the above, but also the process of desorption of chemical reaction and reaction products is assisted by the incidence of ions. This series of processes is an etching reaction, and causes a reduction in the selection ratio of the base material layer. From such a viewpoint, CO is added to a fluorocarbon gas to remove excess F * in the plasma from C
The fourth attempt is to capture it in the form of OF x and increase the C / F ratio.
0th Joint Lecture on Applied Physics (Spring Annual Meeting 1993)
Reported in Lecture Proceedings p614, Lecture No. 31a-ZE-10. From the same point of view, there is a proposal of adding CO to an inorganic fluorine-based etching gas such as NF 3 to capture surplus F * and improving the selection ratio, for example, US Pat.
No. 807,016.

【0009】しかしながら、フッ化炭素系ガスにH2
COを添加して下地材料層との選択比を向上する手法に
おいては、これら添加ガスの引火性や安全性について充
分な配慮が必要である。とりわけクリーンルーム等の閉
鎖空間での取り扱いには、検討の余地が大きい。また実
用化に当たっては排気ガスの処理設備を新たに設ける必
要がある。
However, in the method of adding H 2 or CO to the fluorocarbon gas to improve the selectivity with respect to the underlying material layer, sufficient consideration must be given to the flammability and safety of these added gases. . Especially, there is a lot of room for consideration in handling in a closed space such as a clean room. In addition, for practical use, it is necessary to newly install exhaust gas treatment equipment.

【0010】一方半導体装置内での信号伝播の遅延を防
止するため、配線間の絶縁膜を低誘電率化し配線間容量
を低減する試みがロジックLSI等の高速性を要求され
る半導体デバイスを主体として鋭意検討されている。低
誘電率材料としては一般的な層間絶縁膜材料であるSi
2 にFを添加したSiOFが代表的であり、成膜プロ
セスにおいて従来技術と連続性があることからも注目さ
れる。一例としてTEOS/O2 /CF4 系原料ガスを
用いたプラズマCVD方法が1993 DryProc
ess Symposium 予稿集p163、講演番
号V−2に報告されている。この方法によればSiO2
に6at.%程度のFを含有させることにより、比誘電
率は4.1から3.2程度まで低減される。
On the other hand, in order to prevent the delay of signal propagation in the semiconductor device, an attempt to reduce the dielectric constant of the insulating film between the wirings to reduce the capacitance between the wirings is mainly applied to a semiconductor device such as a logic LSI which requires high speed. Is being studied as Si, which is a general interlayer insulating film material, as a low dielectric constant material
SiOF in which F is added to O 2 is typical, and it is noted that it is continuous with the conventional technique in the film forming process. As an example, a plasma CVD method using a TEOS / O 2 / CF 4 type raw material gas is 1993 DryProc.
Reported in ess Symposium Proceedings p163, Lecture No. V-2. According to this method, SiO 2
6 at. The relative permittivity is reduced from 4.1 to 3.2 by including about F of F.

【0011】しかしながら、SiOFやSiONF等の
低誘電率酸化シリコン系絶縁膜のプラズマエッチングに
おいては、これら被エッチング膜からエッチング中に逐
次F* が放出され、プラズマ中のF* 濃度を高める。被
エッチング膜から放出されるF* も、下地材料層である
シリコンや、レジストマスクのエッチャントとなるの
で、エッチング選択比の確保はSiO2 やPSG、BS
G、BPSG等の一般的な酸化シリコン系絶縁膜に比較
して一層困難なものとなる。
However, in plasma etching of a low dielectric constant silicon oxide insulating film such as SiOF or SiONF, F * is successively released from these films to be etched during etching, and the F * concentration in plasma is increased. F * emitted from the film to be etched also serves as an etchant for the underlying material layer such as silicon and the resist mask, so that the etching selection ratio can be ensured by SiO 2 , PSG, or BS.
It becomes more difficult as compared with general silicon oxide type insulating films such as G and BPSG.

【0012】[0012]

【発明が解決しようとする課題】本発明は、上述したS
iOF系絶縁膜をも含む酸化シリコン系絶縁膜のプラズ
マエッチングに関する各種問題点を解決することをその
課題としている。すなわち本発明の課題は、下地材料層
上に形成された酸化シリコン系絶縁膜をパターニングす
るに当たり、対下地材料層および対レジストマスクの選
択比に優れ、かつマイクロローディング効果が小さくパ
ーティクル汚染の少ないプラズマエッチング方法を提供
することである。
SUMMARY OF THE INVENTION The present invention provides the above-described S
It is an object to solve various problems regarding plasma etching of a silicon oxide insulating film including an iOF insulating film. That is, an object of the present invention is to pattern a silicon oxide-based insulating film formed on a base material layer, which has an excellent selection ratio between the base material layer and a resist mask, and which has a small microloading effect and little particle contamination. An etching method is provided.

【0013】本発明の別の課題は、エッチングガス系か
らH2 やCO等、使用にあたって引火性や安全性に検討
の余地のあるガスを排除し、また新たに排気ガス処理施
設等の設備投資が不要な酸化シリコン系絶縁膜のプラズ
マエッチング方法を提供することである。
Another object of the present invention is to eliminate from the etching gas system gases such as H 2 and CO, which should be considered for their flammability and safety in use, and to newly invest in equipment such as an exhaust gas treatment facility. It is an object of the present invention to provide a plasma etching method for a silicon oxide-based insulating film that does not require.

【0014】さらに本発明の別の課題は、配線間容量が
低減され信号伝播速度が向上した高集積度半導体装置を
安定に製造しうる低誘電率酸化シリコン系絶縁膜のプラ
ズマエッチング方法を提供することである。
Still another object of the present invention is to provide a plasma etching method for a low dielectric constant silicon oxide insulating film capable of stably manufacturing a highly integrated semiconductor device having a reduced wiring capacitance and an improved signal propagation speed. That is.

【0015】[0015]

【課題を解決するための手段】本発明の酸化シリコン系
絶縁膜のプラズマエッチング方法は、上述した課題を達
成するために提案するものであり、その第1の発明(請
求項1)は、NおよびHを構成元素として含むガスと、
CおよびFを構成元素として含むガス、とを含む混合ガ
スを用い、下地材料層上の酸化シリコン系絶縁膜をパタ
ーニングすることを特徴とするものである。
A plasma etching method for a silicon oxide insulating film according to the present invention is proposed to achieve the above-mentioned object, and the first invention (Claim 1) thereof is N And a gas containing H as constituent elements,
A mixed gas containing C and F as constituent elements and a mixed gas containing C and F are used to pattern the silicon oxide insulating film on the base material layer.

【0016】また第2の発明(請求項2)は、Nおよび
Hを構成元素として含むガスと、CおよびFを構成元素
として含むガス、とを含む混合ガスを用い、下地材料層
上の酸化シリコン系絶縁膜を、下地材料層が露出する直
前までパターニングする工程と、この混合ガス中の、N
およびHを構成元素として含むガスの混合比を高め、下
地材料層上の酸化シリコン系絶縁膜の膜厚方向の残部を
パターニングする工程とを、この順に施すことを特徴と
するものである。下地材料層が露出する直前までパター
ニングする工程(ジャストエッチング工程)において
は、エッチングレートのわずかな不均一性から、被エッ
チング基板上の一部において下地材料層が不可避的に僅
かに露出する場合もあり得るが、かかる場合も含むもの
とする。
The second invention (claim 2) uses a mixed gas containing a gas containing N and H as constituent elements and a gas containing C and F as constituent elements, and oxidizes the base material layer. The step of patterning the silicon-based insulating film until just before the base material layer is exposed, and N in the mixed gas
And a step of increasing the mixing ratio of the gas containing H as a constituent element and patterning the remaining portion of the silicon oxide insulating film on the base material layer in the film thickness direction, in this order. In the step (just etching step) of patterning until just before the underlying material layer is exposed, the underlying material layer may be inevitably slightly exposed on a part of the substrate to be etched due to slight non-uniformity of the etching rate. Although possible, such cases are also included.

【0017】さらに第3の発明(請求項3)は、Nおよ
びHを構成元素として含むガスと、放電解離条件下でプ
ラズマ中に遊離のイオウを放出しうるイオウ系化合物ガ
ス、とを含む混合ガスを用いるとともに、被エッチング
基板を室温以下に制御しつつ、下地材料層上の酸化シリ
コン系絶縁膜をパターニングすることを特徴とするもの
である。
Further, a third invention (claim 3) is a mixture containing a gas containing N and H as constituent elements and a sulfur-based compound gas capable of releasing free sulfur into plasma under discharge dissociation conditions. The method is characterized in that the silicon oxide insulating film on the underlying material layer is patterned while using a gas and controlling the substrate to be etched at room temperature or lower.

【0018】本発明においてNおよびHを構成元素とし
て含むガスとしては、NH3 (mp=−77.7℃、b
p=33.35℃)、N2 4 (mp=2.0℃、bp
=113.5℃)およびNH4 HSのうちのいずれか少
なくとも1種である。このうち、NH4 HS (Ammonium
Hydrosulfide)は、(NH4 2 S (Ammonium Sulfid
e、−18℃以下で結晶化)の熱分解により生成する化
合物である。また本発明で採用するCおよびFを構成元
素として含むガスは一般式Cn mあるいはこれらの化
合物内のF原子の一部をHで置換したCn l
m-l (n、mおよびlはそれぞれ自然数)で表される化
合物であり、飽和化合物あるいは不飽和化合物、あるい
は鎖状、環状等の分子構造の別を問わない。さらに本発
明で用いる放電解離条件下でプラズマ中に遊離のイオウ
を放出しうるイオウ系化合物ガスは、具体的にはS2
2 、SF2 、SF4 、S2 10、S2 Cl2 、S3 Cl
2 、SCl2 、S2 Br2 、S3 Br2 、S2 Br等の
ハロゲン化イオウ系ガス、およびH2 Sが例示され、こ
れら単独または組み合わせて使用できる。室温において
液状の化合物は、公知の方法で加熱気化して用いればよ
い。ハロゲン化イオウガスとして一般的なSF6 は、放
電解離条件下でプラズマ中に遊離のイオウを放出するこ
とは困難であるので、これを除外する。また室温とは通
常の半導体装置の製造プロセスに供するクリーンルーム
の室温のことであり、通常20〜25℃である。
In the present invention, the gas containing N and H as constituent elements is NH 3 (mp = −77.7 ° C., b
p = 33.35 ° C.), N 2 H 4 (mp = 2.0 ° C., bp
= 113.5 ° C.) and NH 4 HS. Of these, NH 4 HS (Ammonium
Hydrosulfide) is (NH 4 ) 2 S (Ammonium Sulfid
e, a compound produced by thermal decomposition of crystallization at -18 ° C or lower). Further, the gas containing C and F as constituent elements employed in the present invention is represented by the general formula C n F m or C n H l F in which some of the F atoms in these compounds are replaced with H.
The compound is represented by ml (n, m and l are natural numbers), and may be a saturated compound or an unsaturated compound, or a molecular structure such as a chain or a ring. Further, the sulfur-based compound gas capable of releasing free sulfur into plasma under the discharge dissociation conditions used in the present invention is specifically S 2 F.
2 , SF 2 , SF 4 , S 2 F 10 , S 2 Cl 2 , S 3 Cl
Halogenated sulfur-based gases such as 2 , SCl 2 , S 2 Br 2 , S 3 Br 2 , and S 2 Br, and H 2 S are exemplified, and these can be used alone or in combination. A compound that is liquid at room temperature may be heated and vaporized by a known method before use. SF 6, which is a general halogenated sulfur gas, is excluded because it is difficult to release free sulfur into plasma under discharge dissociation conditions. The room temperature is the room temperature of a clean room used for a normal semiconductor device manufacturing process, and is usually 20 to 25 ° C.

【0019】本発明でエッチングの対象とする酸化シリ
コン系絶縁膜は、SiO2 、SiOx z およびSiO
x y z (SiOFおよびSiONFと略記)のうち
のいずれか1種である。またこれら酸化シリコン系絶縁
膜に、P、B、As等の不純物を含むものであってもよ
い。またその成膜方法は減圧CVD法、プラズマCVD
法、常圧CVD法、スパッタリング法、塗布焼成法等の
別を問わない。
The silicon oxide type insulating film to be etched in the present invention includes SiO 2 , SiO x F z and SiO 2.
x N y F z (abbreviated as SiOF and SiONF). Further, these silicon oxide insulating films may contain impurities such as P, B and As. The film forming method is a low pressure CVD method or a plasma CVD method.
Method, atmospheric pressure CVD method, sputtering method, coating and firing method, or the like.

【0020】つぎに作用の説明に移る。いずれの発明に
も共通する作用として、NおよびHを構成元素として含
むガスが放電解離条件下でプラズマ中に遊離生成するH
原子あるいはその活性種のみならず、N原子あるいはそ
の活性種が共同してシリコン材料やレジストマスクのエ
ッチャントとなるフッ素ラジカル(F* )を捕捉するの
で、過剰F* による選択比低下が防止される。またエッ
チングと競合して堆積するフッ化炭素系ポリマ中のフッ
素含有量が低下するのでカーボンリッチな組成となりそ
の膜質が強化され、入射イオンやラジカルの攻撃に対す
る耐性が高まり、この面からもシリコン材料やレジスト
マスクとの選択比が向上する。とりわけ、Fを構成元素
とするSiOF等の低誘電率酸化シリコン系絶縁膜の場
合には、エッチング進行中に逐次F* を放出するのでエ
ッチャントが過剰となり易いが、本発明の採用によりこ
れら被エッチング膜から放出されるF* も捕捉されるの
で、選択比の低下は効果的に回避される。
Next, the operation will be described. As an action common to any of the inventions, H generated when a gas containing N and H as constituent elements is released into plasma under discharge dissociation conditions.
Not only the atom or its active species but also the N atom or its active species jointly capture the fluorine radical (F * ) which is an etchant of the silicon material or the resist mask, so that the reduction of the selection ratio due to excess F * is prevented. . In addition, since the fluorine content in the fluorocarbon-based polymer deposited in competition with etching is reduced, the composition becomes carbon-rich, the film quality is enhanced, and the resistance to attack of incident ions and radicals is increased. And the selection ratio with respect to the resist mask are improved. In particular, in the case of a low dielectric constant silicon oxide type insulating film such as SiOF having F as a constituent element, the etchant is apt to become excessive because F * is successively released during the progress of etching. Since the F * released from the membrane is also trapped, the reduction in selectivity is effectively avoided.

【0027】第2の発明においては、ジャストエッチン
グ工程に相当する下地材料層が露出する直前までパター
ニングした時点で混合ガスの混合比を変更し、その後の
オーバーエッチング工程においてはNおよびHを構成元
素として含むガスの混合比を高める。この2段階エッチ
ングにより、ジャストエッチング工程においては実用的
な高速エッチングレートを確保できる。さらにオーバー
エッチング工程においてはプラズマ中のF* を一層低減
し、またより効果的にF含有量の小さいフッ化炭素系ポ
リマが生成されるので、入射イオンエネルギを低減した
条件でも高選択比エッチングが可能となる。当然これに
より下地材料層のイオン照射ダメージも低減される。
In the second invention, the mixing ratio of the mixed gas is changed at the time of patterning until just before the underlying material layer corresponding to the just etching step is exposed, and N and H are constituent elements in the subsequent overetching step. Increase the mixing ratio of the gas contained as. By this two-step etching, a practical high-speed etching rate can be secured in the just etching process. Further, in the over-etching process, F * in the plasma is further reduced, and a fluorocarbon-based polymer having a small F content is more effectively generated, so that high selective ratio etching can be performed even under the condition of reducing the incident ion energy. It will be possible. Naturally, this also reduces the ion irradiation damage of the base material layer.

【0024】さらに第3の発明においては、被エッチン
グ基板温度が低温制御されることによりラジカル反応が
抑制されること、およびイオウ系化合物ガスの解離生成
により、被エッチング基板上にはフッ化炭素系ポリマの
他にイオウ系材料が堆積することの相乗効果により、S
i等の対下地材料選択比や対レジストマスク選択比がさ
らに向上する。一方酸化シリコン系材料層表面では、ス
パッタリングにより放出されるOにより、CF系ポリマ
同様にイオウ系材料はSOやSO2 となって速やかに除
去されるので、エッチングレートの低下は事実上起こら
ない。したがって、エッチングレートを確保したまま高
選択比エッチングが可能となる。酸化シリコン系材料層
のパターニング終了後は、被エッチング基板を約150
℃以上に加熱すれば堆積したイオウ系材料は速やかに昇
華除去され、被エッチング基板に対するコンタミネーシ
ョンやパーティクル汚染を残す虞れはない。イオウ系材
料は、レジストアッシングの際にレジストと同時に酸化
除去することも可能である。なお、堆積するイオウ系材
料としては、元素状イオウ、およびイオウが窒化および
重合して生成するポリチアジルがある。ポリチアジルは
イオウよりさらにイオン入射耐性が大きく、選択比向上
やダメージ防止効果が高い。イオウは減圧下約90℃以
上、ポリチアジルは約150℃以上で昇華除去可能であ
る。イオウおよびポリチアジルの昇華温度から明らかな
ように、被エッチング基板温度がこれら昇華温度未満で
あればイオウあるいはポリチアジルは堆積可能である。
ただし堆積膜の安定性の観点からは、被エッチング基板
温度を室温以下、例えば一般的なクリーンルーム温度で
ある20〜25℃以下に制御することが望ましい。
Further, in the third aspect of the invention, the radical reaction is suppressed by controlling the temperature of the substrate to be etched to a low temperature, and the dissociation of the sulfur compound gas produces a fluorocarbon-based substance on the substrate to be etched. Due to the synergistic effect of depositing sulfur-based materials in addition to polymers, S
Further, the selection ratio to the underlying material such as i and the selection ratio to the resist mask are further improved. On the other hand, on the surface of the silicon oxide-based material layer, the sulfur-based material becomes SO or SO 2 and is quickly removed by O released by sputtering, like CF-based polymers, so that the etching rate does not actually decrease. Therefore, high selectivity etching can be performed while maintaining the etching rate. After the patterning of the silicon oxide based material layer, the substrate to be etched is about 150
If heated to a temperature of not less than 0 ° C., the deposited sulfur-based material is quickly sublimated and removed, and there is no risk of contamination of the substrate to be etched or particle contamination. The sulfur-based material can be removed by oxidation at the same time as the resist during resist ashing. The sulfur-based material to be deposited includes elemental sulfur and polythiazyl produced by nitriding and polymerizing sulfur. Polythiazyl has a higher ion incidence resistance than sulfur, and has a high selection ratio improvement and damage prevention effect. Sulfur can be removed by sublimation under reduced pressure at about 90 ° C or higher and polythiazil at about 150 ° C or higher. As is clear from the sublimation temperatures of sulfur and polythiazyl, sulfur or polythiazyl can be deposited if the substrate temperature to be etched is lower than these sublimation temperatures.
However, from the viewpoint of the stability of the deposited film, it is desirable to control the temperature of the substrate to be etched to room temperature or lower, for example, 20 to 25 ° C. which is a general clean room temperature.

【0026】[0026]

【実施例】以下、本発明を一例としてコンタクトホール
やビアホール加工に適用した具体的実施例につき、添付
図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments in which the present invention is applied to the processing of contact holes and via holes will be described below with reference to the accompanying drawings.

【0027】実施例1 本実施例は第1の発明を適用し、フッ化炭素系ガスであ
るC3 8 と、NHとの混合ガスにより、シリコン基
板上のSiOからなる酸化シリコン系絶縁膜をプラ
ズマエッチングしてコンタクトホールを形成した例であ
り、これを図1(a)〜(b)を参照して説明する。
Example 1 This example applies the first invention, and a mixed gas of C 3 F 8 which is a fluorocarbon-based gas and NH 3 is used to form a silicon oxide system composed of SiO 2 on a silicon substrate. This is an example in which a contact hole is formed by plasma etching an insulating film, which will be described with reference to FIGS.

【0028】まず図1(a)に示すように、予め不純物
拡散層2等が形成されたSi等の半導体基板1上に、S
iO2 からなる酸化シリコン系絶縁膜3を形成する。こ
の酸化シリコン系絶縁膜は、一例としてTEOS/H2
O/O2 系のソースガスを用い、プラズマCVDにより
成膜したものである。酸化シリコン系絶縁膜3の厚さは
一例として500nmである。つぎに化学増幅型レジス
トとKrFエキシマレーザリソグラフィにより、0.2
5μmの開口径を有するレジストマスク4を接続孔開口
位置にパターニングする。ここまで形成した図1(a)
に示すサンプルを、被エッチング基板とする。
First, as shown in FIG. 1A, S is formed on a semiconductor substrate 1 of Si or the like on which an impurity diffusion layer 2 and the like are formed in advance.
forming a silicon oxide insulating film 3 made of iO 2. This silicon oxide insulating film is, for example, TEOS / H 2
The film is formed by plasma CVD using an O / O 2 -based source gas. The thickness of the silicon oxide insulating film 3 is, for example, 500 nm. Next, by chemically amplified resist and KrF excimer laser lithography, 0.2
A resist mask 4 having an opening diameter of 5 μm is patterned at the contact hole opening position. Figure 1 (a) formed up to this point
The sample shown in 1 is used as the substrate to be etched.

【0029】つぎにこの被エッチング基板を磁場を併用
したマグネトロンRIE装置の基板ステージ上に載置
し、下記条件により酸化シリコン系材料層3の露出部分
をプラズマエッチングする。なお基板ステージは、アル
コール系冷媒が循環する冷却配管と抵抗加熱ヒータおよ
び温度センサ等を内蔵することにより、0℃以下に温度
制御できるものである。 C3 8 50 sccm NH3 20 sccm ガス圧力 2.0 Pa RF電源パワー密度 2.0 W/cm2 (13.56MHz) 磁界強度 1.5×10-2 T 被エッチング基板温度 5 ℃ 被エッチング基板温度は、エッチング工程中5℃を維持
した。このプラズマエッチング工程においては、F*
よるラジカル反応が、主としてCFx + のイオン入射に
アシストされる形で酸化シリコン系絶縁膜3の異方性エ
ッチングが進行した。エッチングレートは850nm/
minであった。
Next, this substrate to be etched is placed on the substrate stage of a magnetron RIE apparatus that also uses a magnetic field, and the exposed portion of the silicon oxide based material layer 3 is plasma etched under the following conditions. The substrate stage can control the temperature to 0 ° C. or lower by incorporating a cooling pipe through which an alcohol-based refrigerant circulates, a resistance heater, a temperature sensor, and the like. C 3 F 8 50 sccm NH 3 20 sccm Gas pressure 2.0 Pa RF power source power density 2.0 W / cm 2 (13.56 MHz) Magnetic field strength 1.5 × 10 −2 T Etching substrate temperature 5 ° C. Etching The substrate temperature was maintained at 5 ° C during the etching process. In this plasma etching process, the anisotropic reaction of the silicon oxide insulating film 3 proceeded with the radical reaction by F * being assisted mainly by the CF x + ion incidence. Etching rate is 850 nm /
min.

【0030】またプラズマ中にはNH3 の解離により生
成したH原子のみならず、N原子あるいはこれら原子の
活性種が、C3 8 の解離や被エッチング層から放出さ
れる過剰なF* を捕捉する。この結果、被エッチング基
板上に堆積するフッ化炭素系ポリマ(図示せず)は、F
成分の含有量の少ないものであり、高いイオン入射耐性
を有していた。フッ化炭素系ポリマは、プラズマエッチ
ングにより露出する下地材料層であるシリコン等の半導
体基板、正確には不純物拡散層2上やレジストマスク4
上に主として堆積する結果、高い選択比が得られる。す
なわち、下地材料層である半導体基板1が露出した段階
で、その表面にフッ化炭素系ポリマが堆積するのでエッ
チングレートは大幅に低下し、この結果高い選択比が達
成されるのである。選択比は、対下地材料層が約40、
対レジストマスクが約7であった。被エッチング基板に
コンタクトホール5が開口された、プラズマエッチング
終了後の状態を図1(b)に示す。
In the plasma, not only H atoms generated by the dissociation of NH 3 , but also N atoms or active species of these atoms dissociate C 3 F 8 or generate excess F * released from the layer to be etched. To capture. As a result, the fluorocarbon-based polymer (not shown) deposited on the substrate to be etched is F
It had a small content of components and had a high resistance to ion incidence. The fluorocarbon polymer is a semiconductor substrate such as silicon which is a base material layer exposed by plasma etching, to be precise, on the impurity diffusion layer 2 and the resist mask 4.
A high selectivity is obtained as a result of the deposition on top. That is, when the semiconductor substrate 1, which is the base material layer, is exposed, the fluorocarbon-based polymer is deposited on the surface of the semiconductor substrate 1, so that the etching rate is significantly reduced, and as a result, a high selection ratio is achieved. The selection ratio is about 40 for the base material layer,
The resist mask was about 7. FIG. 1B shows a state after the plasma etching is completed in which the contact hole 5 is opened in the substrate to be etched.

【0031】本実施例によれば、C3 8 とNH3 を含
む混合ガスを用いて酸化シリコン系絶縁膜をプラズマエ
ッチングすることにより、高い選択比と均一性を共に満
たすコンタクトホール開口プロセスが達成できた。
According to the present embodiment, the contact hole opening process satisfying both high selection ratio and uniformity is achieved by plasma etching the silicon oxide type insulating film using the mixed gas containing C 3 F 8 and NH 3. I was able to achieve it.

【0032】実施例2 本実施例は、同じく第1の発明を適用し、C4 8 と、
NH3 を含む混合ガスにより、下層配線上の低誘電率酸
化シリコン系絶縁膜をプラズマエッチングしてビアホー
ルを開口した例であり、これを図2(a)〜(b)を参
照して説明する。
Example 2 In this example, the first invention is also applied, and C 4 F 8 and
This is an example in which a low dielectric constant silicon oxide based insulating film on the lower layer wiring is plasma-etched by a mixed gas containing NH 3 to open a via hole. This will be described with reference to FIGS. 2A and 2B. .

【0033】本実施例で採用した図2(a)に示す被エ
ッチング基板は、下層層間絶縁膜6上に例えば不純物を
含む多結晶シリコンからなる下層配線7とSiOFから
なる低誘電率酸化シリコン系絶縁膜30が形成され、さ
らに下層配線7に臨む、例えば0.25μmの開口部が
設けられたレジストマスク4を形成したものである。低
誘電率酸化シリコン系絶縁膜30は一例としてTEOS
/C2 6 /H2 O/O2 系の原料ガスを用いたプラズ
マCVDにより形成したものであり、その厚さ例えば5
00nmである。このプラズマCVD法は本願出願人が
特願平6−97631号明細書として出願したものであ
り、残留水酸基や有機物が少なく、またステップカバレ
ッジにも優れたものである。
The substrate to be etched shown in FIG. 2 (a) employed in this embodiment has a lower wiring 7 made of polycrystalline silicon containing impurities and a low dielectric constant silicon oxide made of SiOF on the lower interlayer insulating film 6. The insulating film 30 is formed, and the resist mask 4 having an opening of, for example, 0.25 μm, which faces the lower layer wiring 7, is formed. The low dielectric constant silicon oxide insulating film 30 is, for example, TEOS.
/ C 2 F 6 / H 2 O / O 2 -based material gas is formed by plasma CVD, and its thickness is, for example, 5
00 nm. This plasma CVD method was filed by the applicant of the present application as the specification of Japanese Patent Application No. 6-97631, and it has little residual hydroxyl groups and organic substances and is excellent in step coverage.

【0034】この被エッチング基板を前実施例と同じマ
グネトロンRIE装置の基板ステージ上に載置し、下記
条件により低誘電率酸化シリコン系絶縁膜30の露出部
分をプラズマエッチングする。 C4 8 50 sccm NH3 10 sccm ガス圧力 2.0 Pa RF電源パワー密度 2.0 W/cm2 (13.56MHz) 磁界強度 1.5×10-2 T 被エッチング基板温度 5 ℃ 被エッチング基板温度は、エッチング工程中5℃を維持
した。このプラズマエッチング工程においては、F*
よるラジカル反応が、主としてCFx + のイオン入射に
アシストされる形で低誘電率酸化シリコン系絶縁膜30
の異方性エッチングが進行した。エッチングレートは8
50nm/minであった。
The substrate to be etched is placed on the substrate stage of the same magnetron RIE apparatus as in the previous embodiment, and the exposed portion of the low dielectric constant silicon oxide type insulating film 30 is plasma-etched under the following conditions. C 4 F 8 50 sccm NH 3 10 sccm Gas pressure 2.0 Pa RF power source power density 2.0 W / cm 2 (13.56 MHz) Magnetic field strength 1.5 × 10 −2 T Etching substrate temperature 5 ° C. Etching The substrate temperature was maintained at 5 ° C during the etching process. In this plasma etching process, the low-dielectric-constant silicon oxide insulating film 30 is formed in such a manner that the radical reaction by F * is mainly assisted by the CF x + ion incidence.
Anisotropic etching proceeded. Etching rate is 8
It was 50 nm / min.

【0035】またプラズマ中にはNH3 の解離により生
成したH原子のみならずN原子あるいはこれらの原子の
活性種が、C4 8 の解離や被エッチング層から放出さ
れる過剰なF* を捕捉するので、エッチングの選択比は
下地材料層である多結晶シリコンからなる下層配線7に
対して約40、レジストマスク4に対し約6の値が得ら
れた。ビアホール8が開口された、プラズマエッチング
終了後の状態を図2(b)に示す。本実施例によれば、
4 8 とNH3 を含む混合ガスを用いて低誘電率酸化
シリコン系絶縁膜をプラズマエッチングすることによ
り、高い選択比と均一性を共に満たすビアホール開口プ
ロセスが達成できた。
In the plasma, not only H atoms generated by the dissociation of NH 3 but also N atoms or active species of these atoms generate excessive F * released from C 4 F 8 dissociation or the layer to be etched. Since it was captured, the etching selection ratio was about 40 for the lower wiring 7 made of polycrystalline silicon as the base material layer, and about 6 for the resist mask 4. FIG. 2B shows a state after the plasma etching is completed in which the via hole 8 is opened. According to the present embodiment,
By plasma etching the low dielectric constant silicon oxide insulating film using a mixed gas containing C 4 F 8 and NH 3 , a via hole opening process satisfying both a high selectivity and uniformity could be achieved.

【0036】実施例3 本実施例は第2の発明を適用し、シリコン基板上のSi
2 からなる酸化シリコン系絶縁膜を、フッ化炭素系ガ
スであるC3 8 と、N2 4 を含む混合ガスにより、
その混合比を変えて2段階プラズマエッチングしてコン
タクトホールを形成した例であり、これを図3(a)〜
(c)を参照して説明する。
Example 3 This example applies the second invention, and Si on a silicon substrate is used.
A silicon oxide insulating film made of O 2 was mixed with a mixed gas containing C 3 F 8 which is a fluorocarbon gas and N 2 H 4 .
This is an example in which contact holes are formed by changing the mixing ratio and performing two-step plasma etching.
This will be described with reference to FIG.

【0037】図3(a)に示す被エッチング基板は前実
施例1で参照した図1(a)に示す被エッチング基板と
同様であるので重複する説明は省略する。この被エッチ
ング基板をマグネトロンRIE装置の基板ステージ上に
載置し、下記条件により酸化シリコン系材料層3の露出
部分を下地材料層が露出する直前までプラズマエッチン
グする。 C3 8 50 sccm N2 4 10 sccm ガス圧力 2.0 Pa RF電源パワー密度 2.2 W/cm2 (13.56MHz) 磁界強度 1.5×10-2 T 被エッチング基板温度 15 ℃ エッチングの終点は、予め同一のエッチング条件で酸化
シリコン系絶縁膜3のエッチングレートを求めておき、
時間制御により決定した。第1段のプラズマエッチング
終了後の状態を図3(b)に示す。コンタクトホール開
口予定個所の凹部底面には、酸化シリコン系絶縁膜の残
余部3aが見られる。本エッチング工程は基本的には前
実施例1と同様の原理にもとづきエッチングが進行する
が、RF電源パワー密度と被エッチング基板温度を高め
た条件を採用したのでエッチングレートは1200nm
/minとなった。
The substrate to be etched shown in FIG. 3A is the same as the substrate to be etched shown in FIG. The substrate to be etched is placed on the substrate stage of a magnetron RIE apparatus, and the exposed portion of the silicon oxide based material layer 3 is plasma-etched until just before the underlying material layer is exposed under the following conditions. C 3 F 8 50 sccm N 2 H 4 10 sccm Gas pressure 2.0 Pa RF power source power density 2.2 W / cm 2 (13.56 MHz) Magnetic field strength 1.5 × 10 −2 T Etched substrate temperature 15 ° C. For the end point of etching, the etching rate of the silicon oxide insulating film 3 is obtained in advance under the same etching condition,
Determined by time control. The state after completion of the first-stage plasma etching is shown in FIG. On the bottom surface of the concave portion where the contact hole is to be opened, the remaining portion 3a of the silicon oxide insulating film is seen. In this etching step, the etching basically proceeds based on the same principle as in the first embodiment, but the etching rate is 1200 nm because the conditions of increasing the RF power source power density and the substrate temperature to be etched are adopted.
/ Min.

【0038】つぎにN2 4 の混合比を高めた下記プラ
ズマエッチング条件に切り替え、酸化シリコン系絶縁膜
の残余部3aを除去する。 C3 8 40 sccm N2 4 20 sccm ガス圧力 2.0 Pa RF電源パワー密度 1.2 W/cm2 (13.56MHz) 磁界強度 1.5×10-2 T 被エッチング基板温度 15 ℃ 本オーバーエッチング工程においては、N2 4 の混合
比を高めたことによりF* が有効に補足されたこと、お
よびRF電源パワー密度を低減したことの寄与により、
エッチング選択比は対下地材料層が約60、対レジスト
マスクが約9であった。酸化シリコン系絶縁膜3にコン
タクトホール5が開口されたプラズマエッチング終了後
の状態を図3(c)に示す。
Next, the following plasma etching conditions in which the mixing ratio of N 2 H 4 is increased are switched to remove the remaining portion 3a of the silicon oxide type insulating film. C 3 F 8 40 sccm N 2 H 4 20 sccm Gas pressure 2.0 Pa RF power source power density 1.2 W / cm 2 (13.56 MHz) Magnetic field strength 1.5 × 10 −2 T Etched substrate temperature 15 ° C. In this overetching process, the contribution of F * being effectively captured by increasing the mixing ratio of N 2 H 4 and the reduction of the RF power source power density are
The etching selectivity was about 60 for the base material layer and about 9 for the resist mask. FIG. 3C shows a state after completion of the plasma etching in which the contact hole 5 is opened in the silicon oxide insulating film 3.

【0039】本実施例によれば、N2 4 の混合比を変
更する2段階エッチング条件の採用により、高い選択
比、均一性および高スループットをともに満たす酸化シ
リコン系絶縁膜のプラズマエッチングが可能となる。
According to the present embodiment, by adopting the two-step etching condition in which the mixing ratio of N 2 H 4 is changed, plasma etching of the silicon oxide type insulating film satisfying both high selection ratio, uniformity and high throughput is possible. Becomes

【0040】実施例4 本実施例は本願の第3の発明を適用し、CF4 /NH3
/S2 2 混合ガスにより下層配線上の低誘電率酸化シ
リコン系絶縁膜をプラズマエッチングしてビアホールを
開口した例であり、これを再度図2(a)〜(b)を参
照して説明する。
Embodiment 4 This embodiment applies the third invention of the present application, and CF 4 / NH 3
This is an example in which a low dielectric constant silicon oxide based insulating film on a lower wiring is plasma-etched with a / S 2 F 2 mixed gas to open a via hole. This will be described again with reference to FIGS. 2 (a) and 2 (b). To do.

【0041】本実施例で採用した図2(a)に示す被エ
ッチング基板は、先の実施例2で説明したものと同一で
あるので重複する説明は省略する。この被エッチング基
板を、基板バイアス印加型ICP(Inductive
ly Coupled Plasma)エッチング装置
の基板ステージ上に載置し、下記条件により低誘電率酸
化シリコン系絶縁膜30の露出部分をプラズマエッチン
グする。このエッチング装置の基板ステージは、チラー
により冷却したアルコール系冷媒を循環することにより
被エッチング基板を−数十℃に冷却できる機構を有す
る。 CF4 20 sccm NH3 20 sccm S2 2 20 sccm ガス圧力 0.8 Pa ICP電源 1000 W(2.0MHz) 基板バイアス電圧 300 V 被エッチング基板温度 −30 ℃ 被エッチング基板温度は、エッチング工程中−30℃を
維持した。このプラズマエッチング工程においては、C
4 およびS2 2 の解離によりプラズマ中に生じたF
* によるラジカル反応が、主としてCFx + のイオン入
射にアシストされる形で低誘電率酸化シリコン系絶縁膜
30の異方性エッチングが進行した。エッチングレート
は950nm/minであった。
The substrate to be etched shown in FIG. 2 (a) used in this embodiment is the same as that described in the second embodiment, and the duplicated description will be omitted. This substrate to be etched is used as a substrate bias application type ICP (Inductive).
The exposed portion of the low dielectric constant silicon oxide based insulating film 30 is plasma-etched under the following conditions by placing it on a substrate stage of a Ly Coupled Plasma etching apparatus. The substrate stage of this etching apparatus has a mechanism capable of cooling the substrate to be etched to −several tens of degrees Celsius by circulating an alcohol-based coolant cooled by a chiller. CF 4 20 sccm NH 3 20 sccm S 2 F 2 20 sccm Gas pressure 0.8 Pa ICP power supply 1000 W (2.0 MHz) Substrate bias voltage 300 V Etching substrate temperature −30 ° C. Etching substrate temperature during etching process The temperature was maintained at -30 ° C. In this plasma etching process, C
F generated in plasma due to dissociation of F 4 and S 2 F 2
The anisotropic reaction of the low dielectric constant silicon oxide insulating film 30 proceeded in such a manner that the radical reaction by * was mainly assisted by the CF x + ion incidence. The etching rate was 950 nm / min.

【0042】またプラズマ中にはNH3 の解離により生
成したH原子のみならずN原子、あるいはこれら原子の
活性種が過剰なF* を捕捉すること、および低温冷却に
よりF* 自体の活性が抑制されていること、さらにF含
有量の少ない強固なフッ化炭素系ポリマに加えてイオウ
系材料の堆積を併用しうること等の効果により、エッチ
ングの選択比は実施例3と比較してさらに高い値が得ら
れた。またイオウの堆積分だけフッ化炭素系ポリマの堆
積量を低減することが可能であり、この結果マイクロロ
ーディング効果も有効に低減された。プラズマエッチン
グ終了後の状態を図2(b)に示す。本実施例により堆
積するイオウ系材料は、元素状イオウおよびポリチアジ
ルの混合物であった。
Further, not only H atoms generated by the dissociation of NH 3 but also N atoms or active species of these atoms trap excess F * in the plasma, and the activity of F * itself is suppressed by cooling at low temperature. Further, the etching selectivity is higher than that of the third embodiment due to the fact that the deposition of the sulfur-based material can be used in addition to the strong fluorocarbon-based polymer having a small F content. The value was obtained. In addition, it is possible to reduce the amount of fluorocarbon polymer deposited by the amount of sulfur deposited, and as a result, the microloading effect was effectively reduced. The state after completion of the plasma etching is shown in FIG. The sulfur-based material deposited according to this example was a mixture of elemental sulfur and polythiazyl.

【0043】本実施例によれば、CF4 とNH3 の混合
ガスに、さらにS2 2 を添加し、被エッチング基板を
室温以下に制御しながら低誘電率酸化シリコン系絶縁膜
をパターニングすることにより、高い選択比と下地材料
層に与える低ダメージ性をともに達成することができ
る。特に本実施例においては、プラズマエッチング終了
後、基板ステージを150℃以上に加熱することによ
り、被エッチング基板上や基板ステージ近傍に堆積した
イオウ系材料は容易に昇華除去でき、パーティクル汚染
やコンタミネーション汚染を惹起することがない。また
フッ化炭素系ポリマの堆積を低減でき、被エッチング基
板の処理枚数を重ねて連続処理を行っても、フッ化炭素
系ポリマ過剰なチャンバ内雰囲気が形成されることな
く、エッチングレートの低下やマイクロローディング効
果が発生することはない。またチャンバ内のパーティク
ルレベルが増加することもない。
According to the present embodiment, S 2 F 2 is further added to the mixed gas of CF 4 and NH 3 , and the low dielectric constant silicon oxide type insulating film is patterned while controlling the substrate to be etched at room temperature or below. This makes it possible to achieve both a high selection ratio and low damage to the underlying material layer. In particular, in this embodiment, by heating the substrate stage to 150 ° C. or higher after completion of plasma etching, the sulfur-based material deposited on the substrate to be etched or in the vicinity of the substrate stage can be easily sublimated and removed, resulting in particle contamination and contamination. Does not cause pollution. Further, it is possible to reduce the deposition of the fluorocarbon polymer, and even if the number of substrates to be etched is repeatedly processed continuously, the atmosphere in the chamber in which the fluorocarbon polymer is excessive is not formed, and the etching rate is reduced. No microloading effect occurs. Further, the particle level in the chamber does not increase.

【0044】以上、本発明を4つの実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
The present invention has been described above with reference to four embodiments, but the present invention is not limited to these embodiments.

【0045】例えば、NとHを構成元素として含むガス
としてNH3 とN2 4 を例示したが、先述したように
NH4 HSを用いることも可能である。またCとFを構
成元素として含むガスとしてC4 8 とC3 8 および
CF4を例示したが、飽和、不飽和を問わず他のCF系
ガスを単独または組み合わせて用いることができる。F
原子の一部がHに置換されたCHF系ガスを用いてもよ
い。同じく、F原子の一部がClやBr等他のハロゲン
原子に置換された化合物であってもよい。
For example, although NH 3 and N 2 H 4 are exemplified as the gas containing N and H as constituent elements, NH 4 HS can be used as described above. Although C 4 F 8 , C 3 F 8 and CF 4 are exemplified as the gas containing C and F as constituent elements, other CF-based gases can be used alone or in combination regardless of whether they are saturated or unsaturated. F
A CHF-based gas in which some of the atoms are replaced with H may be used. Similarly, it may be a compound in which some of the F atoms are replaced with other halogen atoms such as Cl and Br.

【0046】放電解離条件下でプラズマ中に遊離のイオ
ウを放出しうるハロゲン化イオウ系ガスとして、S2
2 を代表としてとりあげたが、これ以外にSF2 、SF
4 、S2 10、S2 Cl2 、S3 Cl2 、SCl2 、S
2 Br2 、S3 Br2 、およびS2 Br10が例示され、
これら単独または組み合わせて使用できる。H2 Sは単
独ではエッチング作用はないので、CF系ガスや他のハ
ロゲン系ガスと併用する必要がある。
As a halogenated sulfur-based gas capable of releasing free sulfur into plasma under discharge dissociation conditions, S 2 F
2 was taken as a representative, but in addition to this, SF 2 , SF
4 , S 2 F 10 , S 2 Cl 2 , S 3 Cl 2 , SCl 2 , S
2 Br 2 , S 3 Br 2 , and S 2 Br 10 are exemplified,
These can be used alone or in combination. Since H 2 S does not have an etching action by itself, it is necessary to use it in combination with a CF-based gas or another halogen-based gas.

【0047】低誘電率酸化シリコン系絶縁膜としてSi
OFを例示したが、窒素を含有するSiONFであって
もよい。これらにさらにP、BおよびAs等の不純物を
含有していてもよい。あるいはSiO2 やPSG、BP
SG、Si3 4 等一般的な誘電体材料との積層構造膜
であってもよい。レジストマスクを使用しないセルフア
ラインコンタクトへの適用も可能である。またコンタク
トホールやビアホール加工に限らず、LDDサイドウォ
ールスペーサ加工等、下地材料層との高選択比が要求さ
れる各種プラズマエッチングにも適用可能である。
Si as a low dielectric constant silicon oxide insulating film
Although OF has been exemplified, it may be SiONF containing nitrogen. These may further contain impurities such as P, B and As. Or SiO 2 , PSG, BP
It may be a laminated structure film with a general dielectric material such as SG or Si 3 N 4 . Application to self-aligned contact without using a resist mask is also possible. Further, it is applicable not only to the processing of contact holes and via holes but also to various types of plasma etching, such as LDD sidewall spacer processing, which requires a high selection ratio with the underlying material layer.

【0048】その他、被エッチング基板の構造、プラズ
マエッチング装置、プラズマエッチング条件等、本発明
の技術的思想の範囲内で適宜選択して適用することが可
能である。
In addition, the structure of the substrate to be etched, the plasma etching apparatus, the plasma etching conditions, etc. can be appropriately selected and applied within the scope of the technical idea of the present invention.

【0049】[0049]

【発明の効果】以上の説明から明らかなように、本願の
第1の発明によればプラズマ中のF*の制御、および被
エッチング基板上に堆積するフッ化炭素系ポリマ中のF
含有量の制御により、酸化シリコン系絶縁膜の高選択比
エッチングが可能となる。
As is apparent from the above description, according to the first invention of the present application, control of F * in plasma and F in fluorocarbon polymer deposited on the substrate to be etched are performed.
By controlling the content, it is possible to etch the silicon oxide insulating film with a high selectivity.

【0050】第2の発明によれば、混合ガスの組成比を
変えた2段階エッチングの採用により高スループット加
工に加え、上記効果を徹底できる。
According to the second invention, by adopting the two-step etching in which the composition ratio of the mixed gas is changed, the above effect can be thoroughly achieved in addition to the high throughput processing.

【0051】第3の発明によれば、イオウあるいはポリ
チアジルの堆積を併用することにより、一層の選択比の
向上と低ダメージに加え、マイクロローディング効果の
低減および低汚染の効果が得られる。
According to the third aspect of the present invention, by using the deposition of sulfur or polythiazyl in combination, in addition to further improvement of the selection ratio and low damage, the effect of reducing the microloading effect and low contamination can be obtained.

【0052】以上の効果により、本発明によれば高集積
度半導体装置を安定に製造することが可能な酸化シリコ
ン系絶縁膜のプラズマエッチング方法を提供できる。
According to the above effects, according to the present invention, it is possible to provide a plasma etching method for a silicon oxide type insulating film which can stably manufacture a highly integrated semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のプラズマエッチング方法を適用した実
施例1を、その工程順に説明する概略断面図であり、
(a)は酸化シリコン系絶縁膜上にコンタクトホール開
口用のレジストマスクを形成した状態、(b)は酸化シ
リコン系絶縁膜をパターニングしてコンタクトホールを
完成した状態である。
FIG. 1 is a schematic cross-sectional view illustrating Example 1 to which a plasma etching method of the present invention is applied in the order of steps,
(A) shows a state where a resist mask for opening a contact hole is formed on the silicon oxide insulating film, and (b) shows a state where the contact hole is completed by patterning the silicon oxide insulating film.

【図2】本発明のプラズマエッチング方法を適用した実
施例2および4を、その工程順に説明する概略断面図で
あり、(a)は低誘電率酸化シリコン系絶縁膜上にビア
ホール開口用のレジストマスクを形成した状態、(b)
は低誘電率酸化シリコン系絶縁膜をパターニングしてビ
アホールを完成した状態である。
2A and 2B are schematic cross-sectional views for explaining Examples 2 and 4 to which the plasma etching method of the present invention is applied, in the order of steps, in which (a) is a resist for opening via holes on a low dielectric constant silicon oxide insulating film. Mask formed, (b)
Is a state in which the via hole is completed by patterning the low dielectric constant silicon oxide insulating film.

【図3】本発明のプラズマエッチング方法を適用した実
施例3を、その工程順に説明する概略断面図であり、
(a)は酸化シリコン系絶縁膜上にコンタクトホール開
口用のレジストマスクを形成した状態、(b)は酸化シ
リコン系絶縁膜を下地材料層が露出する直前までパター
ニングした状態、(c)は酸化シリコン系絶縁膜の膜厚
方向の残部をパターニングしてコンタクトホールを完成
した状態である。
FIG. 3 is a schematic cross-sectional view for explaining the third embodiment to which the plasma etching method of the present invention is applied, in the order of steps thereof,
(A) is a state where a resist mask for opening a contact hole is formed on the silicon oxide type insulating film, (b) is a state where the silicon oxide type insulating film is patterned until just before the underlying material layer is exposed, and (c) is an oxidized state. A contact hole is completed by patterning the remaining portion of the silicon-based insulating film in the film thickness direction.

【符号の説明】[Explanation of symbols]

1…半導体基板、2…不純物拡散層、3…酸化シリコン
系絶縁膜、3a…酸化シリコン系絶縁膜の残余部、4…
レジストマスク、5…コンタクトホール、6…下層層間
絶縁膜、7…下層配線、8…ビアホール、30…低誘電
率酸化シリコン系絶縁膜
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Impurity diffusion layer, 3 ... Silicon oxide type insulating film, 3a ... Remaining part of silicon oxide type insulating film, 4 ...
Resist mask, 5 ... Contact hole, 6 ... Lower interlayer insulating film, 7 ... Lower wiring, 8 ... Via hole, 30 ... Low dielectric constant silicon oxide insulating film

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 NおよびHを構成元素として含むガス
と、 CおよびFを構成元素として含むガス、とを含む混合ガ
スを用い、 下地材料層上の酸化シリコン系絶縁膜をパターニングす
ることを特徴とする酸化シリコン系絶縁膜のプラズマエ
ッチング方法。
1. A silicon oxide insulating film on a base material layer is patterned using a mixed gas containing a gas containing N and H as constituent elements and a gas containing C and F as constituent elements. Method for plasma etching of silicon oxide insulating film.
【請求項2】 NおよびHを構成元素として含むガス
と、 CおよびFを構成元素として含むガス、とを含む混合ガ
スを用い、 下地材料層上の酸化シリコン系絶縁膜を、前記下地材料
層が露出する直前までパターニングする工程と、 前記混合ガス中の、NおよびHを構成元素として含むガ
スの混合比を高め、 前記下地材料層上の酸化シリコン系絶縁膜の膜厚方向の
残部をパターニングする工程とを、 この順に施すことを特徴とする酸化シリコン系絶縁膜の
プラズマエッチング方法。
2. A mixed gas containing a gas containing N and H as constituent elements and a gas containing C and F as constituent elements is used, and the silicon oxide insulating film on the base material layer is replaced by the base material layer. Patterning until just before the exposure, and increasing the mixing ratio of the gas containing N and H as constituent elements in the mixed gas to pattern the remaining portion of the silicon oxide insulating film on the underlying material layer in the film thickness direction. And a step of performing the above steps in this order.
【請求項3】 NおよびHを構成元素として含むガス
と、 放電解離条件下でプラズマ中に遊離のイオウを放出しう
るイオウ系化合物ガス、とを含む混合ガスを用いるとと
もに、 被エッチング基板を室温以下に制御しつつ、 下地材料層上の酸化シリコン系絶縁膜をパターニングす
ることを特徴とする酸化シリコン系絶縁膜のプラズマエ
ッチング方法。
3. A mixed gas containing a gas containing N and H as constituent elements and a sulfur-based compound gas capable of releasing free sulfur into plasma under discharge dissociation conditions is used, and the substrate to be etched is kept at room temperature. A plasma etching method for a silicon oxide based insulating film, which comprises patterning the silicon oxide based insulating film on a base material layer while controlling the following.
【請求項4】 NおよびHを構成元素として含むガス
は、 NH3 、N2 4 およびNH4 HSのうちのいずれか少
なくとも1種であることを特徴とする請求項1ないし3
いずれか1項記載の酸化シリコン系絶縁膜のプラズマエ
ッチング方法。
4. The gas containing N and H as constituent elements is at least one selected from NH 3 , N 2 H 4 and NH 4 HS.
The method for plasma etching a silicon oxide insulating film according to any one of claims 1 to 5.
【請求項5】 酸化シリコン系絶縁膜は、 SiO2 、SiOx z およびSiOx y z のうち
のいずれか1種であることを特徴とする請求項1ないし
3いずれか1項記載の酸化シリコン系絶縁膜のプラズマ
エッチング方法。
5. The silicon oxide-based insulating film is any one of SiO 2 , SiO x F z and SiO x N y F z. Method for plasma etching of silicon oxide based insulating film of.
JP06241796A 1996-03-19 1996-03-19 Plasma etching method for silicon oxide based insulating film Expired - Fee Related JP3453996B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06241796A JP3453996B2 (en) 1996-03-19 1996-03-19 Plasma etching method for silicon oxide based insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06241796A JP3453996B2 (en) 1996-03-19 1996-03-19 Plasma etching method for silicon oxide based insulating film

Publications (2)

Publication Number Publication Date
JPH09260350A true JPH09260350A (en) 1997-10-03
JP3453996B2 JP3453996B2 (en) 2003-10-06

Family

ID=13199562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06241796A Expired - Fee Related JP3453996B2 (en) 1996-03-19 1996-03-19 Plasma etching method for silicon oxide based insulating film

Country Status (1)

Country Link
JP (1) JP3453996B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019408A3 (en) * 2000-08-29 2002-06-13 Applied Materials Inc Method of etching carbon-containing silicon oxide films
US6632746B2 (en) 2000-04-19 2003-10-14 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US7202171B2 (en) * 2001-01-03 2007-04-10 Micron Technology, Inc. Method for forming a contact opening in a semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732339B2 (en) 1999-11-16 2010-06-08 Panasonic Corporation Etching method, semiconductor and fabricating method for the same
US6632746B2 (en) 2000-04-19 2003-10-14 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US7282452B2 (en) 2000-04-19 2007-10-16 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US7985691B2 (en) 2000-04-19 2011-07-26 Panasonic Corporation Etching method, semiconductor and fabricating method for the same
WO2002019408A3 (en) * 2000-08-29 2002-06-13 Applied Materials Inc Method of etching carbon-containing silicon oxide films
US6607675B1 (en) 2000-08-29 2003-08-19 Applied Materials Inc. Method of etching carbon-containing silicon oxide films
KR100856005B1 (en) * 2000-08-29 2008-09-02 어플라이드 머티어리얼스, 인코포레이티드 Method of etching carbon-containing silicon oxide films
US7202171B2 (en) * 2001-01-03 2007-04-10 Micron Technology, Inc. Method for forming a contact opening in a semiconductor device

Also Published As

Publication number Publication date
JP3453996B2 (en) 2003-10-06

Similar Documents

Publication Publication Date Title
KR100778260B1 (en) Process for the post etch stripping of photoresist with hydrogen
US6620733B2 (en) Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
KR100343880B1 (en) Titanium Nitride Formation on Semiconductor Wafers by Reaction of Titanium and Nitrogen-Containing Gases in Integrated Process Systems
US6841483B2 (en) Unique process chemistry for etching organic low-k materials
JP3248222B2 (en) Dry etching method
JP3116533B2 (en) Dry etching method
JPH09191002A (en) Plasma etching method
KR100255404B1 (en) Dry etching method
US6955177B1 (en) Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss
JP2687787B2 (en) Dry etching method
JP3453996B2 (en) Plasma etching method for silicon oxide based insulating film
JP3380947B2 (en) Plasma etching method for low dielectric constant silicon oxide based insulating film
US6489238B1 (en) Method to reduce photoresist contamination from silicon carbide films
JP3718537B2 (en) Plasma etching method for silicon oxide material layer
JPH0774147A (en) Method and apparatus for dry etching
JP3301157B2 (en) Dry etching method
JP2687769B2 (en) Dry etching method
JP3081200B2 (en) Electronic device manufacturing method
JPH053177A (en) Dry etching method
JP3297939B2 (en) Dry etching method
JP3079656B2 (en) Dry etching method
JPH0653186A (en) Dry etching method
WO2000026954A1 (en) Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger
JP3326662B2 (en) Plasma etching method for silicon oxide based material layer
KR100312985B1 (en) method for fabricating semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees