JPH09269935A - メモリ制御装置、及びメモリ制御方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、マルチプロセッサ方式のコンピュー
タシステムにおいて、メモリのアクセス命令を同期化す
る際のオーバーヘッドを低減することの可能なメモリ制
御装置、及びメモリ制御方法を提供することを課題とす
る。 【解決手段】マルチプロセッサ方式のコンピュータシス
テムに設けられたメモリコントローラ１０は、メモリの
アクセスオペレーションの進行（アクセス命令の動作状
況）を管理するためのスコアボード１１を有し、実行優
先順位の高い同期化を実行するときのオーバーヘッドを
低減する。スコアボード１１は、受付けたアクセス命令
のオペレーションコードとアドレス以外に、同期化の受
付けに応じてセットされる同期化フラグを保持する。メ
モリコントローラ１０は、プロセッサ１からの同期化指
示を受付けた時点で同期化フラグをセットし、同期化オ
ペレーションの実行完了後に同期化フラグをリセットす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチプロセッサ
方式のコンピュータシステムに適用されるメモリ制御装
置、及びその方法に関し、特に、メモリバンク方式で格
納されるデータを同期化するメモリ制御装置、及びメモ
リ制御方法に関する。

【０００２】

【従来の技術】従来、マルチプロセッサ方式のコンピュ
ータシステムには、メモリバンク方式の共用メインメモ
リを管理・制御するメモリ制御装置として、非プログラ
ム順序（ｏｕｔ ｏｆ ｏｒｄｅｒ）で、またはｗｅａ
ｋｌｙ ｏｒｄｅｒでアクセス命令（データとアドレス
を含む）を実行するメモリコントローラが設けられてい
る。

【０００３】このメモリコントローラは、独立した記憶
領域に相当する各バンクメモリを独立して制御する機能
を有すると共に、ｗｅａｋｌｙ ｏｒｄｅｒの同期化を
一時的にｓｔｒｏｎｇ ｏｒｄｅｒで同期化する機能を
備えている。この同期化オペレーションに対応する方式
として、大別して以下の方式がある。

【０００４】先ず、第１の方式は、プロセッサから発行
されたアクセス命令の中で、アドレスオペレーション用
に、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕ
ｔ）機能のバッファメモリを使用し、アドレスオペレー
ションを受付けた順番にアクセス命令を実行する方式で
ある。ここでは、アドレスバスとデータバスとが分離さ
れたシステムが想定されており、アドレスオペレーショ
ンとはアドレスバスのオペレーションである。

【０００５】第２の方式は、メモリの独立制御範囲の単
位（バンクメモリ単位）に、スコアボードと称するオペ
レーションの進行（アクセス命令の動作状況）を管理す
る管理テーブルを設ける方式である。この方式では、同
期化オペレーションが実行されると、それ以前のオペレ
ーションの処理が終了するまで、アドレスオペレーショ
ンの受付を拒否する。即ち、後続のオペレーションをリ
トライすることによって同期化処理を保証する。

【０００６】この第２の方式は、前記の第１の方式と比
較して、ライトオペレーション（メモリのライトアクセ
ス動作）の後に実行されるリードオペレーション（リー
ドアクセス動作）のレイテンシを小さくし、かつメモリ
の使用効率を高くできるため、実使用状態でのシステム
のスループットを向上できる。

【０００７】

【発明が解決しようとする課題】しかし、前述の従来の
方式では、以下のような問題点がある。第１の方式は、
アドレスオペレーションをＦＩＦＯ機能のバッファメモ
リを使用することにより、同期化オペレーションの実行
を保証することができる。しかしながら、システム上に
おいて、データオペレーション（データバスのオペレー
ション）がアドレスオペレーションの順番で実行される
とは限らない。このため、データオペレーションの未完
了により、アドレスオペレーション用ＦＩＦＯバッファ
が全て使用されている状況が発生し、結果としてアドレ
スオペレーションの受付を拒否する（リトライする）状
況が発生しやすい。また、先行するライトオペレーショ
ン用のデータ転送が終了しない場合に、後続の全てのリ
ードオペレーションが実行できず、リードオペレーショ
ンのレイテンシが大きくなるという欠点がある。

【０００８】一方、第２の方式は、管理テーブルにより
オペレーションの動作状況を管理できるため、結果的に
非プログラム順序（ｏｕｔ ｏｆ ｏｒｄｅｒ）で、ま
たはｗｅａｋ ｏｒｄｅｒでメモリのアクセス動作が可
能となる。しかし、一度同期化されると、以前のオペレ
ーションが終了するまで、後続オペレーション（または
同期化条件に該当するもの）を実行することができない
ため、同期化処理でのシステムのオーバーヘッドが大き
くなる問題があった。

【０００９】そこで、本発明は上記事情を考慮して成さ
れたもので、上記不具合を解消し、マルチプロセッサ方
式のコンピュータシステムにおいて、メモリのアクセス
命令を同期化する際のオーバーヘッドを低減することの
可能なメモリ制御装置、及びメモリ制御方法を提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】本発明は、上記目的を達
成するため、この発明は、特にマルチプロセッサ方式の
コンピュータシステムに適用するメモリコントローラで
あって、メモリのアクセスオペレーションの進行（アク
セス命令の動作状況）を管理するための管理テーブルを
有する方式であり、これにより、実行優先順位の高い同
期化オペレーションを実行するときのオーバーヘッドを
低減する。

【００１１】管理テーブルは、受付けたアクセス命令の
オペレーションコードとアドレス以外に、同期化オペレ
ーションの受付けに応じてセットする同期化フラグを保
持する。メモリコントローラは、プロセッサからのアク
セスオペレーションを受付けると管理テーブルにオペレ
ーションコードとアドレスの設定と共に同期化フラグを
リセットする。そして、同期化オペレーションを受付け
た時点で同期化フラグをセットし、同期化オペレーショ
ンの実行完了後に同期化フラグをリセットする。このよ
うな方式により、同期化オペレーションの実行時に、後
続のオペレーションを見掛け上受付けることが可能とな
り、オペレーションの要求元に対してリトライすること
を防ぐことができるため、システムのオーバーヘッドを
低減することができる。

【００１２】また、本発明は、メモリバンク方式のよう
に独立制御可能な複数の記憶領域を有するメモリを制御
するメモリコントローラに適用する。管理テーブルは、
各記憶領域（各バンクメモリ）毎に用意されており、そ
れぞれのオペレーションの進行状況を示し、各オペレー
ションの実行可能条件を保持する。さらに、管理テーブ
ルは、同期化オペレーションの実行以前に実行されたオ
ペレーションと、以後に実行されたオペレーションとを
識別するための同期化フラグのエントリを有する。この
管理テーブルにより、同期化オペレーションの実行以前
のオペレーションの完了を管理し、同期化オペレーショ
ンの実行が完了する以前でも後続オペレーションの受付
を可能として、リトライすることを防ぐことができる。
尚、同期化オペレーションの実行完了以前には、後続の
同期化オペレーションの要求に対しては受付けを拒否
し、リトライすることになる。

【００１３】

【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態を説明する。

【００１４】（第１実施形態）図１は本発明の一実施の
形態に係わるコンピュータシステムのシステム構成を示
すブロック図であり、図２は同実施の形態に係わるスコ
アボードの構成を説明するための概念図であり、図３は
同実施形態に関係するメモリコントローラの構成を示す
ブロック図であり、図４は同実施形態の動作を説明する
ためのフローチャートである。

【００１５】システム構成は以下の通りである。すなわ
ち、本システムは、図１に示すように、複数のプロセッ
サ１を有するマルチプロセッサ方式のコンピュータシス
テムであり、共用のメインメモリとして複数のバンクメ
モリＢＭ０〜ＢＭ３からなるメモリバンク構成のメモリ
を備えている。

【００１６】各プロセッサ１は、プロセッサバス２に接
続されたバスインターフェースユニット３を介して、メ
モリコントローラ１０に対してアクセス命令を発行す
る。プロセッサバス２は、データバス２Ａとアドレスバ
ス２Ｂに分離された構成である。プロセッサバス２に
は、ハードディスク装置（ＨＤＤ）５やＬＡＮインター
フェース６と接続するＩ／Ｏコントローラ４が接続され
ている。

【００１７】バスインターフェースユニット３は、プロ
セッサ１からメモリアクセス命令を受取ると、メモリコ
ントローラ１０に転送する。メモリコントローラ１０
は、バンクメモリＢＭ０〜ＢＭ３毎に、アクセス命令に
対応するアクセス動作（アクセスオペレーション）を管
理するためのスコアボード（管理テーブル）１１および
同期化完了テーブル１２を有し、バンクメモリＢＭ０〜
ＢＭ３のそれぞれを独立の制御範囲の記憶領域として制
御する４ウェイ（ｗａｙ）インターリーブ機能を備えて
いる。

【００１８】次に、スコアボードの構成を以下に説明す
る。すなわち、メモリコントローラ１０は、図２に示す
ように、管理テーブルであるスコアボード１１と同期化
完了テーブル１２とを備えている。スコアボード１１
は、独立の制御範囲単位である記憶領域をバンクメモリ
と想定した場合に、複数のバンクメモリＢＭ０〜ＢＭ３
毎に設けられている。なお、バンクメモリＢＭ０〜ＢＭ
３のそれぞれに対応して記憶領域０〜記憶領域３と表記
する場合がある。

【００１９】スコアボード１１はオペレーションの進行
状況（アクセス命令の動作状況）を示し、かつ各オペレ
ーションの実行可能条件を示すテーブルである。スコア
ボード１１は、後述するように、同期化オペレーション
の実行以前に実行されたオペレーションと、その実行以
後に実行されたオペレーションとを識別するための同期
化フラグ（ＳＹＮＣフラグ）のエントリを有する。ま
た、同期化完了テーブル１２は、各記憶領域０〜３で同
期化オペレーションが完了したか否かを示すテーブル
（ＳＹＮＣ完了）である。

【００２０】この実施形態のスコアボード１１は、メモ
リは４つの独立した記憶領域０〜３に対応するスコアボ
ード１００，１１０，１２０，１３０からなり、それぞ
れエントリ番号（Ｎｏ）１０２、オペレーションコード
１０３、アドレス１０４、オペレーションの完了を示す
完了フラグ１０５、オペレーションの発行が可能である
ことを示すフラグ１０６、エントリが有効であることを
示す有効フラグ１０７、および同期化フラグ（ＳＹＮＣ
フラグ）１０１を有する。

【００２１】エントリ番号１０２は、スコアボード内の
エントリの識別に使用される。オペレーションコード１
０３は、プロセッサ１から要求されるオペレーションの
種類（例えばＲｅａｄはリード動作、Ｗｒｉｔｅはライ
ト動作を意味する）を保持するためのエントリである。
アドレス１０４はアクセス対象のメモリアドレスを保持
するエントリである。完了フラグ１０５はオペレーショ
ンの発行が完了したことを示す。有効フラグ１０７は、
対応するエントリが有効な場合にフラグＶ（Ｖａｌｉ
ｄ）がセットされて、無効ならばフラグＩ（Ｉｎｖａｌ
ｉｄ）がセットされる。換言すれば、フラグＶのエント
リは将来発行されるものであり、フラグＩのエントリは
発行されない空のエントリであることを意味する。

【００２２】また、各スコアボード毎に設けられたバン
ク実行ユニット（記憶領域０では１０８）は、該当する
スコアボードから選択されたエントリのアドレス、オペ
レーションからバンクメモリを構成するＤＲＡＭ（ダイ
ナミックＲＡＭ）アドレスやＲＡＳ，ＣＡＳ等のメモリ
制御信号を生成すると、共に、後述するエントリの発行
等の処理を行う。又、各スコアボード１００，１１０，
１２０，１３０のバンク実行ユニット１０８，１１８，
１２８，１３８は、同期化完了テーブルに接続されてい
る。

【００２３】同期化フラグ（ＳＹＮＣフラグ）は、通常
では“０”がセット（リセット）されている。また、同
期化完了テーブル１２は独立した記憶領域０〜３毎に、
同期化完了フラグ（ＳＹＮＣ完了）が設けられて、通常
では完了を意味する“０”がセットされている。

【００２４】メモリコントローラ１０は、プロセッサ１
からの同期化オペレーションを受取ると、スコアボード
１００，１１０，１２０，１３０に登録されている全て
の有効なエントリの同期化フラグを“１”にセットし、
無効なエントリに対しては同期化フラグ“０”を維持す
る。この時点で、有効なエントリのある記憶領域に対す
る同期化完了テーブル１２の同期化完了フラグを“１”
にセットし、有効なエントリのない（即ち、実行待ちの
オペレーションが存在しない）記憶領域に対する同期化
完了フラグについては“０”に維持する。

【００２５】さらに、同期化以外の後続のオペレーショ
ンを受付けると、スコアボードの同期化フラグには
“０”にセットして登録し、同期化オペレーション以前
のオペレーションとは区別する。同期化完了テーブル１
２の同期化完了フラグは、対応する記憶領域に同期化フ
ラグとして“１”がセットされたオペレーションがなく
なった時点で“０”にセットされる。スコアボードは、
各記憶領域に対する同期化完了テーブル１２の同期化完
了フラグの少なくとも一つが“１”である間は、同期化
フラグが“１”のオペレーションのみに実行許可を出
し、同期化処理を保証する。

【００２６】以下、図３およびと図４を参照して、第１
実施形態の動作の概略を説明する。

【００２７】前述したように、この実施形態のメモリコ
ントローラ１０は、４記憶領域０〜３に相当するバンク
メモリＢＭ０〜ＢＭ３に対して４Ｗａｙインターリーブ
機能により制御している。メモリコントローラ１０は、
図３に示すように、バンクメモリＢＭ０〜ＢＭ３毎に実
行ユニット１０８，１１８，１２８，１３８および実行
ユニットを制御するスコアボード１００，１１０，１２
０，１３０を独立して備えている。ここで、図３では、
スコアボード１００，１１０，１２０，１３０におい
て、有効フラグは「Ｖａｌ」、「発行可能フラグ」は
「Ｅｎ」、同期化フラグは「Ｓｙｎｃ」と表記する。

【００２８】図４に示すように、バスインタフェースユ
ニット３は、プロセッサバス２からメモリアクセス命令
を受取ると、メモリコントローラ１０に転送する（ステ
ップＳ１）。メモリコントローラ１０は、記憶領域０〜
３に対するメモリアクセスオペレーションを受付ける
と、該当するスコアボードのエントリに登録する（ステ
ップＳ２）。

【００２９】ここで、この第１実施形態では図３に示す
ように、メモリアドレスを４バイト単位のバンクメモリ
ＢＭ０〜ＢＭ３に分割している。即ち、バンクメモリＢ
Ｍ０〜ＢＭ３に対して、それぞれアドレスのＬＳＢ側４
ｂｉｔが（０，４，８，ｃ）から始まる４バイト単位の
記憶領域を割り当てる。便宜的に、各スコアボードに登
録できるエントリ数を４とする。

【００３０】コントローラ１０は、アクセスオペレーシ
ョンをエントリに登録する時点で、各スコアボードの同
期化フラグを“０”にセットする（ステップＳ３）。こ
のとき、同期化オペレーションを受付けると、その時点
で有効なエントリの同期化フラグを“１”にセットする
（ステップＳ４，Ｓ５）。即ち、同期化フラグが“１”
であるエントリは、同期化オペレーションの発行以前に
登録されたエントリであり、同期化フラグが“０”のエ
ントリより先行して実行されることを示す。

【００３１】図３は、バンクＢＭ０のスコアボード１０
０には２つ、バンクＢＭ１のスコアボード１１０には１
つ、バンクＢＭ２およびバンクＢＭ３の各スコアボード
１２０，１３０には有効なエントリ（有効フラグＶａｌ
が“Ｖ”のエントリ）がない状態で同期化オペレーショ
ンを受付けた場合の例を示している。即ち、スコアボー
ド１００，１１０において、有効フラグＶａｌが“Ｖ”
であるエントリの同期化フラグ（Ｓｙｎｃ）が“０”か
ら“１”に変化し、かつ有効フラグＶａｌが“Ｉ”であ
るエントリの同期化フラグ（Ｓｙｎｃ）は“０”を維持
する（変化しない）。

【００３２】これと同時に、同期化完了テーブル１２の
各記憶領域０〜３に対応する同期化完了フラグ（ＳＹＮ
Ｃ完了）の中で、有効なエントリがある記憶領域０（バ
ンクＢＭ０）および記憶領域１（バンクＢＭ１）に対応
する値が“０”から“１”に変化し、有効なエントリが
ない記憶領域２（バンクＢＭ２）および記憶領域３（バ
ンクＢＭ３）に対応する値は“０”のまま変化しない。

【００３３】さらに、スコアボード１００，１１０にお
いて、バンクＢＭ０のエントリ番号１とバンクＢＭ１の
エントリ番号０が、発行可能フラグＥｎがイネーブル
（Ｙｅｓ）、即ち実行可能であるため、各実行ユニット
Ｅ０，Ｅ１はビジーが解除されると、それぞれのアドレ
スに対するオペレーション（リードアクセス）を実行す
る（ステップＳ６，Ｓ７）。

【００３４】コントローラ１０は、実行ユニットＥ０，
Ｅ１のアクセスオペレーションが完了すると、発行可能
フラグＥｎと同期化フラグを“Ｎｏ”または“０”にリ
セットする（ステップＳ８，Ｓ９）。このとき、バンク
ＢＭ１に対応するスコアボード１１０には同期化フラグ
が“１”にセットされたエントリは無くなるため、同期
化完了テーブル１２の該当する同期化完了フラグも
“０”にリセットされる。

【００３５】また、後続のメモリアクセスオペレーショ
ンの要求があると、アクセス命令に対応する記憶領域の
スコアボードには、同期化フラグが“０”の状態で登録
される。即ち、新たな後続のオペレーションは、同期化
オペレーションの以前に同期化フラグが“１”にセット
された同期化オペレーションとは区別される。また、図
３に示す状態において、２回目の同期化オペレーション
の要求があると、同期化完了テーブル１２には同期化完
了フラグが“０”でないエントリ（記憶領域０，１）が
あるので、２回目の同期化オペレーションの受付けは拒
否されてリトライされる。なお、同期化フラグが全て
“０”であれば、同期化オペレーションは完了している
ことがわかるので、同期化完了テーブル１２を省略して
もよい。

【００３６】次に、前述した第１実施形態の動作をより
詳細に説明する。

【００３７】先ず、第１実施形態において、メモリアク
セス命令がＣＰＵ１により発行された場合の処理を図５
を参照して説明する。

【００３８】ＣＰＵ１により発行されたメモリアクセス
命令は、バス２を介してバスインターフェースユニット
３に送られる。バスインターフェースユニット３は、受
け取ったメモリアクセス命令をメモリコントローラ１０
に転送する（ステップＳ１１）。

【００３９】メモリコントローラ１０は、受け取ったメ
モリアクセス命令が同期化命令以外のメモリアクセス命
令である場合、受け取ったメモリアクセス命令のアドレ
スに基づいて、スコアボード１００，１１０，１２０，
１３０から対応するスコアボードを選択する。更に、メ
モリコントローラ１０は、選択したスコアボードの全エ
ントリから、有効フラグが１にセットされているエント
リ（空きエントリ）を選択する。この後、メモリコント
ローラ１０は、前記転送されたメモリアクセス命令を、
先に選択されたエントリに登録する（ステップＳ１
２）。

【００４０】登録の際、メモリコントローラ１０は、メ
モリアクセス命令のオペレーションコード、及びアドレ
スを登録すると共に、登録対象のエントリの発行可能フ
ラグを“ＹＥＳ”にセットし、有効フラグを“Ｖ”にセ
ットし、同期化フラグを“０”にリセットする。

【００４１】尚、メモリコントローラ１０は、バスイン
ターフェースユニット３から同期化命令を受け取った場
合、選択されたスコアボードに登録されている有効フラ
グが“Ｖ”にセットされているエントリ全ての同期化フ
ラグを“１”にセットする。

【００４２】一方、メモリコントローラ１０において
は、バンク実行ユニット１０８，１１８，１２８，１３
８の制御に従って、スコアボードからエントリが選択さ
れ、エントリの命令が発行される。

【００４３】ステップＳ１２において登録されたエント
リ（メモリアクセス命令）が選択され、エントリの命令
が発行された場合（ステップＳ１３，ＹＥＳ）、選択さ
れたエントリの発行可能フラグが“ＮＯ”にセットされ
る（ステップＳ１４）。発行されたメモリアクセス命令
は、バスインターフェースユニット３、メモリコントロ
ーラ１０、及びバンク実行ユニットにより、実行され
る。

【００４４】メモリアクセス命令の処理が完了すると、
メモリコントローラ１０は、スコアボード内の、実行さ
れたメモリアクセス命令のエントリに記憶されている有
効フラグを“１”にセット、同期化フラグを“０”にリ
セットする（ステップＳ１５）。このような処理によ
り、実行されたメモリアクセス命令が登録されたエント
リが開放される。

【００４５】以上説明した処理により、ＣＰＵ１から送
られたメモリアクセス命令が実行される。

【００４６】次に、スコアボード１００，１１０，１２
０，１３０にそれぞれ対応して設けられたバンク実行ユ
ニット１０８，１１８，１２８，１３８の命令発行処理
を図６を参照して説明する。

【００４７】バンク実行ユニットは、スコアボード内
の、これから発行しようとするメモリアクセス命令が登
録されたエントリに対し、先ず、対象エントリの有効フ
ラグが“Ｉ”であるか否か判定する（ステップＳ２
１）。対象エントリの有効フラグが“Ｉ”である場合、
バンク実行ユニットは、対象エントリが無効であるた
め、対象エントリのメモリアクセス命令が発行不可能で
あると判断する（ステップＳ２２）。

【００４８】バンク実行ユニットは、対象エントリの有
効フラグが“Ｖ”である場合（ステップＳ２１，Ｎ
Ｏ）、対象エントリの発行フラグが“ＮＯ”であるか否
か判定する（ステップＳ２３）。対象エントリの発行フ
ラグが“ＮＯ”である場合、バンク実行ユニットは、対
象エントリは、既に発行済みであると判断し、対象エン
トリのメモリアクセス命令の発行を行わない（ステップ
Ｓ２４）。

【００４９】バンク実行ユニットは、対象エントリの発
行フラグが“ＹＥＳ”である場合（ステップＳ２３，Ｎ
Ｏ）、同期化完了テーブル１２の“SYNC完了”の項が全
ての領域で“０”であるか否かを判定する（ステップＳ
２５）。“SYNC完了”の項が全ての領域で“０”である
ことは、ＣＰＵ１から同期化命令が送られていないこと
を示すので、バンク実行ユニットは、対象エントリのメ
モリアクセス命令が発行可能であると判断する（ステッ
プＳ２６）。同期化完了テーブル１２の“ＳＹＮＣ完
了”の項について、いずれかの領域で“１”がセットさ
れている場合（ステップＳ２５，ＮＯ）、バンク実行ユ
ニットは、対象エントリの同期化フラグが“０”である
か否か判断する（ステップＳ２７）。

【００５０】対象エントリの同期化フラグが“０”であ
る場合、バンク実行ユニットは、対象エントリの命令
が、メモリコントローラ１０が同期化命令を受け取った
以降にスコアボードに登録されたメモリアクセス命令で
あるので、このメモリアクセス命令の発行は行わない
（ステップＳ２８）。

【００５１】バンク実行ユニットは、同期化フラグが
“１”である場合（ステップＳ２７，ＮＯ）、対象エン
トリに登録されたメモリアクセス命令は、同期化命令が
送られた以前に登録されたメモリアクセス命令であるの
で、バンク実行ユニットは、対象エントリのメモリアク
セス命令が発行可能であると判断する（ステップＳ２
９）。

【００５２】次に、この第１実施形態において、ＣＰＵ
１から以下の命令、 （１）Ｗｒｉｔｅ １２３８０ （２）Ｒｅａｄ ２４６８２４ （３）Ｒｅａｄ ６７８３０ （４）ＳＹＮＣ （５）Ｒｅａｄ ａｂｃｄ７０ が番号順に送られた場合のメモリコントローラ１０の処
理を説明する。以降、図７Ａから１６Ｃには、領域１に
対応して設けられたスコアボード１１０と、領域０に対
応して設けられたスコアボード１００と、同期化完了テ
ーブル１２とに登録されるデータが示されている。

【００５３】図７Ａ乃至図７Ｃは、スコアボード１０
０，１１０と、同期化完了テーブル１２の初期状態を示
している。

【００５４】尚、図７Ａ乃至図１６Ｃでは、各エントリ
の命令の発行可／不可を示す項に、前記図６に示される
バンク実行ユニットの処理が施された場合の判断結果が
識別できるような情報を示している。（ａ）は前記図６
のステップＳ２２に示される判断結果に相当し、（ｂ）
はステップＳ２４に示される判断結果、（ｘ）はステッ
プＳ２６に示される判断結果、（ｃ）はステップＳ２８
に示される判断結果、そして（ｙ）はステップＳ２９に
示される判断結果に相当する。これは、動作説明の理解
を容易にするためであり、実際には、単に命令発行の可
／不可を示す情報が登録されいるだけで良い。

【００５５】従って、スコアボード１００，１１０の全
てのエントリは未使用（空き）となっている。スコアボ
ード１００，１１０の全てのエントリの発行可／不可の
項には、発行不可を示すデータが登録されているが、こ
れは、バンク実行ユニット１０８，１１８が図６の処理
を実行した場合に、エントリが無効であることを示す
（ａ）に相当する。従って、発行可能なエントリは存在
しない。

【００５６】次に、バスインターフェースユニット３か
ら、命令（１）“Ｗｒｉｔｅ １２３８０”が転送され
た場合のスコアボード１００，１１０と、同期化完了テ
ーブル１２を図８Ａ乃至８Ｃに示す。ここでは、メモリ
コントローラ１０は、命令“Ｗｒｉｔｅ １２３８０”
のアドレスに対応する領域０のスコアボード１００から
空きエントリＮｏ．０を選択し、ここに命令を登録して
いる。スコアボード１１０には、発行可能なエントリは
存在しないが、スコアボード１００のエントリNo. ０は
発行可能である。

【００５７】この後、メモリコントローラ１０が命令
（２）“Ｒｅａｄ ２４６８２４”を入力した場合のス
コアボード１００，１１０と、同期化完了テーブル１２
とを図９Ａ乃至９Ｃに示す。メモリコントローラ１０
は、命令“Ｒｅａｄ ２４６８２４”のアドレスに対応
する領域１のスコアボード１１０から空きエントリＮ
ｏ．０を選択し、ここに命令を登録している。スコアボ
ード１００，１１０は、共に、エントリＮｏ．０が発行
可能である。

【００５８】この後、メモリコントローラ１０が命令
（３）“Ｒｅａｄ ６７８３０”を入力した場合のスコ
アボード１００，１１０と、同期化完了テーブル１２と
を図１０Ａ乃至１０Ｃに示す。メモリコントローラ１０
は、命令“Ｒｅａｄ ６７８３０”のアドレスに対応す
る領域０のスコアボード１００から空きエントリＮｏ．
１を選択し、ここに命令を登録する。スコアボード１０
０ではエントリＮｏ．０，Ｎｏ．１が、スコアボード１
１０ではエントリＮｏ．０が発行可能である。

【００５９】この後、メモリコントローラ１０が領域０
に対応するバンク実行ユニット１０８が、スコアボード
１００の発行可能なエントリからＮｏ．０を選択し、発
行した場合のスコアボード１００，１１０と、同期化完
了テーブル１２とを図１１Ａ乃至１１Ｃに示す。スコア
ボード１００のエントリＮｏ．０の発行可／不可の項に
は、発行不可を示す情報が登録されるが、これは、既に
発行済みであることを示す（ｂ）に相当する。スコアボ
ード１００，１１０は、共に、エントリＮｏ．０が発行
可能である。

【００６０】この後、メモリコントローラ１０がバスイ
ンターフェースユニット３より同期化命令（４）“ＳＹ
ＮＣ”を入力した場合のスコアボード１００，１１０
と、同期化完了テーブル１２とを図１２Ａ乃至１２Ｃに
示す。スコアボード１００のエントリＮｏ．０，Ｎｏ．
１と、スコアボード１１０のエントリＮｏ．０のＳＹＮ
Ｃの項には１がセットされる。又、スコアボード１００
のエントリＮｏ．０とスコアボード１１０のエントリＮ
ｏ．０の発行可／不可の項には発行可能を示す情報が登
録されているが、これは、同期化命令が入力される以前
に登録された命令であることを示す（ｙ）に相当する。
同期化テーブル１２の領域０，１に対応する項にも１が
セットされる。

【００６１】この後、メモリコントローラ１０が命令
（５）“Ｒｅａｄ ａｂｃｄ７０”を入力した場合のス
コアボード１００，１１０と、同期化完了テーブル１２
とを図１３Ａ乃至１３Ｃに示す。メモリコントローラ１
０は、命令“Ｒｅａｄ ａｂｃｄ７０”のアドレスに対
応する領域０のスコアボード１００から空きエントリＮ
ｏ．２を選択し、ここに命令を登録する。但し、スコア
ボード１００における発行可能なエントリはＮｏ．１の
みである。

【００６２】この後、バンク実行ユニット１０８がスコ
アボード１００の発行可能なエントリＮｏ．１選択し、
バンク実行ユニット１１８がスコアボード１１０の発行
可能なエントリＮｏ．０を選択して、それぞれのエント
リの命令が発行された場合のスコアボード１００，１１
０と、同期化完了テーブル１２とを図１４Ａ乃至１４Ｃ
に示す。発行された各エントリの“Ｅｎ”の項が“ＹＥ
Ｓ”から“ＮＯ”に変更される。

【００６３】この後、スコアボード１００のエントリＮ
ｏ．１の命令が完了した場合のスコアボード１００，１
１０と、同期化完了テーブル１２とを図１５Ａ乃至１５
Ｃに示す。スコアボード１００では、エントリＮｏ．
０，Ｎｏ．１の“Ｖａｌ”の項が“Ｖ”から“Ｉ”に変
更され、“ＳＹＮＣ”の項が“０”にリセットされる。
又、同期化完了テーブル１２の領域０に対応する項が
“０”にリセットされる。

【００６４】この後、スコアボード１１０のエントリＮ
ｏ．０の命令が完了した場合のスコアボード１００，１
１０と、同期化テーブル１２とを図１６Ａ乃至１６Ｃに
示す。スコアボード１１０では、エントリ０の“Ｖａ
ｌ”の項が“Ｖ”から“Ｉ”に変更され、“ＳＹＮＣ”
の項が“０”にリセットされる。又、同期化完了テーブ
ル１２の領域１に対応する項が“０”にリセットされ
る。

【００６５】以上の処理により、メモリコントローラ１
０においては、同期化命令（４）“ＳＹＮＣ”を受け付
ける以前に登録されたスコアボード１００のエントリＮ
ｏ．１（命令（３））やスコアボード１１０のエントリ
Ｎｏ．０（命令（２））が選択発行される前に、スコア
ボード１００に登録されたエントリＮｏ．２（命令
（５））を実行するという同期化命令を無視した処理を
防止することができる。

【００６６】（第２実施形態）第２実施形態は、図１７
に示すように、同期化完了テーブル１２において、同期
化条件を示すエントリ１６０を付加した構成である。エ
ントリ１６０には、同一要求元（プロセッサ）からの要
求または同一アドレスに対して等の同期化条件を示す項
目である（ここでは条件として同一アドレスとする）。
なお、これ以外のシステム構成やメモリコントローラ１
０の構成については、前述の第１実施形態の場合と同様
である。

【００６７】このような構成により、同期化条件に該当
しない後続命令（後続オペレーション）は、同期化オペ
レーションの影響を受けることなく実行できる機能を実
現する。同期化条件に合致するオペレーションについて
は、前述の第１実施形態の場合と同様に、同期化オペレ
ーション以後に実行されたオペレーションが、同期化オ
ペレーション以前に実行されたオペレーションより先行
して実行することを禁止する。同期化条件に合致しない
オペレーションは、通常の動作（ｏｕｔ ｏｆｏｒｄｅ
ｒまたはｗｅａｋ ｏｒｄｅｒでの動作）を実行する。
尚、同期化完了以前に後続の同期化オペレーションが要
求された場合には、後続の同期化オペレーションは受付
けを拒否されて、リトライされる。

【００６８】以下、図１７を参照して具体的に説明す
る。

【００６９】第２実施形態の特徴は、図１７に示すよう
に、同期化完了テーブル１２に同期化条件のエントリ１
６０を追加した構成にある。このエントリ１６０には同
期化条件セットされる。同期化条件の例としては、「全
てのライトオペレーションが終了するまで」や「全ての
リードおよびライトオペレーションが終了するまで」等
がある。

【００７０】この実施形態は、同一アドレスに対するリ
ードおよびライトについて順序が保証されないオペレー
ション（非コヒーレントオペレーション）と、順序を保
証するオペレーション（コヒーレントオペレーション）
の両方が定義されているシステムにおいて、「同一アド
レスに対する全てのリードおよびライトオペレーション
が完了するまで、後続のリードおよびライトオペレーシ
ョンを禁止」という同期化条件の同期化オペレーション
を想定する。

【００７１】メモリコントローラ１０は、同期化オペレ
ーションが発行されるまでは、非コヒーレントオペレー
ション（メモリアクセス）は他のオペレーションとは全
く独立に非プログラム順序（ｏｕｔ ｏｆ ｏｒｄｅｒ
処理）で実行する。一方、同期化オペレーションが発行
されると、前述の第１実施形態と同様に、スコアボード
に登録されている全ての有効なエントリの同期化フラグ
（ＳＹＮＣフラグ）に“１”をセットする。同様に、有
効なエントリのあるスコアボードに対応する同期化完了
テーブル１２の同期化完了フラグ（ＳＹＮＣ完了）にも
“１”をセットする。

【００７２】図１７の状態では、記憶領域０のスコアボ
ード１００および記憶領域１のスコアボード１１０には
有効なエントリがあるため、同期化完了テーブル１２の
同期化完了フラグは“１”にセットされる。また、記憶
領域２のスコアボード１２０および記憶領域３のスコア
ボード１３０には有効なエントリがないので、該当する
同期化完了フラグは“０”に維持されている。

【００７３】さらに、記憶領域０，１の有効なエントリ
の同期化フラグは“１”にセットされており、有効でな
いエントリの同期化フラグは“０”が維持されている。
また、同時に同期化完了テーブル１２の同期化条件のエ
ントリ１６０には、前記の同期化条件である「同一アド
レスに対する全てのリードおよびライトオペレーション
が完了するまで後続のリードおよびライトオペレーショ
ンを禁止」という条件が登録される。

【００７４】この同期化条件において、後続のリードオ
ペレーションは同期化フラグが“１”であるエントリに
同一アドレスのものがあれば発行されず、同一アドレス
のものがなければ発行できる。また、この場合、アドレ
スに対応するスコアボードの同期化オペレーションが完
了して、同期化フラグが“１”のエントリがなくなれ
ば、このスコアボードに登録されているエントリ、およ
び登録されるエントリは発行条件が揃い次第、他のスコ
アボードでの同期化オペレーションの完了の如何にかか
わらず発行できる。すなわち、この領域に関しては同期
化オペレーションが無いのと同じ条件でメモリアクセス
を実行できる。

【００７５】なお、前述の第１実施形態と同様に、同期
化完了テーブル１２の同期化完了フラグの中で、少なく
とも１つが“１”（同期化処理中）であれば、２回目の
同期化オペレーションは受付けを拒否されて、リトライ
される。また、同期化フラグが全て“０”であれば、同
期化オペレーションは完了していることがわかるので、
同期化完了テーブル１２を省略してもよい。

【００７６】次に、前述した第２実施形態の動作をより
詳細に説明する。

【００７７】第２実施形態において、メモリアクセス命
令がＣＰＵ１により発行された場合の処理は、前述した
第１実施形態の図５に示される処理と同様であるので詳
細な説明は省略する。

【００７８】次に、スコアボード１００，１１０，１２
０，１３０にそれぞれ対応して設けられたバンク実行ユ
ニット１０８，１１８，１２８，１３８の命令発行処理
を図１８を参照して説明する。

【００７９】バンク実行ユニットは、スコアボード内
の、これから発行しようとするメモリアクセス命令が登
録されたエントリに対し、先ず、対象エントリの有効フ
ラグが“Ｉ”であるか否か判定する（ステップＳ３
１）。対象エントリの有効フラグが“Ｉ”である場合、
バンク実行ユニットは、対象エントリが無効であるた
め、対象エントリのメモリアクセス命令が発行不可能で
あると判断する（ステップＳ３２）。

【００８０】バンク実行ユニットは、対象エントリの有
効フラグが“Ｖ”である場合（ステップＳ３１，Ｎ
Ｏ）、対象エントリの発行フラグが“ＮＯ”であるか否
か判定する（ステップＳ３３）。対象エントリの発行フ
ラグが“ＮＯ”である場合、バンク実行ユニットは、対
象エントリは、既に発行済みであると判断し、対象エン
トリのメモリアクセス命令の発行を行わない（ステップ
Ｓ３４）。

【００８１】バンク実行ユニットは、対象エントリの発
行フラグが“ＹＥＳ”である場合（ステップＳ３３，Ｎ
Ｏ）、同期化完了テーブル１２の“ＳＹＮＣ完了”の項
が全ての領域で“０”であるか否かを判定する（ステッ
プＳ３５）。“ＳＹＮＣ完了”の項が全ての領域で
“０”であることは、ＣＰＵ１から同期化命令が送られ
ていないことを示すので、バンク実行ユニットは、対象
エントリのメモリアクセス命令が発行可能であると判断
する（ステップＳ３６）。

【００８２】同期化完了テーブル１２の“SYNC完了”の
項について、いずれかの領域で“１”がセットされてい
る場合（ステップＳ２５，ＮＯ）、バンク実行ユニット
は、同期化条件に一致しているか否かを判定する（ステ
ップＳ３７）。同期化完了テーブル１２の同期化条件に
一致していない場合、バンク実行ユニットは、同期化命
令処理が必要ないと判定し、対象エントリのメモリアク
セス命令が実行可能であると判断する（ステップＳ３
８）。

【００８３】同期化条件に一致する場合（ステップＳ３
７，ＹＥＳ）、バンク実行ユニットは、対象エントリの
同期化フラグが“０”であるか否か判断する（ステップ
Ｓ３９）。対象エントリの同期化フラグが“０”である
場合、バンク実行ユニットは、対象エントリの命令が、
メモリコントローラ１０が同期化命令を受け取った以降
にスコアボードに登録されたメモリアクセス命令である
ので、このメモリアクセス命令の発行は行わない（ステ
ップＳ４０）。

【００８４】バンク実行ユニットは、同期化フラグが
“１”である場合（ステップＳ３９，ＮＯ）、対象エン
トリに登録されたメモリアクセス命令は、同期化命令が
送られた以前に登録されたメモリアクセス命令であるの
で、バンク実行ユニットは、対象エントリのメモリアク
セス命令が発行可能であると判断する（ステップＳ４
１）。

【００８５】次に、この第２実施形態において、ＣＰＵ
１から以下の命令、 （１）Ｒｅａｄ １２３８０ （２）ＳＹＮＣ （３）Ｗｒｉｔｅ ６７３８０ （４）Ｗｒｉｔｅ １２３８０ が番号順に送られた場合のメモリコントローラ１０の処
理を説明する。以降、図１９Ａ乃至２３Ｂには、領域０
に対応して設けられたスコアボード１００と、同期化完
了テーブル１２とに登録されるデータが示されている。

【００８６】但し、同期化条件として「同一アドレスに
対する全てのリード及びライトオペレーションが完了す
るまで、後続のリード及びライトオペレーションを禁止
する」が定められているとする。これは、同期命令処理
中に、後続（同期化フラグが“０”）のオペレーション
に対して、SYNC命令以前（同期化フラグが“１”）で同
一アドレスの命令存在する場合には発行不可能、存在し
ない場合には発行可能であることを意味する。

【００８７】尚、図１９Ａ乃至２３Ｂでは、各エントリ
の命令の発行可／不可を示す項に、前記図１８に示され
るバンク実行ユニットの処理が施された場合の判断結果
が識別できるような情報を示している。（ａ）は、前記
図１８のステップＳ３２に示される判断結果に相当し、
（ｂ）はステップＳ３４に示される判断結果、（ｘ）は
ステップＳ３６に示される判断結果、（ｚ）はステップ
Ｓ３８に示される判断結果、（ｃ）はステップＳ４０に
示される判断結果、そして（ｙ）はステップＳ４１に示
される判断結果に相当する。これは、動作説明の理解を
容易にするためであり、実際には、単に命令発行の可／
不可を示す情報が登録されいるだけで良い。

【００８８】図１９Ａ乃至１９Ｂは、スコアボード１０
０と、同期化完了テーブル１２の初期状態を示してい
る。従って、スコアボード１００の全てのエントリは未
使用（空き）となっている。スコアボード１００の全て
のエントリの発行可／不可の項には、発行不可を示すデ
ータが登録されているが、これは、バンク実行ユニット
１０８が図１８の処理を実行した場合に、エントリが無
効であることを示す（ａ）に相当する。従って、発行可
能なエントリは存在しない。

【００８９】次に、バスインターフェースユニット３か
ら、命令（１）“Ｒｅａｄ １２３８０”が転送された
場合のスコアボード１００と、同期化完了テーブル１２
を図２０Ａ乃至２０Ｂに示す。ここでは、メモリコント
ローラ１０は、命令“Ｒｅａｄ １２３８０”のアドレ
スに対応する領域０のスコアボード１００から空きエン
トリＮｏ．０を選択し、ここに命令を登録している。ス
コアボード１００のエントリＮｏ．０は発行可能であ
る。

【００９０】この後、メモリコントローラ１０が同期化
命令（２）“ＳＹＮＣ”を入力した場合のスコアボード
１００と、同期化完了テーブル１２とを図２１Ａ乃至２
１Ｂに示す。メモリコントローラ１０は、スコアボード
１００の有効エントリ（“Ｖａｌ”が“Ｖ”）の同期化
フラグを“１”にセットする。同期化完了テーブル１２
の領域０に対応する項も、“１”がセットされる。ここ
で、バンク実行ユニット１０８が発行可能なエントリ
は、Ｎｏ．０である。

【００９１】この後、メモリコントローラ１０が命令
（３）“Ｗｒｉｔｅ ６７３８０”を入力した場合のス
コアボード１００と、同期化完了テーブル１２とを図２
２Ａ乃至２２Ｂに示す。メモリコントローラ１０は、命
令“Ｗｒｉｔｅ ６７３８０”のアドレスに対応する領
域０のスコアボード１００から空きエントリＮｏ．１を
選択し、ここに命令を登録する。スコアボード１００で
はエントリＮｏ．０，Ｎｏ．１が発行可能である。

【００９２】この後、メモリコントローラ１０が命令
（４）“Ｗｒｉｔｅ １２３８０”を入力した場合のス
コアボード１００と、同期化完了テーブル１２とを図２
３Ａ乃至２３Ｂに示す。メモリコントローラ１０は、命
令“Ｗｒｉｔｅ １２３８０”のアドレスに対応する領
域０のスコアボード１００から空きエントリＮｏ．２を
選択し、ここに命令を登録する。但し、スコアボード１
００における発行可能なエントリはＮｏ．０とＮｏ．１
のみである。これは、登録された命令（４）のライト命
令が、既に登録されている命令（１）と同じアドレスで
あるため、先に定められた同期化条件に一致し、命令
（４）の発行が不可能となっている。

【００９３】（第３実施形態）第３実施形態は、図２４
に示すように、複数レベルの同期化フラグ（ＳＹＮＣフ
ラグ）を設けたスコアボードと、複数レベルの同期化完
了フラグ（ＳＹＮＣ完了）を設けた同期化完了テーブル
を有するメモリコントローラ１０であり、複数の同期化
命令を同時に処理する機能を実現したシステムである。
なお、同期化レベルの全てが使用されている状態で、後
続の同期化オペレーションの要求がある場合には後続の
同期化オペレーションはリトライされる。

【００９４】第３実施形態では、同期化処理は同期化オ
ペレーションの実行順に従って実行する。即ち、同期化
オペレーションをＡ，Ｂ，Ｃと３回受付けた場合、同期
化オペレーションＡの以前に受付けたオペレーション、
ＡからＢの間に受け付けたオペレーション、ＢからＣの
間に受け付けたオペレーション、Ｃ以降のオペレーショ
ンの順に実行する。この機能を実現するため、同期化完
了テーブル１２に先行同期化オペレーションを示すフラ
グを設ける。例えば、同期化完了テーブル１２のＢに次
する先行同期化オペレーションはＡ，Ｃに対してはＢと
マークされる。Ａに対しては“Ｎｕｌｌ”を入れ、先行
同期化オペレーションがないことを示す。Ａが完了する
とＢの先行同期化オペレーションは“Ｎｕｌｌ”に書き
換える。同様に、先行同期化オペレーションが完了する
とそのエントリの先行同期化オペレーションを“Ｎｕｌ
ｌ”にすることで上記機能を実現する。

【００９５】以下、図２４を参照して具体的に説明す
る。

【００９６】この実施形態は同期化フラグ１０２を各エ
ントリに対して４レベル０〜３とした場合を想定する。
また、同期化完了テーブル１２の各エントリ（記憶領域
０〜３に相当）の同期化完了フラグも４レベルとしてい
る。いずれのレベルを実行中かは同期化（Ｓｙｎｃ）リ
ードポインタ１６１により指示されて、次の同期化レベ
ルは同期化ライトポインタ１６２により指示される。

【００９７】同期化オペレーションは受付け順に処理さ
れるので、これらのポインタ１６１，１６２の制御は一
般のＦＩＦＯバッファと同様である。各スコアボードは
同期化リードポインタ１６１により指示される同期化オ
ペレーションに対応する同期化フラグが“１”であるオ
ペレーションだけを発行する。全てのバンクで、同期化
リードポインタ１６１により指示されるレベルのエント
リが無くなると、ポインタは１つ進む。

【００９８】同期化完了テーブル１２の同期化完了フラ
グの全てが“０”になれば、同期化オペレーションは全
て完了しており、全てのスコアボード１００，１１０，
１２０，１３０の全ての同期化フラグは“０”になる。
このため、通常の同期化が無い場合のルールでオペレー
ションを発行すればよい。同期化オペレーションを受け
取る時点で、同期化レベルの少なくとも１つが未使用で
あれば、その同期化オペレーションはリトライされるこ
となく受け付けられて、正常な同期化処理が実行され
る。同期化レベルが全て使用されている状態では、後続
の同期化オペレーションはリトライされる。

【００９９】図２４の状態は、同期化レベル３が使用
中、同期化レベル０，１，２が未使用であり、記憶領域
０，１，２のスコアボード１００，１１０，１２０に有
効なエントリがあり、記憶領域３のスコアボード１３０
には有効なエントリが無い状態で同期化オペレーション
を受付けた場合である。各同期化フラグのレベル１，２
は全て“０”がセットされて、使用されていない。レベ
ル３は記憶領域０のＮｏ．０のエントリの同期化フラグ
だけ“１”であり、他の記憶領域の同期化フラグは全て
“０”である。これは、レベル３の同期化オペレーショ
ンが発行される以前のオペレーションの中で、未使用で
あるのは記憶領域０のエントリＮｏ．０だけであること
を示している。

【０１００】同期化完了テーブル１２の同期化リードポ
インタ１６１は、現時点でレベル３が処理中であること
を示している。新たな同期化オペレーションは、同期化
完了テーブル１２の同期化ライトポインタ１６２が指示
するレベル０に登録される。同期化ライトポインタ１６
２は１つ進んでレベル１を指示する。

【０１０１】また、各スコアボードの有効なエントリの
同期化フラグのレベル０には“１”がセットされる。図
２４では記憶領域０，１，２にある有効なエントリが
“１”にセットされている。同時に、記憶領域０，１，
２に対応する同期化完了テーブルのレベル０に“１”が
セットされ、レベル０の同期化が終了していないことを
示す。この後、図２４では同期化レベル３が処理中であ
るので、記憶領域０のエントリＮｏ．０のオペレーショ
ンが発行可能になるまで、オペレーションは発行されな
い。記憶領域０のエントリＮｏ．０が発行されると、レ
ベル３の同期化が完了するので同期化完了テーブル１２
の記憶領域０のレベル３が“０”にリセットされる。同
期化リードポインタ１６１は１つ進んでレベル０を指示
するため、レベル０の同期化フラグが“１”にセットさ
れているオペレーションが順次発行され、レベル０の同
期化処理が実行される。各レベルの同期化フラグが全て
“０”であれば、そのレベルの同期化オペレーションは
完了していることがわかるので、同期化完了テーブル１
２を省略してもよい。

【０１０２】次に、前述した第３実施形態の動作をより
詳細に説明する。

【０１０３】先ず、第３実施形態において、メモリアク
セス命令がＣＰＵ１により発行された場合の処理を図２
５を参照して説明する。

【０１０４】ＣＰＵ１により発行されたメモリアクセス
命令は、バス２を介してバスインターフェースユニット
３に送られる。バスインターフェースユニット３は、受
け取ったメモリアクセス命令をメモリコントローラ１０
に転送する（ステップＳ５１）。

【０１０５】メモリコントローラ１０は、受け取ったメ
モリアクセス命令が同期化命令以外のメモリアクセス命
令である場合、受け取ったメモリアクセス命令のアドレ
スに基づいて、スコアボード１００，１１０，１２０，
１３０から対応するスコアボードを選択する。更に、メ
モリコントローラ１０は、選択したスコアボードの全エ
ントリから、有効フラグが１にセットされているエント
リ（空きエントリ）を選択する。この後、メモリコント
ローラ１０は、前記転送されたメモリアクセス命令を、
先に選択されたエントリに登録する（ステップＳ５
２）。

【０１０６】登録の際、メモリコントローラ１０は、メ
モリアクセス命令のオペレーションコード、及びアドレ
スを登録すると共に、登録対象のエントリの発行可能フ
ラグを“ＹＥＳ”にセットし、有効フラグを“Ｖ”にセ
ットし、同期化フラグ０，１，２，３を“０”にリセッ
トする。

【０１０７】尚、メモリコントローラ１０は、バスイン
ターフェースユニット３から同期化命令を受け取った場
合、選択されたスコアボードに登録されている有効フラ
グが“Ｖ”にセットされているエントリ全ての、ＳＹＮ
Ｃライトポインタに対応する同期化フラグｎ（ｎ＝０／
１／２／３）を“１”にセットする。

【０１０８】一方、メモリコントローラ１０において
は、バンク実行ユニット１０８，１１８，１２８，１３
８の制御に従って、スコアボードからエントリが選択さ
れ、エントリの命令が発行される。

【０１０９】ステップＳ５２において登録されたエント
リ（メモリアクセス命令）が選択され、エントリの命令
が発行された場合（ステップＳ５３，ＹＥＳ）、選択さ
れたエントリの発行可能フラグが“ＮＯ”にセットされ
る（ステップＳ５４）。発行されたメモリアクセス命令
は、バスインターフェースユニット３、メモリコントロ
ーラ１０、及びバンク実行ユニットにより、実行され
る。

【０１１０】メモリアクセス命令の処理が完了すると、
メモリコントローラ１０は、スコアボード内の、実行さ
れたメモリアクセス命令のエントリに記憶されている有
効フラグを“１”にセット、同期化フラグ０，１，２，
３を“０”にリセットする（ステップＳ５５）。このよ
うな処理により、実行されたメモリアクセス命令が登録
されたエントリが開放される。

【０１１１】以上説明した処理により、ＣＰＵ１から送
られたメモリアクセス命令が実行される。

【０１１２】次に、スコアボード１００，１１０，１２
０，１３０にそれぞれ対応して設けられたバンク実行ユ
ニット１０８，１１８，１２８，１３８の命令発行処理
を図２６を参照して説明する。

【０１１３】バンク実行ユニットは、スコアボード内
の、これから発行しようとするメモリアクセス命令が登
録されたエントリに対し、先ず、対象エントリの有効フ
ラグが“Ｉ”であるか否か判定する（ステップＳ６
１）。対象エントリの有効フラグが“Ｉ”である場合、
バンク実行ユニットは、対象エントリが無効であるた
め、対象エントリのメモリアクセス命令が発行不可能で
あると判断する（ステップＳ６２）。

【０１１４】バンク実行ユニットは、対象エントリの有
効フラグが“Ｖ”である場合（ステップＳ６１，Ｎ
Ｏ）、対象エントリの発行フラグが“ＮＯ”であるか否
か判定する（ステップＳ６３）。対象エントリの発行フ
ラグが“ＮＯ”である場合、バンク実行ユニットは、対
象エントリは、既に発行済みであると判断し、対象エン
トリのメモリアクセス命令の発行を行わない（ステップ
Ｓ６４）。

【０１１５】バンク実行ユニットは、対象エントリの発
行フラグが“ＹＥＳ”である場合（ステップＳ６３，Ｎ
Ｏ）、同期化完了テーブル１２のＳＹＮＣリードポイン
タの示すＳＹＮＣ完了の項が全ての領域で“０”である
か否かを判定する（ステップＳ６５）。“ＳＹＮＣ完
了”の項が全ての領域で“０”であることは、ＣＰＵ１
から同期化命令が送られていないことを示すので、バン
ク実行ユニットは、対象エントリのメモリアクセス命令
が発行可能であると判断する（ステップＳ６６）。

【０１１６】同期化完了テーブル１２の“ＳＹＮＣ完
了”の項について、いずれかの領域で“１”がセットさ
れている場合（ステップＳ６５，ＮＯ）、バンク実行ユ
ニットは、対象エントリの同期化フラグ０〜３におい
て、ＳＹＮＣリードポインタが示す同期化フラグが
“０”であるか否か判断する（ステップＳ６７）。ＳＹ
ＮＣリードポインタが示す同期化フラグが“０”である
場合、バンク実行ユニットは、対象エントリの命令が、
メモリコントローラ１０が同期化命令を受け取った以降
にスコアボードに登録されたメモリアクセス命令である
ので、このメモリアクセス命令の発行は行わない（ステ
ップＳ６８）。

【０１１７】バンク実行ユニットは、ＳＹＮＣリードポ
インタが示す同期化フラグが“１”である場合（ステッ
プＳ６８，ＮＯ）、対象エントリに登録されたメモリア
クセス命令は、同期化命令が送られた以前に登録された
メモリアクセス命令であるので、バンク実行ユニット
は、対象エントリのメモリアクセス命令が発行可能であ
ると判断する（ステップＳ６９）。

【０１１８】次に、この第３実施形態において、ＣＰＵ
１から以下の命令、 （１）Ｒｅａｄ １２３８０ （２）ＳＹＮＣ （３）Ｗｒｉｔｅ ６７３８０ （４）ＳＹＮＣ （５）Ｗｒｉｔｅ ａｂｃｄ８０ が番号順に送られた場合のメモリコントローラ１０の処
理を説明する。以降、図２７Ａ乃至３３Ｂには、領域０
に対応して設けられたスコアボード１００と、同期化完
了テーブル１２とに登録されるデータが示されている。

【０１１９】尚、図２７Ａ乃至３３Ｂでは、各エントリ
の命令の発行可／不可を示す項に、前記図２６に示され
るバンク実行ユニットの処理が施された場合の判断結果
が識別できるような情報を示している。

【０１２０】（ａ）は、前記図２６のステップＳ６２に
示される判断結果に相当し、（ｂ）はステップＳ６４に
示される判断結果、（ｘ）はステップＳ６６に示される
判断結果、（ｃ）はステップＳ６８に示される判断結
果、そして（ｙ）はステップＳ６９に示される判断結果
に相当する。これは、動作説明の理解を容易にするため
であり、実際には、単に命令発行の可／不可を示す情報
が登録されいるだけで良い。

【０１２１】図２７Ａと２７Ｂは、スコアボード１００
と、同期化完了テーブル１２の初期状態を示している。
従って、スコアボード１００の全てのエントリは未使用
（空き）となっている。

【０１２２】スコアボード１００の全てのエントリの発
行可／不可の項には、発行不可を示すデータが登録され
ているが、これは、バンク実行ユニット１０８が図１８
の処理を実行した場合に、エントリが無効であることを
示す（ａ）に相当する。従って、発行可能なエントリは
存在しない。

【０１２３】次に、バスインターフェースユニット３か
ら、命令（１）“Ｒｅａｄ １２３８０”が転送された
場合のスコアボード１００と、同期化完了テーブル１２
を図２８Ａと２８Ｂに示す。ここでは、メモリコントロ
ーラ１０は、命令“Ｒｅａｄ１２３８０”のアドレスに
対応する領域０のスコアボード１００から空きエントリ
Ｎｏ．０を選択し、ここに命令を登録している。スコア
ボード１００のエントリＮｏ．０は発行可能である。

【０１２４】この後、メモリコントローラ１０が同期化
命令（２）“ＳＹＮＣ”を入力した場合のスコアボード
１００と、同期化完了テーブル１２とを図２９Ａと２９
Ｂに示す。

【０１２５】メモリコントローラ１０は、スコアボード
１００の有効エントリ（“Ｖａｌ”が“Ｖ”）の同期化
フラグ０を“１”にセットする。同期化完了テーブル１
２のＳＹＮＣライトポインタには“１”がセットされ、
領域０に対応した、ＳＹＮＣ完了フラグ０に“１”がセ
ットされる。ここで、バンク実行ユニット１０８が発行
可能なエントリは、Ｎｏ．０である。

【０１２６】この後、メモリコントローラ１０が命令
（３）“Ｗｒｉｔｅ ６７３８０”を入力した場合のス
コアボード１００と、同期化完了テーブル１２とを図３
０Ａ乃至３０Ｂに示す。メモリコントローラ１０は、命
令“Ｗｒｉｔｅ ６７３８０”のアドレスに対応する領
域０のスコアボード１００から空きエントリＮｏ．１を
選択し、ここに命令を登録する。スコアボード１００で
はエントリＮｏ．０，Ｎｏ．１が発行可能である。

【０１２７】この後、メモリコントローラ１０が２番目
の同期化命令（４）“ＳＹＮＣ”を入力した場合のスコ
アボード１００と、同期化完了テーブル１２とを図３１
Ａ乃至３１Ｂに示す。

【０１２８】メモリコントローラ１０は、スコアボード
１００の有効エントリ（“Ｖａｌ”が“Ｖ”）の同期化
フラグ０〜３の内、同期化完了テーブル１２のＳＹＮＣ
ライトポインタに対応する同期化フラグ１を“１”にセ
ットする。この後、同期化完了テーブル１２のＳＹＮＣ
ライトポインタは“２”がセットされ、領域０に対応し
た、ＳＹＮＣ完了フラグ１に“１”がセットされる。こ
こで、バンク実行ユニット１０８が発行可能なエントリ
は、Ｎｏ．０である。

【０１２９】この後、メモリコントローラ１０が命令
（５）“Ｗｒｉｔｅ ａｂｃｄ８０”を入力した場合の
スコアボード１００と、同期化完了テーブル１２とを図
３２Ａと３２Ｂに示す。メモリコントローラ１０は、命
令“Ｗｒｉｔｅ ａｂｃｄ８０”のアドレスに対応する
領域０のスコアボード１００から空きエントリＮｏ．２
を選択し、ここに命令を登録する。但し、スコアボード
１００における発行可能なエントリはＮｏ．０のみであ
る。これは、登録された命令を（１），（３），（５）
の順で発行するためである。

【０１３０】この後、バンク実行ユニット１０８が、エ
ントリＮｏ．０の命令を発行した場合のスコアボード１
００と、同期化完了テーブル１２とを図３３Ａと３３Ｂ
に示す。スコアボード１００の“Ｖａｌ”の項は“Ｉ”
にセットされ、“Ｅｎ”の項は“ＮＯ”にセットされ、
ＳＹＮＣフラグ０，１は共に“０”にリセットされる。
これにより、エントリＮｏ．０は開放される。

【０１３１】又、同期化完了テーブル１２では、SYNCリ
ードポインタが“１”にセットされ、領域０に対応する
ＳＹＮＣ完了フラグ０が“０”にリセットされる。

【０１３２】このような処理により、複数の同期化命令
が送られた場合であっても正しい命令発行順で処理する
ことが可能となる。

【０１３３】（第４実施形態）本実施形態は、図３４に
示すように、複数レベルの同期化フラグ（ＳＹＮＣフラ
グ）を設けたスコアボードと、複数レベルの同期化完了
フラグ（ＳＹＮＣ完了）を設けた同期化完了テーブルと
を有するメモリコントローラ１０において、各レベルに
対して独立した同期化条件を設定できる同期化完了テー
ブルを備えたものである。本実施形態は、同期化の処理
同士の完了を非プログラム順序（ｏｕｔｏｆ ｏｒｄｅ
ｒ）処理で実行し、同期化処理のオーバーヘッドを小さ
くする機能を実現する。なお、同期化レベルの全てが使
用されている状態で、後続の同期化オペレーションの要
求がある場合には後続の同期化オペレーションはリトラ
イされる。

【０１３４】換言すれば、本実施形態は、前述の第３実
施形態に複数レベルの同期化条件を付加した内容であ
る。このような構成により、異なる同期化条件の場合に
は、前述の第２実施形態と同様の動作を実行し、先行同
期化オペレーションは“Ｎｕｌｌ”にする。同一の同期
化条件の場合（例えば、同一プロセッサからの同期化、
同一アドレスに対する同期化等）には、先行同期化オペ
レーションをセットし、前述の第３実施形態と同様の動
作を実行する。従って、異なる同期化条件の場合には、
独立に非プログラム順序（ｏｕｔ ｏｆ ｏｒｄｅｒ
化）処理で同期化するため、同期化処理のオーバーヘッ
ドを小さくできる。

【０１３５】以下、図３４を参照して具体的に説明す
る。

【０１３６】第４実施形態は、図３４に示すように、各
同期化レベル０〜３に対して、同期化条件（ここでは、
同一アドレスＳＡ）を示す同期化条件テーブル１６３を
設けた同期化完了テーブル１２を備えている。これによ
り、互いに独立した同期化オペレーションは独立して実
行できる。

【０１３７】本実施形態では、同期化条件が同一アドレ
スへのリード／ライトであれば他の記憶領域には無関係
である。例えば記憶領域０のあるアドレス（アドレス１
００等）へのリード／アドレスに対して、同期化オペレ
ーションが発行されたと想定すると、記憶領域１，２，
３は同期化オペレーションがない時と同じ条件で動作で
きる。また、このとき記憶領域２のアドレス（アドレス
１００８等）への同期化オペレーションが発行される
と、先に発行された記憶領域０への同期化オペレーショ
ンとは独立して処理することができる。

【０１３８】同期化条件を個々のレベルに適用する以外
の動作については、前述の第３実施形態と同様である。
図３４の状態では、同期化条件として「同一アドレス」
を使用することを示すＳＡが同期化条件０，３にセット
されている。記憶領域３は同期化条件に合致しないの
で、このあと入ってきたオペレーションは他の記憶領域
の同期化完了を待つことなく実行できる。仮に、同期化
条件３が「全てのアドレスに対して」であれば、記憶領
域３のエントリは同期化条件３が完了した時点で発行で
きるようになる。なお、それぞれのレベルの同期化フラ
グが全て“０”であれば、そのレベルの同期化は完了し
ているので同期化完了テーブルは省略してもよい。

【０１３９】以上のように、この実施形態をメモリバン
ク構成のメモリコントローラに適用すれば、バンク毎に
同期化条件が異なる場合には、バンク単位で独立して同
期化処理を行なうことができるため有効である。

【０１４０】次に、前述した第４実施形態の動作をより
詳細に説明する。

【０１４１】先ず、第４実施形態において、メモリアク
セス命令がＣＰＵ１により発行された場合の処理は、前
述した第３実施形態で参照した図２５と同様であるので
詳細な説明は省略する。

【０１４２】次に、スコアボード１００，１１０，１２
０，１３０にそれぞれ対応して設けられたバンク実行ユ
ニット１０８，１１８，１２８，１３８の命令発行処理
を図３５を参照して説明する。

【０１４３】バンク実行ユニットは、スコアボード内
の、これから発行しようとするメモリアクセス命令が登
録されたエントリに対し、先ず、対象エントリの有効フ
ラグが“Ｉ”であるか否か判定する（ステップＳ７
１）。対象エントリの有効フラグが“Ｉ”である場合、
バンク実行ユニットは、対象エントリが無効であるた
め、対象エントリのメモリアクセス命令が発行不可能で
あると判断する（ステップＳ７２）。

【０１４４】バンク実行ユニットは、対象エントリの有
効フラグが“Ｖ”である場合（ステップＳ７１，Ｎ
Ｏ）、対象エントリの発行フラグが“ＮＯ”であるか否
か判定する（ステップＳ７３）。対象エントリの発行フ
ラグが“ＮＯ”である場合、バンク実行ユニットは、対
象エントリは、既に発行済みであると判断し、対象エン
トリのメモリアクセス命令の発行を行わない（ステップ
Ｓ７４）。

【０１４５】バンク実行ユニットは、対象エントリの発
行フラグが“ＹＥＳ”である場合（ステップＳ７３，Ｎ
Ｏ）、同期化完了テーブル１２のＳＹＮＣリードポイン
タの示すＳＹＮＣ完了の項が全ての領域で“０”である
か否かを判定する（ステップＳ７５）。“ＳＹＮＣ完
了”の項が全ての領域で“０”であることは、ＣＰＵ１
から同期化命令が送られていないことを示すので、バン
ク実行ユニットは、対象エントリのメモリアクセス命令
が発行可能であると判断する（ステップＳ７６）。

【０１４６】同期化完了テーブル１２の“ＳＹＮＣ完
了”の項について、いずれかの領域で“１”がセットさ
れている場合（ステップＳ７５，ＮＯ）、バンク実行ユ
ニットは、対象エントリが、ＳＹＮＣリードポインタの
示す同期化条件に一致するか否か判定する（ステップＳ
７７）。ＳＹＮＣリードポインタの示す同期化条件に一
致しない場合、対象エントリは、同期化対象命令ではな
いので、対象エントリのメモリアクセス命令が発行可能
であると判断する（ステップＳ７８）。

【０１４７】ＳＹＮＣリードポインタの示す同期化条件
に一致する場合（ステップＳ７７，ＮＯ）、バンク実行
ユニットは、対象エントリの同期化フラグ０〜３におい
て、ＳＹＮＣリードポインタが示す同期化フラグが
“０”であるか否か判定する（ステップＳ７９）。ＳＹ
ＮＣリードポインタが示す同期化フラグが“０”である
場合、バンク実行ユニットは、対象エントリの命令が、
メモリコントローラ１０が同期化命令を受け取った以降
にスコアボードに登録されたメモリアクセス命令である
ので、このメモリアクセス命令の発行は行わない（ステ
ップＳ８０）。

【０１４８】バンク実行ユニットは、SYNCリードポイン
タが示す同期化フラグが“１”である場合（ステップＳ
７９，ＮＯ）、対象エントリに登録されたメモリアクセ
ス命令は、同期化命令が送られた以前に登録されたメモ
リアクセス命令であるので、バンク実行ユニットは、対
象エントリのメモリアクセス命令が発行可能であると判
断する（ステップＳ８１）。

【０１４９】次に、この第４実施形態において、ＣＰＵ
１から以下の命令、 （１）Ｒｅａｄ １２３８０ （２）ＳＹＮＣ （３）Ｗｒｉｔｅ ６７３８０ （４）Ｗｒｉｔｅ １２３８０ （５）ＳＹＮＣ （６）Ｗｒｉｔｅ ａｂｃｄ８０ が番号順に送られた場合のメモリコントローラ１０の処
理を説明する。以降、図３６Ａ乃至４２Ｂには、領域０
に対応して設けられたスコアボード１００と、同期化完
了テーブル１２とに登録されるデータが示されている。

【０１５０】同期化条件は、前述した第２実施形態の同
期化条件と同様とする。

【０１５１】尚、図３６Ａ乃至４２Ｂでは、各エントリ
の命令の発行可／不可を示す項に、前記図３５に示され
るバンク実行ユニットの処理が施された場合の判断結果
が識別できるような情報を示している。

【０１５２】（ａ）は、前記図２６のステップＳ７２に
示される判断結果に相当し、（ｂ）はステップＳ７４に
示される判断結果、（ｘ）はステップＳ７６に示される
判断結果、（ｚ）はステップＳ７８に示される判断結
果、（ｃ）はステップＳ８０に示される判断結果、そし
て（ｙ）はステップＳ８１に示される判断結果に相当す
る。これは、動作説明の理解を容易にするためであり、
実際には、単に命令発行の可／不可を示す情報が登録さ
れいるだけで良い。

【０１５３】図３６Ａと３６Ｂは、スコアボード１００
と、同期化完了テーブル１２の初期状態を示している。
従って、スコアボード１００の全てのエントリは未使用
（空き）となっている。スコアボード１００の全てのエ
ントリの発行可／不可の項には、発行不可を示すデータ
が登録されているが、これは、バンク実行ユニット１０
８が図３５の処理を実行した場合に、エントリが無効で
あることを示す（ａ）に相当する。従って、発行可能な
エントリは存在しない。

【０１５４】次に、バスインターフェイスユニット３か
ら、命令（１）“Ｒｅａｄ １２３８０”が転送された
場合のスコアボード１００と、同期化完了テーブル１２
を図３７Ａと３７Ｂに示す。ここでは、メモリコントロ
ーラ１０は、命令“Ｒｅａｄ１２３８０”のアドレスに
対応する領域０のスコアボード１００から空きエントリ
Ｎｏ．０を選択し、ここに命令を登録している。スコア
ボード１００のエントリＮｏ．０は発行可能である。

【０１５５】この後、メモリコントローラ１０が同期化
命令（２）“ＳＹＮＣ”を入力した場合のスコアボード
１００と、同期化完了テーブル１２とを図３８Ａと３８
Ｂに示す。メモリコントローラ１０は、スコアボード１
００の有効エントリ（“Ｖａｌ”が“Ｖ”）の同期化フ
ラグ０を“１”にセットする。同期化完了テーブル１２
のＳＹＮＣライトポインタには“１”がセットされ、領
域０に対応した、ＳＹＮＣ完了フラグ０に“１”がセッ
トされる。ここで、バンク実行ユニット１０８が発行可
能なエントリは、Ｎｏ．０である。

【０１５６】この後、メモリコントローラ１０が命令
（３）“Ｗｒｉｔｅ ６７３８０”を入力した場合のス
コアボード１００と、同期化完了テーブル１２とを図３
９Ａと３９Ｂに示す。メモリコントローラ１０は、命令
“Ｗｒｉｔｅ ６７３８０”のアドレスに対応する領域
０のスコアボード１００から空きエントリＮｏ．１を選
択し、ここに命令を登録する。スコアボード１００では
エントリＮｏ．０，Ｎｏ．１が発行可能である。

【０１５７】この後、メモリコントローラ１０が命令
（４）“Ｗｒｉｔｅ １２３８０”を入力した場合のス
コアボード１００と、同期化完了テーブル１２とを図４
０Ａと４０Ｂに示す。メモリコントローラ１０は、命令
“Ｗｒｉｔｅ １２３８０”のアドレスに対応する領域
０のスコアボード１００から空きエントリＮｏ．２を選
択し、ここに命令を登録する。但し、スコアボード１０
０ではエントリＮｏ．０，Ｎｏ．１のみが発行可能であ
る。

【０１５８】この後、メモリコントローラ１０が２番目
の同期化命令（５）“ＳＹＮＣ”を入力した場合のスコ
アボード１００と、同期化完了テーブル１２とを図４１
Ａと４１Ｂに示す。メモリコントローラ１０は、スコア
ボード１００の有効エントリ（“Ｖａｌ”が“Ｖ”）の
同期化フラグ０〜３の内、同期化完了テーブル１２のＳ
ＹＮＣライトポインタに対応する同期化フラグ１を
“１”にセットする。この後、同期化完了テーブル１２
のＳＹＮＣライトポインタは“２”がセットされ、領域
０に対応した、ＳＹＮＣ完了フラグ１に“１”がセット
される。ここで、バンク実行ユニット１０８が発行可能
なエントリは、Ｎｏ．０，Ｎｏ．１のみである。

【０１５９】この後、メモリコントローラ１０が命令
（６）“Ｗｒｉｔｅ ａｂｃｄ８０”を入力するた場合
のスコアボード１００と、同期化完了テーブル１２とを
図４２Ａと４２Ｂに示す。メモリコントローラ１０は、
命令“Ｗｒｉｔｅ ａｂｃｄ８０”のアドレスに対応す
る領域０のスコアボード１００から空きエントリＮｏ．
３を選択し、ここに命令を登録する。ここで、同期化完
了テーブル１２のＳＹＮＣライトポインタは“２”にセ
ットされ、領域０に対応するＳＹＮＣ完了フラグ１は
“１”がセットされる。但し、スコアボード１００にお
ける発行可能なエントリはＮｏ．０，１のみである。

【０１６０】以上の処理により、メモリコントローラ１
０は、複数の同期化命令を受け付けることができると共
に、予め定められた同期化条件に従って、メモリアクセ
ス命令を発行することができる。

【０１６１】（第５実施形態）第５実施形態は、図４３
に示すように、前述の第１実施形態に対して、同期化完
了テーブルを省略し、かつ同期化フラグをスコアボード
１１から削除した構成のメモリコントローラ１０であ
る。

【０１６２】即ち、第５実施形態は、同期化条件（同期
化の如何にかかわらず）を全てのオペレーションに適用
し、同期化オペレーションがある条件をもつオペレーシ
ョンに対して作用する場合（同一要求に対する、あるい
は同一アドレスに対する等の場合）、常に（同期化の実
行とは無関係）、同期化条件を満たすオペレーションの
みを実行する方式である。これにより、同期化フラグお
よび同期化完了フラグを省略でき、同期化命令以後のオ
ペレーションのリトライを防ぎ、システムの処理能力を
向上することができる。この実施形態は、ｏｕｔ ｏｆ
ｏｒｄｅｒよりもｗｅａｋ ｏｒｄｅｒで常に条件判
定をしている場合に特に有効である。即ち、通常のシス
テムでは、同一アドレスに対するアクセス動作の順番が
保証されていれば十分であるため、この実施形態の方式
が有効である。この場合、同一アドレスに対するアクセ
スの順番を入れ替えない（アドレスの一部を比較しても
よい）ことが前提であり、具体的にはｗｒｉｔｅとｗｒ
ｉｔｅ、ｒｅａｄとｗｒｉｔｅの順番を入れ替えない手
段が必要である（後述の順序フラグ）。

【０１６３】以下、図４３を参照して具体的に説明す
る。

【０１６４】図４３に示すように、この実施形態は、同
期化条件を全てのオペレーションに適用し、同期化フラ
グ及び同期化完了テーブルを省略し、スコアボード１０
０，１１０，１２０，１３０に、先行オペレーションを
示す順序フラグ１０３のエントリを付加している。

【０１６５】このエントリは、例えば先行オペレーショ
ンに同一アドレスがある場合に、該当する先行オペレー
ションのエントリ番号をセットする。該当の先行オペレ
ーションが発行または無効化されると、順序フラグを無
効化（−）してオペレーションを発行可能とする。

【０１６６】例えば、同期化オペレーションが「同一の
アドレスに対するリード／ライト」に対するものだけで
あれば、オペレーションをエントリに登録するときに、
既に同一アドレスに対するアクセスが登録されていたな
らば、そのエントリ番号を順序フラグとしてセットす
る。同一アドレスへのアクセスが複数登録されている場
合には、最後に登録されたアクセスのエントリ番号を、
順序フラグとしてセットする。

【０１６７】先行オペレーション、即ち順序フラグが有
効である間は、該当するエントリのオペレーションは発
行できない。先行オペレーションが処理されると、後続
エントリの順序フラグはクリアされて、後続エントリは
発行可能となる。ここで、あるエントリが登録後に何ら
かの理由でキャンセルされた場合には、そのエントリは
ＮＯＰとして残しておくことにすれば、キャンセルによ
って記憶装置がロックされるのを防ぐことができる。

【０１６８】図４３は、同一アドレスに対する同期化処
理を常に実行している場合を想定している。例えば記憶
領域０では有効なエントリのうち、４つが同一アドレス
へのアクセスになっている。この実施形態では、同一ア
ドレスに対しては常に同期化を実行している場合を想定
し、同一アドレスへの先行オペレーションが順序フラグ
により指示されている。

【０１６９】図４３の状態では、Ｎｏ．１，Ｎｏ．０，
Ｎｏ．７，Ｎｏ．５の各エントリが順に同一アドレスへ
アクセスしている。エントリＮｏ．０はバスオペレーシ
ョンとして完了しているが、エントリＮｏ．１が先行オ
ペレーションとして順序フラグとして登録されているの
で、エントリＮｏ．１の処理が終了するまで発行できな
い。同様に、エントリＮｏ．７はエントリＮｏ．０が終
了するまで、エントリＮｏ．５はエントリＮｏ．７が終
了するまで発行できない。これにより、エントリＮｏ．
１，Ｎｏ．０．Ｎｏ．７，Ｎｏ．５の順番で実行される
ことが保証されることになる。

【０１７０】ここで、エントリＮｏ．７はバスオペレー
ションが完了していないので、キャンセルされる可能性
がある。エントリＮｏ．７がキャンセルされた場合に
は、エントリの有効フラグを“Ｉ”に変えるのではな
く、オペレーションをＷｒｉｔｅからＮｏｐに変更する
ことにすれば、キャンセルによりエントリＮｏ．５がい
つまでも発行できなくなることはない。

【０１７１】次に、前述した第５実施形態の動作をより
詳細に説明する。

【０１７２】先ず、第５実施形態において、メモリアク
セス命令がＣＰＵ１により発行された場合の処理を図４
４を参照して説明する。

【０１７３】ＣＰＵ１により発行されたメモリアクセス
命令は、バス２を介してバスインターフェイスユニット
３に送られる。バスインターフェイスユニット３は、受
け取ったメモリアクセス命令をメモリコントローラ１０
に転送する（ステップＳ９１）。

【０１７４】メモリコントローラ１０は、受け取ったメ
モリアクセス命令が同期化命令以外のメモリアクセス命
令である場合、受け取ったメモリアクセス命令のアドレ
スに基づいて、スコアボード１００，１１０，１２０，
１３０から対応するスコアボードを選択する。更に、メ
モリコントローラ１０は、選択したスコアボードの全エ
ントリから、有効フラグが１にセットされているエント
リ（空きエントリ）を選択する。この後、メモリコント
ローラ１０は、前記転送されたメモリアクセス命令を、
先に選択されたエントリに登録する（ステップＳ９
２）。

【０１７５】登録の際、メモリコントローラ１０は、メ
モリアクセス命令のオペレーションコード、及びアドレ
スを登録すると共に、登録対象のエントリの発行可能フ
ラグを“ＹＥＳ”にセットし、有効フラグを“Ｖ”にセ
ットしする。

【０１７６】メモリコントローラ１０は、同期化条件に
従って、対象エントリのメモリアクセス命令に関連す
る、即ち、同期化対象となるオペレーションがスコアボ
ードに存在するか判定する（ステップＳ９３）。同期化
対象となるオペレーションが存在する場合、メモリコン
トローラ１０は、最後に登録された同期化対象となる
（先行）オペレーションのエントリ番号を順序フラグに
登録する（ステップＳ９４）。同期化対象となるオペレ
ーションが存在しない場合、メモリコントローラ１０
は、対象エントリの順序フラグを無効化する（ステップ
Ｓ９５）。

【０１７７】メモリコントローラ１０は、エントリの順
序フラグに登録されているエントリ番号の示す（先行）
オペレーションが完了すると、この順序フラグを無効化
する（ステップＳ９６）。

【０１７８】一方、メモリコントローラ１０において
は、バンク実行ユニット１０８，１１８，１２８，１３
８の制御に従って、スコアボードからエントリが選択さ
れ、エントリの命令が発行される（ステップＳ９７）。

【０１７９】登録されたエントリ（メモリアクセス命
令）が選択され、エントリの命令が発行された場合（ス
テップＳ９７，ＹＥＳ）、選択されたエントリの発行可
能フラグが“ＮＯ”にセットされる（ステップＳ９
８）。発行されたメモリアクセス命令は、バスインター
フェイスユニット３、メモリコントローラ１０、及びバ
ンク実行ユニットにより、実行される。

【０１８０】メモリアクセス命令の処理が完了すると、
メモリコントローラ１０は、スコアボード内の、実行さ
れたメモリアクセス命令のエントリに記憶されている有
効フラグを“１”にセットし、実行されたメモリ命令が
登録されたエントリを開放する（ステップＳ９９）。メ
モリコントローラ１０は、処理の完了したエントリを示
す、エントリの順序フラグがあれば、この順序フラグを
無効化する。

【０１８１】以上説明した処理により、ＣＰＵ１から送
られたメモリアクセス命令が実行される。

【０１８２】次に、スコアボード１００，１１０，１２
０，１３０にそれぞれ対応して設けられたバンク実行ユ
ニット１０８，１１８，１２８，１３８の命令発行処理
を図４５を参照して説明する。

【０１８３】バンク実行ユニットは、スコアボード内
の、これから発行しようとするメモリアクセス命令が登
録されたエントリに対し、先ず、対象エントリの有効フ
ラグが“Ｉ”であるか否か判定する（ステップＳ１０
１）。対象エントリの有効フラグが“Ｉ”である場合、
バンク実行ユニットは、対象エントリが無効であるた
め、対象エントリのメモリアクセス命令が発行不可能で
あると判断する（ステップＳ１０２）。

【０１８４】バンク実行ユニットは、対象エントリの有
効フラグが“Ｖ”である場合（ステップＳ１０１，Ｎ
Ｏ）、対象エントリの発行フラグが“ＮＯ”であるか否
か判定する（ステップＳ１０３）。対象エントリの発行
フラグが“ＮＯ”である場合、バンク実行ユニットは、
対象エントリは、既に発行済みであると判断し、対象エ
ントリのメモリアクセス命令の発行を行わない（ステッ
プＳ１０４）。

【０１８５】バンク実行ユニットは、対象エントリの発
行フラグが“ＹＥＳ”である場合（ステップＳ１０３，
ＮＯ）、順序フラグが無効であるか否か判定する（ステ
ップＳ１０５）。順序フラグが無効である場合は、同期
処理の必要がない、または、対象エントリの先行処理が
完了していることを示すので、バンク実行ユニットは、
対象エントリのメモリアクセス命令が発行可能であると
判断する（ステップＳ１０６）。

【０１８６】順序フラグが無効でない場合（ステップＳ
１０５，ＮＯ）は、同期処理中であるか、対象エントリ
の先行処理待ちであることを示すので、バンク実行ユニ
ットは、対象エントリのメモリアクセス命令が発行不可
能であると判断する（ステップＳ１０７）。

【０１８７】次に、この第５実施形態において、ＣＰＵ
１から以下の命令、 （１）Ｒｅａｄ １２３８０ （２）Ｗｒｉｔｅ ６７３８０ （３）Ｗｒｉｔｅ １２３８０ （４）Ｒｅａｄ １２３８０ （５）Ｗｒｉｔｅ ａｂｃｄ７０ が番号順に送られた場合のメモリコントローラ１０の処
理を説明する。以降、図４６乃至５３には、領域０に対
応して設けられたスコアボード１００と、同期化完了テ
ーブル１２とに登録されるデータが示されている。

【０１８８】同期化条件は、「同一のアドレスに対する
リード／ライト命令は、先行の処理が完了してから発行
が可能」とする。これは、同期化命令に関係なく、常
に、先行する同一アドレスへのメモリアクセス命令が存
在する場合には発行不可能とし、存在しなければ発行可
能とする条件である。

【０１８９】尚、図４６乃至５３では、各エントリの命
令の発行可／不可を示す項に、前記図４５に示されるバ
ンク実行ユニットの処理が施された場合の判断結果が識
別できるような情報を示している。

【０１９０】（ａ）は、前記図４５のステップＳ１０２
に示される判断結果に、（ｂ）はステップＳ１０４に示
される判断結果に、（ｗ）はステップＳ１０６の判断結
果に、（ｄ）はステップＳ１０７の判断結果に相当す
る。これは、動作説明の理解を容易にするためであり、
実際には、単に命令発行の可／不可を示す情報が登録さ
れいるだけで良い。

【０１９１】図４６は、スコアボード１００の初期状態
を示している。従って、スコアボード１００の全てのエ
ントリは未使用（空き）となっている。スコアボード１
００の全てのエントリの発行可／不可の項には、発行不
可を示すデータが登録されているが、これは、バンク実
行ユニット１０８が図４５の処理を実行した場合に、エ
ントリが無効であることを示す（ａ）に相当する。従っ
て、発行可能なエントリは存在しない。

【０１９２】次に、バスインターフェイスユニット３か
ら、命令（１）“Ｒｅａｄ １２３８０”が転送された
場合のスコアボード１００を図４７に示す。ここでは、
メモリコントローラ１０は、命令“Ｒｅａｄ １２３８
０”のアドレスに対応する領域０のスコアボード１００
から空きエントリＮｏ．０を選択し、ここに命令を登録
している。スコアボード１００のエントリＮｏ．０は発
行可能である。

【０１９３】この後、メモリコントローラ１０が命令
（２）“Ｗｒｉｔｅ ６７３８０”を入力した場合のス
コアボード１００を図４８に示す。メモリコントローラ
１０は、命令“Ｗｒｉｔｅ ６７３８０”のアドレスに
対応する領域０のスコアボード１００から空きエントリ
Ｎｏ．１を選択し、ここに命令を登録する。スコアボー
ド１００ではエントリＮｏ．０，Ｎｏ．１が発行可能で
ある。

【０１９４】この後、メモリコントローラ１０が命令
（３）“Ｗｒｉｔｅ １２３８０”を入力した場合のス
コアボード１００を図４９に示す。メモリコントローラ
１０は、命令“Ｗｒｉｔｅ １２３８０”のアドレスに
対応する領域０のスコアボード１００から空きエントリ
Ｎｏ．２を選択し、ここに命令を登録する。ここで、ア
ドレス１２３８０は、エントリＮｏ．０のメモリアクセ
ス命令のアドレスと同じであるので、エントリＮｏ．２
の順序フラグにはエントリＮｏ．０を示すフラグ（デー
タ）がセットされる。スコアボード１００では、同期化
条件に従って、エントリＮｏ．０，Ｎｏ．１のみが発行
可能である。

【０１９５】この後、メモリコントローラ１０が命令
（４）“Ｒｅａｄ １２３８０”を入力する場合のスコ
アボード１００を図５０に示す。メモリコントローラ１
０は、命令“Ｒｅａｄ １２３８０”のアドレスに対応
する領域０のスコアボード１００から空きエントリＮ
ｏ．３を選択し、ここに命令を登録する。ここで、アド
レス１２３８０は、エントリＮｏ．０とＮｏ．２のメモ
リアクセス命令のアドレスと同じであるので、エントリ
Ｎｏ．３の順序フラグには最も新しく登録されたエント
リＮｏ．２を示すフラグ（データ）がセットされる。但
し、同期化条件に従って、スコアボード１００における
発行可能なエントリはＮｏ．０，１のみである。

【０１９６】この後、バンク実行ユニット１０８がスコ
アボード１００のエントリＮｏ．０を選択し、このエン
トリの命令（１）“Ｒｅａｄ １２３８０”が発行され
た時のスコアボード１００を図５１に示す。メモリコン
トローラ１０は、スコアボード１００のエントリＮｏ．
０の“Ｅｎ”の項を“ＮＯ”にセットし、エントリＮ
ｏ．０を開放する。スコアボード１００で発行可能なエ
ントリはＮｏ．１のみである。

【０１９７】この後、発行された命令（１）“Ｒｅａｄ
１２３８０”の処理が完了した場合のスコアボード１
００を図５２に示す。メモリコントローラ１０は、スコ
アボード１００のエントリＮｏ．２の順序フラグを無効
化する。従って、スコアボード１００において発行可能
なエントリは、Ｎｏ．１，２である。

【０１９８】この後、メモリコントローラ１０が命令
（５）“Ｒｅａｄ ａｂｃｄ７０”を入力した場合のス
コアボード１００を図５３に示す。メモリコントローラ
１０は、命令“Ｒｅａｄ ａｂｃｄ７０”のアドレスに
対応する領域０のスコアボード１００から空きエントリ
Ｎｏ．０を選択し、ここに命令を登録する。スコアボー
ド１００における発行可能なエントリはＮｏ．０，１，
２である。

【０１９９】以上の処理により、メモリコントローラ１
０は、所定の同期化条件に従ってメモリアクセス命令を
選択し、発行することができる。

【０２００】（第６実施形態）第６実施形態は、図５４
に示すように、メモリの制御範囲である全記憶領域の管
理を単一のスコアボード２００により管理し、かつ同期
化完了テーブルを省略した方式である。換言すれば、本
実施形態は、前述の第１実施形態がいわば各記憶領域に
対する分散管理方式であるのに対して、各記憶領域のオ
ペレーションの動作状況を一括管理する方式である。な
お、基本的動作は、前述の第１実施形態の方式と同様で
ある。

【０２０１】この実施形態のメモリコントローラ１０
は、図５４に示すように、単一のスコアボード２００に
より、バンクメモリＢＭ０〜ＢＭ３の各記憶領域のオペ
レーション動作状況を管理し、ここでは４つの記憶領域
０〜３に対する制御信号を生成する。同期化オペレーシ
ョンが発行されると、前述の第１実施形態と同様に、同
期化フラグ２０１として、同期化以前のオペレーション
であることを示すフラグ“１”をセットして、同期化以
後のオペレーションと区別する。

【０２０２】また、同期化処理が完了するまでは、同期
化完了テーブル２４０に同期化完了フラグ“１”をセッ
トして、後続の同期化オペレーションの受付けを拒否し
てリトライする。なお、スコアボードが１つの場合に
は、同期化フラグ２０１が全てのエントリについて
“０”であれば同期化は終了していることがわかるの
で、同期化完了テーブル２４０は省略してもよい。

【０２０３】（第７実施形態）第７実施形態は、図５５
に示すように、前述の第６実施形態と同様に単一のスコ
アボード２００により各記憶領域のオペレーションの動
作状況を一括管理する方式であり、かつ各エントリの全
体に対する同期化完了フラグ２４１と同期化条件２４２
をセットする同期化完了テーブル２４０を備えた方式で
ある。

【０２０４】即ち、この実施形態は、同期化条件２４２
（ここでは、同一アドレスＳＡ）に合致するオペレーシ
ョンに対してのみ同期化処理（ｓｔｒｏｎｇ ｏｒｄｅ
ｒ化処理）を実行し、合致しないオペレーションについ
ては通常の非プログラム順序処理（ｏｕｔ ｏｆ ｏｒ
ｄｅｒ化またはｗｅａｋ ｏｒｄｅｒ化処理）を実行す
る。

【０２０５】第７実施形態は、図５５に示すように、前
述の第６実施形態と比較して、同期化完了テーブル２４
０に、同期化条件２４２を追加した構成である。なお、
一括管理方式が異なるだけで、基本的動作は、前述の第
２実施形態の方式と同様である。

【０２０６】第７実施形態において、同期化完了テーブ
ル２４を省略する場合には、同期化オペレーションもス
コアボード２００に登録し、後続のオペレーションが入
るたびに同期化条件に合致するか否かを判定する必要が
ある。この後続のオペレーションの登録時に、同期化フ
ラグ２０１をスコアボード２００にセットする。この場
合、同期化フラグを「同期化前」、「同期化後」、「無
関係」の３状態を定義する方式にすると、制御が容易と
なる。また、同期化の完了については、スコアボードに
「同期化前」のエントリがなくなったことで判定でき
る。

【０２０７】（第８実施形態）第８実施形態は、図５６
に示すように、前述の第６実施形態と同様に単一のスコ
アボード２００により各記憶領域のオペレーションの動
作状況を一括管理する方式であり、かつ前述の第３実施
形態と同様に、複数レベルの同期化フラグ２０２のエン
トリを登録する方式である。なお、この実施形態におい
ても、スコアボード２００が１つの場合には、同期化完
了テーブル２４０は省略してもよい。

【０２０８】この実施形態は、図５６に示すように、複
数の同期化レベルに対応して、スコアボード２００に複
数レベルの同期化フラグ２０２をセットするエントリを
設けた方式である。詳細な動作は前述の第３実施形態と
同様である。即ち、この実施形態は同期化フラグ２０２
を各エントリに対して４レベル０〜３とした場合を想定
する。また、同期化完了テーブル２４０の同期化完了フ
ラグも、４レベルの同期化レベルとしている。いずれの
レベルを実行中かは同期化（Ｓｙｎｃ）リードポインタ
２６１により指示されて、次の同期化レベルは同期化ラ
イトポインタ２６２により指示される。

【０２０９】なお、同期化完了テーブル２４０を省略す
る場合には、同期化オペレーションもスコアボードに登
録し、後続のオペレーションが入るたびに同期化条件に
合致するか否かを判定し、後続オペレーション登録時に
同期化フラグ２０２をセットする。この場合、同期化フ
ラグを「同期化前」、「同期化後」、「無関係」の３状
態を定義する方式にすると、制御が容易となる。また、
同期化の各レベルの完了については、スコアボードに
「同期化前」のエントリがなくなったことで判定でき
る。

【０２１０】（第９実施形態）第９実施形態は、図５７
に示すように、前述の第６実施形態と同様に単一のスコ
アボード２００により各記憶領域のオペレーションの動
作状況を一括管理する方式であり、かつ前述の第４実施
形態と同様に、各同期化レベル０〜３に対して、同期化
条件（ここでは、同一アドレスＳＡ）を示すエントリ２
６３を設けた同期化完了テーブル２４０を備えた方式で
ある。

【０２１１】即ち、この実施形態は、図５７に示すよう
に、複数の同期化レベルに対応して、同期化完了テーブ
ル２４０に複数の同期化条件を示すエントリ２６３を設
けた方式である。詳細な動作は前述の第４実施形態と同
様である。

【０２１２】なお、同期化完了テーブル２４０を省略す
る場合には、同期化オペレーションもスコアボードに登
録し、後続のオペレーションが入るたびに同期化条件に
合致するか否かを判定し、後続オペレーション登録時に
同期化フラグ２０２をセットする。この場合、同期化フ
ラグを「同期化前」、「同期化後」、「無関係」の３状
態を定義する方式にすると、制御が容易となる。また、
同期化の各レベルの完了については、スコアボードに
「同期化前」のエントリがなくなったことで判定でき
る。

【０２１３】（第１０実施形態）第１０実施形態は、図
５８に示すように、前述の第６実施形態と同様に単一の
スコアボード２００により各記憶領域のオペレーション
の動作状況を一括管理する方式であり、かつ前述の第５
実施形態と同様に、同期化条件（同期化の如何にかかわ
らず）を全てのオペレーションに適用する方式である。
従って、この実施例においても、同期化オペレーション
がある条件をもつオペレーションに対して作用する場合
（同一要求に対する、あるいは同一アドレスに対する等
の場合）、常に（同期化の実行とは無関係）、同期化条
件を満たすオペレーションのみを実行する方式である。
これにより、同期化フラグおよび同期化完了フラグを省
略でき、同期化命令以後のオペレーションのリトライを
防ぎ、システムの処理能力を向上することができる。

【０２１４】即ち、第１０実施形態は、図５８に示すよ
うに、同期化条件を全てのオペレーションに適用し、同
期化フラグ及び同期化完了テーブルを省略し、スコアボ
ード２００に、先行オペレーションを示す順序フラグ２
０３のエントリを付加している。このエントリは、例え
ば先行オペレーションに同一アドレスがある場合に、該
当する先行オペレーションのエントリ番号をセットす
る。該当の先行オペレーションが発行または無効化され
ると、順序フラグを無効化（−）してオペレーションを
発行可能とする。なお、詳細な動作は前述の第５実施形
態と同様である。

【０２１５】

【発明の効果】以上詳述したようにこの発明によれば、
マルチプロセッサ方式のコンピュータシステムに適用さ
れるメモリコントローラにおいて、管理テーブルを使用
することにより、メモリアクセスのオペレーションの動
作状況を管理できると共に、同期化オペレーションが実
行が実行されたときに、後続オペレーション（または同
期化条件に該当するもの）を見掛け上受付けることが可
能となる。従って、後続オペレーションの要求元に対し
てリトライの発生を防止することが可能となり、結果的
に同期化処理でのシステムのオーバーヘッドの低減を図
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係わるコンピュータシ
ステムのシステム構成を示すブロック図。

【図２】同実施の形態に係わるスコアボードの構成を説
明するための概念図。

【図３】同実施の形態に係わるメモリコントローラの構
成を示すブロック図。

【図４】同実施の形態の動作を説明するためのフローチ
ャート。

【図５】同実施の形態に係わり、メモリアクセス命令を
受け取った場合のメモリコントローラの動作を示すフロ
ーチャート。

【図６】同実施の形態に係わり、バンク実行ユニットの
命令発行のための判断処理を示すフローチャート。

【図７】同実施の形態に係わる２つのスコアボードと同
期化完了テーブルの一例を示す図。

【図８】同実施の形態に係わる２つのスコアボードと同
期化完了テーブルの一例を示す図。

【図９】同実施の形態に係わる２つのスコアボードと同
期化完了テーブルの一例を示す図。

【図１０】同実施の形態に係わる２つのスコアボードと
同期化完了テーブルの一例を示す図。

【図１１】同実施の形態に係わる２つのスコアボードと
同期化完了テーブルの一例を示す図。

【図１２】同実施の形態に係わる２つのスコアボードと
同期化完了テーブルの一例を示す図。

【図１３】同実施の形態に係わる２つのスコアボードと
同期化完了テーブルの一例を示す図。

【図１４】同実施の形態に係わる２つのスコアボードと
同期化完了テーブルの一例を示す図。

【図１５】同実施の形態に係わる２つのスコアボードと
同期化完了テーブルの一例を示す図。

【図１６】同実施の形態に係わる２つのスコアボードと
同期化完了テーブルの一例を示す図。

【図１７】本発明の第２実施の形態に係わるスコアボー
ドの構成を説明するための概念図。

【図１８】同実施の形態に係わり、バンク実行ユニット
の命令発行のための判断処理を示すフローチャート。

【図１９】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図２０】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図２１】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図２２】同実施の形態に係わるのスコアボードと同期
化完了テーブルの一例を示す図。

【図２３】同実施の形態に係わるのスコアボードと同期
化完了テーブルの一例を示す図。

【図２４】本発明の第３実施の形態に係わるスコアボー
ドの構成を説明するための概念図。

【図２５】同実施の形態に係わり、メモリアクセス命令
を受け取った場合のメモリコントローラの動作を示すフ
ローチャート。

【図２６】同実施の形態に係わり、バンク実行ユニット
の命令発行のための判断処理を示すフローチャート。

【図２７】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図２８】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図２９】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図３０】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図３１】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図３２】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図３３】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図３４】本発明の第４実施の形態に係わるスコアボー
ドの構成を説明するための概念図。

【図３５】同実施の形態に係わり、バンク実行ユニット
の命令発行のための判断処理を示すフローチャート。

【図３６】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図３７】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図３８】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図３９】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図４０】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図４１】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図４２】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図４３】本発明の第５実施の形態に係わるスコアボー
ドの構成を説明するための概念図。

【図４４】同実施の形態に係わり、メモリアクセス命令
を受け取った場合のメモリコントローラの動作を示すフ
ローチャート。

【図４５】同実施の形態に係わり、バンク実行ユニット
の命令発行のための判断処理を示すフローチャート。

【図４６】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図４７】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図４８】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図４９】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図５０】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図５１】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図５２】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図５３】同実施の形態に係わるスコアボードと同期化
完了テーブルの一例を示す図。

【図５４】本発明の第６実施の形態に係わるスコアボー
ドの構成を説明するための概念図。

【図５５】本発明の第７実施の形態に係わるスコアボー
ドの構成を説明するための概念図。

【図５６】本発明の第８実施の形態に係わるスコアボー
ドの構成を説明するための概念図。

【図５７】本発明の第９実施の形態に係わるスコアボー
ドの構成を説明するための概念図。

【図５８】本発明の第１０実施の形態に係わるスコアボ
ードの構成を説明するための概念図。

【符号の説明】

１…ＣＰＵ、２…バス、３…バスインターフェースユニ
ット、４…Ｉ／Ｏコントローラ、５…ＨＤＤ、１０…メ
モリコントローラ、１１…スコアボード、１２…同期化
完了テーブル。

Claims (20)

【特許請求の範囲】
1. 【請求項１】 複数のメモリバンクで構成されるメモリ
   を有するコンピュータシステムに適用されるメモリコン
   トローラであって、 前記複数のメモリバンク毎に複数のエントリを有し、命
   令と同期化データを記憶する命令管理テーブルと、 命令を受取り、受け取った命令が前記メモリへのアクセ
   ス命令である場合、このアクセス命令を前記命令管理テ
   ーブルに登録して、前記同期化データをリセットし、前
   記受け取った命令が同期化命令である場合、前記管理テ
   ーブルに登録された各命令に対して前記同期化データを
   セットする管理手段と、 前記同期化データのセットされた命令を優先的に発行す
   るし、前記複数のメモリバンク毎に独立して機能する発
   行手段とを具備することを特徴とするメモリ制御装置。
2. 【請求項２】 前記命令管理テーブルは命令の発行情報
   を記憶し、 前記管理手段はアクセス命令の受取りに応じ、前記管理
   テーブルに登録された命令に前記同期化データがセット
   されている場合には、前記受け取った命令に対応する発
   行情報を発行不可能として、前記管理テーブルに登録さ
   れた命令に前記同期化データがセットされていない場合
   には、前記発行情報を発行可能とし、 前記発行手段は前記発行情報に従って命令を発行し、命
   令発行後、発行された命令に対応する発行情報を発行不
   可能とするようにしたことを特徴とする請求項１記載の
   メモリ制御装置。
3. 【請求項３】 前記発行手段は、命令完了後、前記管理
   テーブルの発行された命令に対応するエントリを開放す
   ることを特徴とする請求項１記載のメモリ制御装置。
4. 【請求項４】 前記発行手段は、前記同期化データのセ
   ットされた命令を、所定の同期化条件に従って発行する
   ことを特徴とする請求項１記載のメモリ制御装置。
5. 【請求項５】 前記管理手段は複数の同期化命令の受取
   りに応じ、前記複数の同期化命令が識別されるように前
   記同期化データをセットし、 前記発行手段は前記同期化データがセットされた命令の
   内、受取り順の同期命令に従って命令を発行し、受け取
   った同期化命令の完了に応じ、前記同期化データを更新
   することを特徴とする請求項１記載のメモリ制御装置。
6. 【請求項６】 複数のメモリバンクで構成されるメモリ
   を有するコンピュータシステムに適用されるメモリコン
   トローラであって、 前記複数のメモリバンク毎に複数のエントリを有し、命
   令と同期化データを記憶する命令管理テーブルと、 同期化命令の処理状態を示す状態データを記憶する同期
   化管理テーブルと、 命令を受取り、受け取った命令が前記メモリへのアクセ
   ス命令である場合、このアクセス命令を前記命令管理テ
   ーブルに登録して、前記同期化データをリセットし、前
   記受け取った命令が同期化命令である場合、前記管理テ
   ーブルに登録された各命令に対して前記同期化データを
   セットし、前記同期化管理テーブルに同期化命令処理中
   を示す状態データをセットする管理手段と、 前記同期化データのセットされた命令を優先的に発行す
   るし、前記複数のメモリバンク毎に独立して機能する発
   行手段と、 前記発行手段により発行された命令の完了後、同期化命
   令処理が完了した場合、前記同期化管理テーブルに記憶
   された状態データをリセットする手段とを具備すること
   を特徴とするメモリ制御装置。
7. 【請求項７】 前記命令管理テーブルは命令の発行情報
   を記憶し、 前記管理手段はアクセス命令の受取りに応じ、前記管理
   テーブルに登録された命令に前記同期化データがセット
   されている場合には、前記受け取った命令に対応する発
   行情報を発行不可能として、前記管理テーブルに登録さ
   れた命令に前記同期化データがセットされていない場合
   には、前記発行情報を発行可能とし、 前記発行手段は前記発行情報に従って命令を発行し、命
   令発行後、発行された命令に対応する発行情報を発行不
   可能とすることを特徴とする請求項６記載のメモリ制御
   装置。
8. 【請求項８】 前記発行手段は、命令完了後、前記管理
   テーブルの発行された命令に対応するエントリを開放す
   ることを特徴とする請求項６記載のメモリ制御装置。
9. 【請求項９】 前記発行手段は前記同期化データのセッ
   トされた命令を、所定の同期化条件に従って発行するこ
   とを特徴とする請求項６記載のメモリ制御装置。
10. 【請求項１０】 前記管理手段は複数の同期化命令の受
    取りに応じ、前記複数の同期化命令が識別されるように
    前記同期化データをセットし、 前記同期化管理テーブルに前記複数の同期化命令毎に状
    態データをセットし、 前記発行手段は、前記同期化データがセットされた命令
    の内、受取り順の同期命令に従って命令を発行し、受け
    取った同期化命令の完了に応じ、前記同期化データ及び
    前記状態データを更新することを特徴とする請求項１記
    載のメモリ制御装置。
11. 【請求項１１】 命令を送出するマルチプロセッサと、
    複数のメモリバンクで構成されるメモリと、前記複数の
    メモリバンク毎に複数のエントリを有し、命令と同期化
    データを記憶する命令管理テーブルとを有するコンピュ
    ータシステムにおけるメモリ制御方法であって、 前記マルチプロセッサから送出された命令を受取り、 前記受け取った命令が前記メモリへのアクセス命令であ
    る場合、このアクセス命令を前記命令管理テーブルに登
    録して、前記同期化データをリセットし、 前記受け取った命令が同期化命令である場合、前記管理
    テーブルに登録された各命令に対して前記同期化データ
    をセットし、 前記複数のメモリバンク毎に独立して、前記同期化デー
    タのセットされた命令を優先的に発行するようにしたこ
    とを特徴とするメモリ制御方法。
12. 【請求項１２】 前記命令管理テーブルは、命令の発行
    情報を記憶し、 前記命令登録ステップは、アクセス命令の受取りに応
    じ、前記管理テーブルに登録された命令に前記同期化デ
    ータがセットされている場合には、前記受け取った命令
    に対応する発行情報を発行不可能として、前記管理テー
    ブルに登録された命令に前記同期化データがセットされ
    ていない場合には、前記発行情報を発行可能とし、 前記発行ステップは、前記発行情報に従って命令を発行
    し、命令発行後、発行された命令に対応する発行情報を
    発行不可能とするサブステップを含むようにしたことを
    特徴とする請求項１１記載のメモリ制御方法。
13. 【請求項１３】 前記発行ステップは、命令完了後、前
    記管理テーブルの発行された命令に対応するエントリを
    開放するサブステップを含むようにしたことを特徴とす
    る請求項１１記載のメモリ制御方法。
14. 【請求項１４】 前記発行ステップは、前記同期化デー
    タのセットされた命令を、所定の同期化条件に従って発
    行するサブステップを含むようにしたことを特徴とする
    請求項１１記載のメモリ制御方法。
15. 【請求項１５】 前記同期化データセットステップは、
    複数の同期化命令の受取りに応じ、前記複数の同期化命
    令が識別されるように前記同期化データをセットするサ
    ブステップを含み、 前記発行ステップは、前記同期化データがセットされた
    命令の内、受取り順の同期命令に従って命令を発行する
    サブステップと、受け取った同期化命令の完了に応じ、
    前記同期化データを更新するサブステップを含むように
    したことを特徴とする請求項１１記載のメモリ制御方
    法。
16. 【請求項１６】 命令を送出するマルチプロセッサと、
    複数のメモリバンクで構成されるメモリと、前記複数の
    メモリバンク毎に複数のエントリを有し、命令と同期化
    データを記憶する命令管理テーブルと、同期化命令の処
    理状態を示す状態データを記憶する同期化管理テーブル
    とを有するコンピュータシステムにおけるメモリ制御方
    法であって、 前記マルチプロセッサにより送出された命令を受取り、 前記受け取った命令が前記メモリへのアクセス命令であ
    る場合、このアクセス命令を前記命令管理テーブルに登
    録して、前記同期化データをリセットし、 前記受け取った命令が同期化命令である場合、前記管理
    テーブルに登録された各命令に対して前記同期化データ
    をセットして、前記同期化管理テーブルに同期化命令処
    理中を示す状態データをセットし、 前記複数のメモリバンク毎に独立して、前記同期化デー
    タのセットされた命令を優先的に発行し、 前記発行された命令の完了に応じて同期化命令処理が完
    了した場合、前記同期化管理テーブルに記憶された状態
    データをリセットするようにしたことを特徴とするメモ
    リ制御方法。
17. 【請求項１７】 前記命令管理テーブルは命令の発行情
    報を記憶し、 前記登録ステップは、アクセス命令の受取りに応じ、前
    記管理テーブルに登録された命令に前記同期化データが
    セットされている場合には、前記受け取った命令に対応
    する発行情報を発行不可能として、前記管理テーブルに
    登録された命令に前記同期化データがセットされていな
    い場合には、前記発行情報を発行可能とするサブステッ
    プを含み、 前記発行ステップは、前記発行情報に従って命令を発行
    し、命令発行後、発行された命令に対応する発行情報を
    発行不可能とするサブステップを含むようにしたことを
    特徴とする請求項１６記載のメモリ制御方法。
18. 【請求項１８】 前記発行ステップは、命令完了後、前
    記管理テーブルの発行された命令に対応するエントリを
    開放するサブステップを含むようにしたことを特徴とす
    る請求項１６記載のメモリ制御方法。
19. 【請求項１９】 前記発行ステップは、前記同期化デー
    タのセットされた命令を、所定の同期化条件に従って発
    行するサブステップを含むようにしたことを特徴とする
    請求項１６記載のメモリ制御方法。
20. 【請求項２０】 前記登録ステップは、複数の同期化命
    令の受取りに応じ、前記複数の同期化命令が識別される
    ように前記同期化データをセットし、前記同期化管理テ
    ーブルに前記複数の同期化命令毎に状態データをセット
    するサブステップを含み、 前記発行ステップは、前記同期化データがセットされた
    命令の内、受取り順の同期命令に従って命令を発行する
    サブステップと、受け取った同期化命令の完了に応じ、
    前記同期化データ及び前記状態データを更新するサブス
    テップとを含むようにしたことを特徴とする請求項１６
    記載のメモリ制御方法。