JPH09258853A - 計算要素のリセット装置 - Google Patents
計算要素のリセット装置Info
- Publication number
- JPH09258853A JPH09258853A JP9030194A JP3019497A JPH09258853A JP H09258853 A JPH09258853 A JP H09258853A JP 9030194 A JP9030194 A JP 9030194A JP 3019497 A JP3019497 A JP 3019497A JP H09258853 A JPH09258853 A JP H09258853A
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- computing element
- circuit
- reset
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/22—Safety or indicating devices for abnormal conditions
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/2406—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially read only memories
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
- B60K26/00—Arrangements or mounting of propulsion unit control devices in vehicles
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
- B60R16/0315—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for using multiplexing techniques
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 回路に高い費用をかけることなく、種々の作
動源からのリセット信号を、それにより有効に協働作動
させる計算要素のリセット装置を提供する。 【解決手段】 オン／オフ可能な制御装置１０はマイク
ロコンピュータ１２、１４と回路装置５４を含む。回路
装置はコンピュータに少なくとも１つのリセット信号を
供給する。回路装置は制御装置がオフにされたときでも
遮断されていない供給電圧に接続されており、そして計
算要素に少なくとも１つのリセット信号を時間遅れなく
供給するばかりでなく、遅れてでも供給する。
動源からのリセット信号を、それにより有効に協働作動
させる計算要素のリセット装置を提供する。 【解決手段】 オン／オフ可能な制御装置１０はマイク
ロコンピュータ１２、１４と回路装置５４を含む。回路
装置はコンピュータに少なくとも１つのリセット信号を
供給する。回路装置は制御装置がオフにされたときでも
遮断されていない供給電圧に接続されており、そして計
算要素に少なくとも１つのリセット信号を時間遅れなく
供給するばかりでなく、遅れてでも供給する。
Description
【０００１】
【発明の属する技術分野】本発明は計算要素のリセット
装置に関するものである。
装置に関するものである。
【０００２】
【従来の技術】ドイツ特許公開第４２２０２４７号か
ら、少なくとも２つの計算要素を含む自動車の駆動エン
ジンのための制御装置が既知である。制御装置の機能性
を保証するために、第１の計算要素が第２の計算要素に
よりモニタリングされる。さらに、計算要素に機能性を
モニタリングするための固有の装置、たとえばウオッチ
ドッグ回路が設けられている。駆動エンジンのこのよう
な電子式制御において、少なくとも１つの計算要素がエ
ラーの場合リセット信号が発生され、このリセット信号
は一方または両方の計算要素をリセットして再スタート
させる。さらに、電圧が低下した場合ないし供給電圧に
スイッチを入れた場合にもリセット信号が発生される。
エラーの場合、それに対応して車両の駆動ユニットの出
力設定要素を制御する最終段装置を遮断するように設計
されている。
ら、少なくとも２つの計算要素を含む自動車の駆動エン
ジンのための制御装置が既知である。制御装置の機能性
を保証するために、第１の計算要素が第２の計算要素に
よりモニタリングされる。さらに、計算要素に機能性を
モニタリングするための固有の装置、たとえばウオッチ
ドッグ回路が設けられている。駆動エンジンのこのよう
な電子式制御において、少なくとも１つの計算要素がエ
ラーの場合リセット信号が発生され、このリセット信号
は一方または両方の計算要素をリセットして再スタート
させる。さらに、電圧が低下した場合ないし供給電圧に
スイッチを入れた場合にもリセット信号が発生される。
エラーの場合、それに対応して車両の駆動ユニットの出
力設定要素を制御する最終段装置を遮断するように設計
されている。
【０００３】ドイツ特許公開第３７００９８６号（米国
特許第４８８１２２７号）から、２つのコンピュータを
備えたシステムと関連して、論理回路を介してコンピュ
ータがリセット信号およびウオッチドッグ信号を交換す
ることが既知である。さらに、供給電圧を投入したとき
（パワーオン）にリセット信号が発生されて両方のコン
ピュータに供給される。パワーオンリセット信号、その
つどの他のコンピュータのリセット信号およびそのウオ
ッチドッグの出力信号は論理回路を介して１つのコンピ
ュータの唯一つのリセット信号にされる。これらのリセ
ット信号、時間的な協働作動、及びこれらのリセット信
号の発生およびそれらの確実な利用可能性に関してはと
くにその他の手段が提案されていない。
特許第４８８１２２７号）から、２つのコンピュータを
備えたシステムと関連して、論理回路を介してコンピュ
ータがリセット信号およびウオッチドッグ信号を交換す
ることが既知である。さらに、供給電圧を投入したとき
（パワーオン）にリセット信号が発生されて両方のコン
ピュータに供給される。パワーオンリセット信号、その
つどの他のコンピュータのリセット信号およびそのウオ
ッチドッグの出力信号は論理回路を介して１つのコンピ
ュータの唯一つのリセット信号にされる。これらのリセ
ット信号、時間的な協働作動、及びこれらのリセット信
号の発生およびそれらの確実な利用可能性に関してはと
くにその他の手段が提案されていない。
【０００４】
【発明が解決しようとする課題】回路に高い費用をかけ
ることなく、種々の作動源からのリセット信号を、それ
により有効に協働作動させる計算要素のリセット装置を
提供することが本発明の課題である。
ることなく、種々の作動源からのリセット信号を、それ
により有効に協働作動させる計算要素のリセット装置を
提供することが本発明の課題である。
【０００５】
【課題を解決するための手段】上記課題を達成するた
め、計算要素がオン／オフ可能な制御装置の一部であ
り、前記計算要素に少なくとも１つのリセット信号を供
給する回路装置を備えた本発明の前記計算要素のリセッ
ト装置は、前記回路装置が、前記制御装置がオフにされ
たときでも遮断されていない供給電圧に接続されてお
り、そして前記回路装置が前記計算要素に少なくとも１
つのリセット信号を時間遅れなく供給するばかりでな
く、遅れてでも供給することを特徴とする。
め、計算要素がオン／オフ可能な制御装置の一部であ
り、前記計算要素に少なくとも１つのリセット信号を供
給する回路装置を備えた本発明の前記計算要素のリセッ
ト装置は、前記回路装置が、前記制御装置がオフにされ
たときでも遮断されていない供給電圧に接続されてお
り、そして前記回路装置が前記計算要素に少なくとも１
つのリセット信号を時間遅れなく供給するばかりでな
く、遅れてでも供給することを特徴とする。
【０００６】
【発明の実施の形態】以下に本発明を図面に示す実施形
態により詳細に説明する。
態により詳細に説明する。
【０００７】図１は自動車の駆動ユニットの出力のため
の制御装置１０を示す。この場合、制御装置１０は相互
に独立な２つのマイクロコンピュータ１２および１４を
含み、これらのマイクロコンピュータ１２および１４は
バス１６を介して相互の情報およびデータの交換のため
に結合されている。バス・システム１６の一部であって
もよい入力ライン１８ないし２０を介して、マイクロコ
ンピュータ１２に駆動ユニットおよび／または車両の運
転変数が測定装置２２ないし２４から供給される。これ
らの運転変数はたとえばエンジン回転速度、エンジン負
荷に対する大きさ、加速ペダル位置、駆動ユニットの出
力設定要素の位置等である。さらに、マイクロコンピュ
ータ１２にライン２６を介して電圧調整器２８から安定
な供給電圧が供給される。この場合、電圧調整器２８は
ライン３０およびドライバにより操作可能な点火スイッ
チ３２を介して車両のボード回路網の正極３４と結合さ
れている。少なくとも１つの出力ライン３６および最終
段回路３８を介してマイクロコンピュータ１２が、さら
に出力ライン４０を介して制御装置１０が、エンジン出
力を調節する出力設定要素４２、好ましい実施形態にお
いては内燃機関の絞り弁を操作する。第２のマイクロコ
ンピュータ１４には同様に電圧調整器２８からライン４
４を介して安定な供給電圧が供給される。さらにマイク
ロコンピュータ１４には、バス・システム１６の同様に
構成部分であってもよい入力ライン４６ないし４８を介
して測定装置５０ないし５２から駆動ユニットおよび／
または車両の運転変数が供給される。これらの運転変数
及びこれに関連する測定装置は、好ましい実施形態にお
いては、マイクロコンピュータ１２に供給される運転変
数及びこれに関連する測定装置と一部同じである。した
がって、好ましい実施形態においては、マイクロコンピ
ュータ１４に加速ペダルの位置（ドライバの希望）およ
び出力設定要素４２の位置がモニタリングのために供給
される。さらに、リセット過程を調整するために回路装
置５４が設けられている。回路装置５４には第１のライ
ン５６および第２のライン５８が電圧調整器２８から、
ならびに１つまたは複数のライン６０および６２がマイ
クロコンピュータ１４および１２から供給される。第１
のライン５６を介して投入された供給電圧（５Ｖ、端子
１５からライン３０を介して）が供給され、一方ライン
５８を介して連続プラス供給源（５Ｖ、端子３０から調
整器２８の第２の結線を介してプラスへ）から供給電流
が流れる。回路装置５４は、出力ラインとして最終段回
路３８へのライン６４ならびにマイクロコンピュータ１
２および１４へのライン、すなわち二重矢印がつけられ
ているライン６０および６２を有している。好ましい実
施形態においては、マイクロコンピュータ１２および１
４は連続プラスとも結合されている。
の制御装置１０を示す。この場合、制御装置１０は相互
に独立な２つのマイクロコンピュータ１２および１４を
含み、これらのマイクロコンピュータ１２および１４は
バス１６を介して相互の情報およびデータの交換のため
に結合されている。バス・システム１６の一部であって
もよい入力ライン１８ないし２０を介して、マイクロコ
ンピュータ１２に駆動ユニットおよび／または車両の運
転変数が測定装置２２ないし２４から供給される。これ
らの運転変数はたとえばエンジン回転速度、エンジン負
荷に対する大きさ、加速ペダル位置、駆動ユニットの出
力設定要素の位置等である。さらに、マイクロコンピュ
ータ１２にライン２６を介して電圧調整器２８から安定
な供給電圧が供給される。この場合、電圧調整器２８は
ライン３０およびドライバにより操作可能な点火スイッ
チ３２を介して車両のボード回路網の正極３４と結合さ
れている。少なくとも１つの出力ライン３６および最終
段回路３８を介してマイクロコンピュータ１２が、さら
に出力ライン４０を介して制御装置１０が、エンジン出
力を調節する出力設定要素４２、好ましい実施形態にお
いては内燃機関の絞り弁を操作する。第２のマイクロコ
ンピュータ１４には同様に電圧調整器２８からライン４
４を介して安定な供給電圧が供給される。さらにマイク
ロコンピュータ１４には、バス・システム１６の同様に
構成部分であってもよい入力ライン４６ないし４８を介
して測定装置５０ないし５２から駆動ユニットおよび／
または車両の運転変数が供給される。これらの運転変数
及びこれに関連する測定装置は、好ましい実施形態にお
いては、マイクロコンピュータ１２に供給される運転変
数及びこれに関連する測定装置と一部同じである。した
がって、好ましい実施形態においては、マイクロコンピ
ュータ１４に加速ペダルの位置（ドライバの希望）およ
び出力設定要素４２の位置がモニタリングのために供給
される。さらに、リセット過程を調整するために回路装
置５４が設けられている。回路装置５４には第１のライ
ン５６および第２のライン５８が電圧調整器２８から、
ならびに１つまたは複数のライン６０および６２がマイ
クロコンピュータ１４および１２から供給される。第１
のライン５６を介して投入された供給電圧（５Ｖ、端子
１５からライン３０を介して）が供給され、一方ライン
５８を介して連続プラス供給源（５Ｖ、端子３０から調
整器２８の第２の結線を介してプラスへ）から供給電流
が流れる。回路装置５４は、出力ラインとして最終段回
路３８へのライン６４ならびにマイクロコンピュータ１
２および１４へのライン、すなわち二重矢印がつけられ
ているライン６０および６２を有している。好ましい実
施形態においては、マイクロコンピュータ１２および１
４は連続プラスとも結合されている。
【０００８】正常運転においてマイクロコンピュータ１
２は、加速ペダル位置から導かれるドライバの希望およ
び場合により他の運転変数の関数として駆動ユニットの
出力をドライバの希望の方向に制御する。選択された運
転変数および内部の値に基づいて、マイクロコンピュー
タ１４はマイクロコンピュータ１２の機能を検査し、マ
イクロコンピュータ１２内に欠陥が検出された場合、マ
イクロコンピュータ１２に対するリセット信号ならびに
最終段回路３８に対する遮断信号を発生する。さらに、
少なくともマイクロコンピュータ１２は、マイクロコン
ピュータ１２の内部機能を検査する内部ウオッチドッグ
を含む。このウオッチドッグの回路がマイクロコンピュ
ータ１２の範囲内に欠陥を検出した場合、このウオッチ
ドッグの回路はリセット信号を発生し、このリセット信
号はマイクロコンピュータ１２のほかにマイクロコンピ
ュータ１４をリセットしかつ最終段回路３８を遮断す
る。同様に、マイクロコンピュータ１４が内部エラーを
検出した場合、マイクロコンピュータ１４はマイクロコ
ンピュータ１２に対するリセット信号および最終段回路
３８に対する遮断信号を発生する。さらに、制御装置１
０を投入した場合、または電圧が低下した場合、電圧調
整器２８がライン５６を介してマイクロコンピュータ１
２および１４ならびに最終段回路３８に対する対応リセ
ット信号を発生する。
２は、加速ペダル位置から導かれるドライバの希望およ
び場合により他の運転変数の関数として駆動ユニットの
出力をドライバの希望の方向に制御する。選択された運
転変数および内部の値に基づいて、マイクロコンピュー
タ１４はマイクロコンピュータ１２の機能を検査し、マ
イクロコンピュータ１２内に欠陥が検出された場合、マ
イクロコンピュータ１２に対するリセット信号ならびに
最終段回路３８に対する遮断信号を発生する。さらに、
少なくともマイクロコンピュータ１２は、マイクロコン
ピュータ１２の内部機能を検査する内部ウオッチドッグ
を含む。このウオッチドッグの回路がマイクロコンピュ
ータ１２の範囲内に欠陥を検出した場合、このウオッチ
ドッグの回路はリセット信号を発生し、このリセット信
号はマイクロコンピュータ１２のほかにマイクロコンピ
ュータ１４をリセットしかつ最終段回路３８を遮断す
る。同様に、マイクロコンピュータ１４が内部エラーを
検出した場合、マイクロコンピュータ１４はマイクロコ
ンピュータ１２に対するリセット信号および最終段回路
３８に対する遮断信号を発生する。さらに、制御装置１
０を投入した場合、または電圧が低下した場合、電圧調
整器２８がライン５６を介してマイクロコンピュータ１
２および１４ならびに最終段回路３８に対する対応リセ
ット信号を発生する。
【０００９】図２において、好ましい実施形態の範囲内
の回路装置５４を詳細に説明する。この場合、４つの論
理ＡＮＤ結合を含むビルディングブロックのモジュール
１００が使用されている。接続端Ｖｃｃを介してモジュ
ール１００は制御装置１０の連続供給電圧Ｖｓｔｂｙに
接続され、接続端ＧＮＤを介して接地に接続されてい
る。第１の論理ＡＮＤ結合１００ａに電圧調整器２８か
らライン１０１が供給され、ライン１０１には電圧低下
リセット信号およびパワーオンリセット信号ＲＥＳＥＴ
が供給され、ならびにマイクロコンピュータ１２から入
力ライン１０２が供給され、入力ライン１０２には内部
エラーまたは機能エラーの場合にマイクロコンピュータ
１２からリセット信号ＲＳＴＯＵＴＦＲが供給される。
第１のＡＮＤ結合１００ａの出力ライン１０４はマイク
ロコンピュータ１４の入力ＲＳＴＩＮＳＲに通じてい
る。ライン１０１から第２のＡＮＤ結合１００ｂの第１
の入力にライン１０６が供給される。第２のＡＮＤ結合
１００ｂの第２の入力はマイクロコンピュータ１４から
のライン１０８と結合され、ライン１０８には内部エラ
ーまたは機能エラーの場合にマイクロコンピュータ１４
のリセット信号ＳＷＲＳＴＳＲが供給される。第２のＡ
ＮＤ結合１００ｂの出力はマイクロコンピュータ１２の
入力ＮＭＩＦＲに通じているライン１１０である。ライ
ン１１０は抵抗Ｒ１およびコンデンサＣ１を介して接地
に接続されている。抵抗Ｒ１とコンデンサＣ１との間か
らライン１１２が第３のＡＮＤ結合１００ｃの両方の入
力に通じている。第３のＡＮＤ結合１００ｃの出力ライ
ン１１４はマイクロコンピュータ１２の入力ＲＳＴＩＮ
ＦＲに通じている。第４のＡＮＤ結合１００ｄは入力ラ
インとしてライン１０４から出ているライン１１６なら
びにマイクロコンピュータ１４の出力ＥＳＥＮＳＲから
のライン１１８を有し、ライン１１８にエラーの場合に
最終段に対する遮断信号が供給される。第４のＡＮＤ結
合１２０の出力ラインは最終段回路３８の入力ＥＳＶに
通じている。
の回路装置５４を詳細に説明する。この場合、４つの論
理ＡＮＤ結合を含むビルディングブロックのモジュール
１００が使用されている。接続端Ｖｃｃを介してモジュ
ール１００は制御装置１０の連続供給電圧Ｖｓｔｂｙに
接続され、接続端ＧＮＤを介して接地に接続されてい
る。第１の論理ＡＮＤ結合１００ａに電圧調整器２８か
らライン１０１が供給され、ライン１０１には電圧低下
リセット信号およびパワーオンリセット信号ＲＥＳＥＴ
が供給され、ならびにマイクロコンピュータ１２から入
力ライン１０２が供給され、入力ライン１０２には内部
エラーまたは機能エラーの場合にマイクロコンピュータ
１２からリセット信号ＲＳＴＯＵＴＦＲが供給される。
第１のＡＮＤ結合１００ａの出力ライン１０４はマイク
ロコンピュータ１４の入力ＲＳＴＩＮＳＲに通じてい
る。ライン１０１から第２のＡＮＤ結合１００ｂの第１
の入力にライン１０６が供給される。第２のＡＮＤ結合
１００ｂの第２の入力はマイクロコンピュータ１４から
のライン１０８と結合され、ライン１０８には内部エラ
ーまたは機能エラーの場合にマイクロコンピュータ１４
のリセット信号ＳＷＲＳＴＳＲが供給される。第２のＡ
ＮＤ結合１００ｂの出力はマイクロコンピュータ１２の
入力ＮＭＩＦＲに通じているライン１１０である。ライ
ン１１０は抵抗Ｒ１およびコンデンサＣ１を介して接地
に接続されている。抵抗Ｒ１とコンデンサＣ１との間か
らライン１１２が第３のＡＮＤ結合１００ｃの両方の入
力に通じている。第３のＡＮＤ結合１００ｃの出力ライ
ン１１４はマイクロコンピュータ１２の入力ＲＳＴＩＮ
ＦＲに通じている。第４のＡＮＤ結合１００ｄは入力ラ
インとしてライン１０４から出ているライン１１６なら
びにマイクロコンピュータ１４の出力ＥＳＥＮＳＲから
のライン１１８を有し、ライン１１８にエラーの場合に
最終段に対する遮断信号が供給される。第４のＡＮＤ結
合１２０の出力ラインは最終段回路３８の入力ＥＳＶに
通じている。
【００１０】好ましい実施形態においては、モジュール
１００としてＣＭＯＳ−ＩＣ、たとえば標準ＨＣＭＯＳ
構成要素７４ＨＣ０８が使用される。
１００としてＣＭＯＳ−ＩＣ、たとえば標準ＨＣＭＯＳ
構成要素７４ＨＣ０８が使用される。
【００１１】点火スイッチを投入したとき、電圧低下の
場合と同様に電圧調整器２８はリセット信号ＲＥＳＥＴ
を発生する。このために、好ましい実施形態において
は、電圧調整器２８の出力ライン上の信号レベルは高い
値（ハイ）から低い値（ロー）に変化される（図３の
（Ａ）参照）。この「パワーオンリセット」ないしこの
電圧低下リセット信号は第２のＡＮＤ結合およびライン
１１０を介してマイクロコンピュータ１２の入力ＮＭＩ
ＦＲにおけるレベルの切換をスタートさせる（図３の
（Ｂ）参照）。この信号はマイクロコンピュータ１２に
対し所定の時間遅れて行われるリセットを予告するため
のものである。したがって、マイクロコンピュータ１２
は重要なルーチンを実行する機会を有することになる。
時間遅れはＲＣの組合せにより行われ、このＲＣの組合
せを介してハイレベルからローレベルへ変化する信号が
ライン１１０に供給される。ＲＣ回路におけるこの信号
変化の遅れにより該信号変化はライン１１２を介して第
３のＡＮＤ結合に遅れて働き、これによりライン１１４
上での対応する信号レベル切換はライン１１０での信号
レベル切換よりも遅れて行われる（図３の（Ｃ）参
照）。ライン１１４上での信号レベル切換はマイクロコ
ンピュータ１２の本来のリセット過程をスタートさせ、
このリセット過程はマイクロコンピュータ１２のリセッ
トおよび再スタート（再初期化）を行わせる。さらに、
「パワーオンリセット」ないし電圧低下リセット信号は
ライン１０１を介して第１のＡＮＤ結合の出力ラインで
あるライン１０４上で信号レベル切換を行わせる。これ
によりライン１１６および第４のＡＮＤ結合を介してラ
イン１２０上で同様な信号変化が発生され（図３の
（Ｅ）参照）、したがって最終段回路３８が遮断され
る。さらに、ライン１０４上での信号レベル切換が直接
マイクロコンピュータ１４の入力ＲＳＴＩＮＳＲに供給
され（図３の（Ｄ）参照）、したがってマイクロコンピ
ュータ１４はリセットされそして再スタートされる。
場合と同様に電圧調整器２８はリセット信号ＲＥＳＥＴ
を発生する。このために、好ましい実施形態において
は、電圧調整器２８の出力ライン上の信号レベルは高い
値（ハイ）から低い値（ロー）に変化される（図３の
（Ａ）参照）。この「パワーオンリセット」ないしこの
電圧低下リセット信号は第２のＡＮＤ結合およびライン
１１０を介してマイクロコンピュータ１２の入力ＮＭＩ
ＦＲにおけるレベルの切換をスタートさせる（図３の
（Ｂ）参照）。この信号はマイクロコンピュータ１２に
対し所定の時間遅れて行われるリセットを予告するため
のものである。したがって、マイクロコンピュータ１２
は重要なルーチンを実行する機会を有することになる。
時間遅れはＲＣの組合せにより行われ、このＲＣの組合
せを介してハイレベルからローレベルへ変化する信号が
ライン１１０に供給される。ＲＣ回路におけるこの信号
変化の遅れにより該信号変化はライン１１２を介して第
３のＡＮＤ結合に遅れて働き、これによりライン１１４
上での対応する信号レベル切換はライン１１０での信号
レベル切換よりも遅れて行われる（図３の（Ｃ）参
照）。ライン１１４上での信号レベル切換はマイクロコ
ンピュータ１２の本来のリセット過程をスタートさせ、
このリセット過程はマイクロコンピュータ１２のリセッ
トおよび再スタート（再初期化）を行わせる。さらに、
「パワーオンリセット」ないし電圧低下リセット信号は
ライン１０１を介して第１のＡＮＤ結合の出力ラインで
あるライン１０４上で信号レベル切換を行わせる。これ
によりライン１１６および第４のＡＮＤ結合を介してラ
イン１２０上で同様な信号変化が発生され（図３の
（Ｅ）参照）、したがって最終段回路３８が遮断され
る。さらに、ライン１０４上での信号レベル切換が直接
マイクロコンピュータ１４の入力ＲＳＴＩＮＳＲに供給
され（図３の（Ｄ）参照）、したがってマイクロコンピ
ュータ１４はリセットされそして再スタートされる。
【００１２】「パワーオンリセット」または電圧低下に
おけるリセットのほかに、好ましい実施形態において
は、そこで行われるモニタリングに基づいて、マイクロ
コンピュータ１２の挙動が妥当でない場合またはマイク
ロコンピュータ１４自身のエラーの場合にマイクロコン
ピュータ１４によりリセット信号が発生される。出力Ｓ
ＷＲＳＴＳＲおよびライン１０８を介して対応する信号
がハイからローへの信号レベル切換により出力される
（図４の（Ａ）参照）。この信号は第２のＡＮＤ結合１
００ｂに供給され、第２のＡＮＤ結合１００ｂにより遅
れのない予告信号ＮＭＩＦＲが発生され（図４の（Ｂ）
参照）、上記のように時間が遅れてマイクロコンピュー
タ１２に対するリセット信号ＲＳＴＩＮＦＲが発生され
る（図４の（Ｃ）参照）。さらに、マイクロコンピュー
タ１４の出力ＥＳＥＮＳＲ上での対応する信号レベル切
換により、第４のＡＮＤ結合１００ｄおよびライン１２
０を介して最終段回路３８の遮断が作動される（図４の
（Ｄ）参照）。
おけるリセットのほかに、好ましい実施形態において
は、そこで行われるモニタリングに基づいて、マイクロ
コンピュータ１２の挙動が妥当でない場合またはマイク
ロコンピュータ１４自身のエラーの場合にマイクロコン
ピュータ１４によりリセット信号が発生される。出力Ｓ
ＷＲＳＴＳＲおよびライン１０８を介して対応する信号
がハイからローへの信号レベル切換により出力される
（図４の（Ａ）参照）。この信号は第２のＡＮＤ結合１
００ｂに供給され、第２のＡＮＤ結合１００ｂにより遅
れのない予告信号ＮＭＩＦＲが発生され（図４の（Ｂ）
参照）、上記のように時間が遅れてマイクロコンピュー
タ１２に対するリセット信号ＲＳＴＩＮＦＲが発生され
る（図４の（Ｃ）参照）。さらに、マイクロコンピュー
タ１４の出力ＥＳＥＮＳＲ上での対応する信号レベル切
換により、第４のＡＮＤ結合１００ｄおよびライン１２
０を介して最終段回路３８の遮断が作動される（図４の
（Ｄ）参照）。
【００１３】制御装置１０をリセットする他の可能性は
マイクロコンピュータ１２それ自身内のエラー状態であ
る。マイクロコンピュータ１２内のウオッチドッグまた
はマイクロコンピュータ１２内に組み込まれている機能
モニタがエラーの存在を検出した場合、ウオッチドッグ
または機能モニタは対応するリセット信号を発生する。
このリセット信号は出力ＲＳＴＯＵＴＦＲを介して出力
され、同時に機能コンピュータがリセットされる（図５
の（Ａ）参照）。当該出力された出力信号は第１のＡＮ
Ｄ結合１００ａに供給され、第１のＡＮＤ結合１００ａ
はその出力ライン１０４を介してマイクロコンピュータ
１４の入力ＲＳＴＩＮＳＲのみでなく第４のＡＮＤ結合
１００ｄへの入力ライン１１６上にも信号レベル切換を
発生する（図５の（Ｂ）および（Ｃ）参照）。入力ＲＳ
ＴＩＮＳＲにおける信号レベル切換によりマイクロコン
ピュータ１４がリセットされ、第４のＡＮＤ結合１００
ｄにおける信号レベル切換によりライン１２０を介して
最終段回路３８が遮断される。
マイクロコンピュータ１２それ自身内のエラー状態であ
る。マイクロコンピュータ１２内のウオッチドッグまた
はマイクロコンピュータ１２内に組み込まれている機能
モニタがエラーの存在を検出した場合、ウオッチドッグ
または機能モニタは対応するリセット信号を発生する。
このリセット信号は出力ＲＳＴＯＵＴＦＲを介して出力
され、同時に機能コンピュータがリセットされる（図５
の（Ａ）参照）。当該出力された出力信号は第１のＡＮ
Ｄ結合１００ａに供給され、第１のＡＮＤ結合１００ａ
はその出力ライン１０４を介してマイクロコンピュータ
１４の入力ＲＳＴＩＮＳＲのみでなく第４のＡＮＤ結合
１００ｄへの入力ライン１１６上にも信号レベル切換を
発生する（図５の（Ｂ）および（Ｃ）参照）。入力ＲＳ
ＴＩＮＳＲにおける信号レベル切換によりマイクロコン
ピュータ１４がリセットされ、第４のＡＮＤ結合１００
ｄにおける信号レベル切換によりライン１２０を介して
最終段回路３８が遮断される。
【００１４】最終段回路３８の遮断は、リセットシーケ
ンスおよび初期化シーケンスが終了した後にマイクロコ
ンピュータ１２、１４ないし電圧調整器２８のリセット
ライン上での対応する信号レベル切換により、再び解放
される。
ンスおよび初期化シーケンスが終了した後にマイクロコ
ンピュータ１２、１４ないし電圧調整器２８のリセット
ライン上での対応する信号レベル切換により、再び解放
される。
【００１５】他の構成要素によりスタートされるすべて
のリセット過程において、マイクロコンピュータ１２は
予告信号として遅れなしに第１のリセット信号を受け取
り、それから時間が遅れて本来のリセット信号として第
２の信号を受け取り、この第２の信号がリセットおよび
再スタートを開始させる。この場合、時間遅れΔＴの長
さはＲ１およびＣ１からなるＲＣ回路の時定数を介して
設定される。好ましい実施形態においては、１０マイク
ロ秒の時間遅れが適切であることがわかっている。
のリセット過程において、マイクロコンピュータ１２は
予告信号として遅れなしに第１のリセット信号を受け取
り、それから時間が遅れて本来のリセット信号として第
２の信号を受け取り、この第２の信号がリセットおよび
再スタートを開始させる。この場合、時間遅れΔＴの長
さはＲ１およびＣ１からなるＲＣ回路の時定数を介して
設定される。好ましい実施形態においては、１０マイク
ロ秒の時間遅れが適切であることがわかっている。
【００１６】ＡＮＤ結合を介してのＮＭＩＦＲ信号の時
間遅れの代わりに、好ましい実施形態においては、信号
ＮＭＩＦＲが直接ＲＣ回路または簡単なバッファを介し
てリセット入力に供給される。
間遅れの代わりに、好ましい実施形態においては、信号
ＮＭＩＦＲが直接ＲＣ回路または簡単なバッファを介し
てリセット入力に供給される。
【００１７】
【発明の効果】本発明は以上説明したように構成されて
いるので、次のとおりの作用効果を奏する。
いるので、次のとおりの作用効果を奏する。
【００１８】本発明の解決策により、所定の要領で種々
の作動源からの複数のリセット信号を回路に高い費用を
かけることなく協働させる計算要素のリセット装置が提
供される。
の作動源からの複数のリセット信号を回路に高い費用を
かけることなく協働させる計算要素のリセット装置が提
供される。
【００１９】リセット信号を処理する回路装置に計算要
素のオン／オフとは独立の連続供給源から電圧を供給す
ることにより、その可用性が改善される。したがって、
計算要素を含む制御装置の最適機能が、計算要素のオン
／オフ過程においても保証される。
素のオン／オフとは独立の連続供給源から電圧を供給す
ることにより、その可用性が改善される。したがって、
計算要素を含む制御装置の最適機能が、計算要素のオン
／オフ過程においても保証される。
【００２０】干渉に対するイミュニティが高くかつ電流
の引き出しが小さい（僅か数μＡ）標準ＨＣＭＯＳ部品
を使用することはとくに有利である。
の引き出しが小さい（僅か数μＡ）標準ＨＣＭＯＳ部品
を使用することはとくに有利である。
【００２１】集積部品を使用することにより、部品数が
低減され、コストおよび所要面積が節約できることは有
利である。したがって、本発明による解決策はとくに高
集積制御装置に対して最適である。
低減され、コストおよび所要面積が節約できることは有
利である。したがって、本発明による解決策はとくに高
集積制御装置に対して最適である。
【００２２】本発明による解決策を、２つの計算要素す
なわち１つのいわゆる機能コンピュータとこの機能コン
ピュータをモニタリングする保証コンピュータを含む、
駆動ユニットとくに内燃機関の出力を制御するための制
御装置に使用することはとくに有利である。この関連に
おいて、本発明の解決策により、機能コンピュータが１
つのリセット信号から形成された２つのリセット信号を
受け取り、この場合、第１の信号が対応する救済ルーチ
ンを導くための予告信号として働き、時間が遅れて供給
された他方の信号が機能コンピュータにおける本来のリ
セット過程および再スタートを開始させるものである。
なわち１つのいわゆる機能コンピュータとこの機能コン
ピュータをモニタリングする保証コンピュータを含む、
駆動ユニットとくに内燃機関の出力を制御するための制
御装置に使用することはとくに有利である。この関連に
おいて、本発明の解決策により、機能コンピュータが１
つのリセット信号から形成された２つのリセット信号を
受け取り、この場合、第１の信号が対応する救済ルーチ
ンを導くための予告信号として働き、時間が遅れて供給
された他方の信号が機能コンピュータにおける本来のリ
セット過程および再スタートを開始させるものである。
【図１】好ましい実施形態の範囲における駆動ユニット
のための制御装置の全体ブロック回路図である。
のための制御装置の全体ブロック回路図である。
【図２】本発明の好ましい実施形態における回路装置の
一例である。
一例である。
【図３】「パワーオンリセット」ないし電圧低下リセッ
トにおける回路装置の機能動作の時間線図である。
トにおける回路装置の機能動作の時間線図である。
【図４】マイクロコンピュータ１４のモニタリングに基
づいてリセットされる場合の回路装置の機能動作の時間
線図である。
づいてリセットされる場合の回路装置の機能動作の時間
線図である。
【図５】マイクロコンピュータ１２のモニタリングに基
づいてリセットされる場合の回路装置の機能動作の時間
線図である。
づいてリセットされる場合の回路装置の機能動作の時間
線図である。
１０ 制御装置 １２ 第１のマイクロコンピュータ １４ 第２のマイクロコンピュータ １６ バス ２２、２４、５０、５２ 測定装置 ２８ 電圧調整器 ３２ 点火スイッチ ３８ 最終段回路 ４２ 設定要素 ５４ 回路装置 １００ モジュール １００ａ〜１００ｄ ＡＮＤ結合
Claims (10)
- 【請求項１】 計算要素がオン／オフ可能な制御装置の
一部であり、前記計算要素に少なくとも１つのリセット
信号を供給する回路装置を備えた前記計算要素のリセッ
ト装置において、 前記回路装置が、前記制御装置がオフにされたときでも
遮断されていない供給電圧に接続されており、そして前
記回路装置が、前記計算要素に少なくとも１つのリセッ
ト信号を時間遅れなく供給するばかりでなく、遅れてで
も供給することを特徴とする計算要素のリセット装置。 - 【請求項２】 前記回路装置が少なくとも２つの論理Ａ
ＮＤ結合から構成されていることを特徴とする請求項１
記載の装置。 - 【請求項３】 少なくとも２つの計算要素が設けられ、
この場合、第２の計算要素が第１の計算要素に対するリ
セット信号を発生し、前記第１の計算要素が前記第２の
計算要素に対するリセット信号を発生することを特徴と
する請求項１または２に記載の装置。 - 【請求項４】 前記回路装置が少なくとも２つのＡＮＤ
結合を有し、前記２つのＡＮＤ結合のうちの第１のＡＮ
Ｄ結合にリセット信号が供給され、前記第１のＡＮＤ結
合の出力を介して時間遅れのないリセット信号が前記計
算要素に供給され、一方当該リセット信号が遅れて第２
のＡＮＤ結合の入力に供給され、前記第２のＡＮＤ結合
の出力が前記計算要素に対し遅れたリセット信号を供給
することを特徴とする請求項１ないし３のいずれか一項
に記載の装置。 - 【請求項５】 時間遅れがＲＣ回路により行われること
を特徴とする請求項４記載の装置。 - 【請求項６】 計算要素固有のエラーが発生したとき前
記計算要素がリセット信号を出力し、当該リセット信号
が付属の出力最終段を遮断するのみでなく第２の計算要
素もまたリセットすることを特徴とする請求項１ないし
５のいずれか一項に記載の装置。 - 【請求項７】 前記制御装置に安定化された電圧を供給
するために電圧調整器が設けられ、前記電圧調整器は電
圧が低下した場合またはスイッチを投入した場合にリセ
ット信号を発生し、この場合、当該リセット信号が同様
に一度は時間遅れなくそしてまた一度は遅れて前記計算
要素に供給されることを特徴とする請求項１ないし６の
いずれか一項に記載の装置。 - 【請求項８】 前記制御装置が、第１の計算要素と当該
第１の計算要素をモニタリングする第２の計算要素とを
備えた自動車の駆動出力の制御のための制御装置であ
り、この場合、設定要素を介して出力を設定するために
出力最終段回路が設けられていることを特徴とする請求
項１ないし７のいずれか一項に記載の装置。 - 【請求項９】 前記回路装置が４つのＡＮＤ−ＣＭＯＳ
−ＩＣであることを特徴とする請求項１ないし８のいず
れか一項に記載の装置。 - 【請求項１０】 出力最終段回路が少なくとも１つの計
算要素により遮断および作動可能であり、この場合、対
応する信号が同様に前記回路装置を介して供給されるこ
とを特徴とする請求項１ないし９のいずれか一項に記載
の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19605606.3 | 1996-02-15 | ||
| DE1996105606 DE19605606B4 (de) | 1996-02-15 | 1996-02-15 | Einrichtung zum Rücksetzen eines Rechenelements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09258853A true JPH09258853A (ja) | 1997-10-03 |
Family
ID=7785489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9030194A Pending JPH09258853A (ja) | 1996-02-15 | 1997-02-14 | 計算要素のリセット装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH09258853A (ja) |
| DE (1) | DE19605606B4 (ja) |
| FR (1) | FR2745101B1 (ja) |
| GB (1) | GB2310334B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107592842A (zh) * | 2015-04-11 | 2018-01-16 | 奥迪股份公司 | 机动车中的操作元件的操作的检测 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10036903C1 (de) * | 2000-07-28 | 2002-01-03 | Siemens Ag | Elektronische Schaltungsanordnung und zugehöriges Verfahren |
| DE102005039392B4 (de) * | 2005-08-20 | 2020-03-26 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Sicherung von Systemvariablen |
| FR2970517B1 (fr) * | 2011-01-17 | 2015-06-19 | Peugeot Citroen Automobiles Sa | Procede de commande du fonctionnement d'un groupe motopropulseur d'un vehicule automobile muni d'un calculateur |
| ITTO20130646A1 (it) * | 2013-07-30 | 2015-01-31 | Magneti Marelli Spa | Implementazione conforme a asil b di funzioni autoveicolistiche relative alla sicurezza tramite un circuito integrato ad elevata diagnosticabilita' progettato secondo standard di qualita' |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234920A (en) * | 1978-11-24 | 1980-11-18 | Engineered Systems, Inc. | Power failure detection and restart system |
| JPS62258154A (ja) * | 1986-05-01 | 1987-11-10 | Hitachi Ltd | デ−タ・バツクアツプ装置 |
| DE3700986C2 (de) * | 1987-01-15 | 1995-04-20 | Bosch Gmbh Robert | Einrichtung zur Überwachung eines Rechnersystems mit zwei Prozessoren in einem Kraftfahrzeug |
| US4908790A (en) * | 1988-03-10 | 1990-03-13 | Dallas Semiconductor Corporation | Backup battery switching circuitry for a microcomputer or a microprocessor |
| US5283792A (en) * | 1990-10-19 | 1994-02-01 | Benchmarq Microelectronics, Inc. | Power up/power down controller and power fail detector for processor |
-
1996
- 1996-02-15 DE DE1996105606 patent/DE19605606B4/de not_active Expired - Fee Related
-
1997
- 1997-02-07 GB GB9702533A patent/GB2310334B/en not_active Expired - Fee Related
- 1997-02-07 FR FR9701431A patent/FR2745101B1/fr not_active Expired - Fee Related
- 1997-02-14 JP JP9030194A patent/JPH09258853A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107592842A (zh) * | 2015-04-11 | 2018-01-16 | 奥迪股份公司 | 机动车中的操作元件的操作的检测 |
| US10095566B2 (en) | 2015-04-11 | 2018-10-09 | Audi Ag | Detecting activation of an operator control element in a motor vehicle |
| CN107592842B (zh) * | 2015-04-11 | 2018-10-23 | 奥迪股份公司 | 机动车中的操作元件的操作的检测 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9702533D0 (en) | 1997-03-26 |
| DE19605606B4 (de) | 2005-01-27 |
| FR2745101B1 (fr) | 2001-06-08 |
| DE19605606A1 (de) | 1997-08-21 |
| GB2310334B (en) | 1998-04-08 |
| GB2310334A (en) | 1997-08-20 |
| FR2745101A1 (fr) | 1997-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255693B2 (ja) | 自動車のマルチコンピュータシステム | |
| JPS63100843A (ja) | 通信制御機構 | |
| JPH09258853A (ja) | 計算要素のリセット装置 | |
| JP2983532B2 (ja) | 内燃機関の電子制御装置 | |
| JPH1173203A (ja) | 電子制御装置 | |
| JP2663982B2 (ja) | 車両用のブレーキ・ストップランプ回路 | |
| JP3217077B2 (ja) | コンピュータ装置 | |
| CN109407648B (zh) | 上电过程中故障排除方法、系统及计算机可读存储介质 | |
| JP3804454B2 (ja) | 電子制御装置 | |
| JP2000276267A (ja) | 車両用電子制御装置 | |
| JPH07114401A (ja) | Ｒａｍバックアップ回路 | |
| JP3925196B2 (ja) | 車両用電子機器 | |
| JP3582230B2 (ja) | 制御システム | |
| WO2003067063A1 (fr) | Systeme de diagnostic de panne de vehicule | |
| JPH04347541A (ja) | コンピュータの電源回路 | |
| JPH08198038A (ja) | 車両用電子制御ユニットのバックアップ電源装置 | |
| JPS58131345A (ja) | 車両用マイクロコンピユ−タ制御における非正常状態の制御方式 | |
| JPH0318963Y2 (ja) | ||
| JP2001236248A (ja) | フェイルセーフ回路並びにこれを備えた制御装置 | |
| JPH07129278A (ja) | マルチプロセッサシステムのリセット制御回路 | |
| JP4001630B2 (ja) | 警告信号発生器作動回路 | |
| JP2555459B2 (ja) | 電源制御装置 | |
| JP4584083B2 (ja) | 冗長構成電源回路 | |
| KR100298744B1 (ko) | 자동차의리셋제어장치 | |
| WO2020255778A1 (ja) | 車両用装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070111 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070827 |