JPH09246377A - 半導体装置の製造方法およびそれに用いる半導体製造装置 - Google Patents
半導体装置の製造方法およびそれに用いる半導体製造装置Info
- Publication number
- JPH09246377A JPH09246377A JP5018096A JP5018096A JPH09246377A JP H09246377 A JPH09246377 A JP H09246377A JP 5018096 A JP5018096 A JP 5018096A JP 5018096 A JP5018096 A JP 5018096A JP H09246377 A JPH09246377 A JP H09246377A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- density plasma
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【課題】 高密度プラズマＣＶＤにより形成される絶縁
膜と半導体ウエハに形成されている金属膜配線との接着
を確実に行う。 【解決手段】 半導体ウエハ１に形成されたタングステ
ンなどの第１配線層である配線２の表面２ａをアルゴン
スパッタエッチにより２００オングストローム程度にエ
ッチングし、酸化された表面２ａを取り除き、配線２の
活性化された表面２ｂを露出させた後に高密度プラズマ
ＣＶＤにより絶縁膜１１の形成を行う。
膜と半導体ウエハに形成されている金属膜配線との接着
を確実に行う。 【解決手段】 半導体ウエハ１に形成されたタングステ
ンなどの第１配線層である配線２の表面２ａをアルゴン
スパッタエッチにより２００オングストローム程度にエ
ッチングし、酸化された表面２ａを取り除き、配線２の
活性化された表面２ｂを露出させた後に高密度プラズマ
ＣＶＤにより絶縁膜１１の形成を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法およびそれに用いる半導体製造装置に関し、特に、
高密度プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）により形成された絶縁膜と金
属膜配線との接着に適用して有効な技術に関するもので
ある。
方法およびそれに用いる半導体製造装置に関し、特に、
高密度プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）により形成された絶縁膜と金
属膜配線との接着に適用して有効な技術に関するもので
ある。
【０００２】
【従来の技術】本発明者が検討したところによれば、た
とえば、絶縁膜などの薄膜形成法の１つとして、ＣＶＤ
技術にプラズマ化学を導入した高密度プラズマＣＶＤ法
がある。
とえば、絶縁膜などの薄膜形成法の１つとして、ＣＶＤ
技術にプラズマ化学を導入した高密度プラズマＣＶＤ法
がある。
【０００３】この高密度プラズマＣＶＤは、数ｍｔｏｒ
ｒの低圧下で、電子密度１０11ｃｍ-3程度の高密度のプ
ラズマを生成し、半導体ウエハに高周波バイアスを印加
することにより成膜とスパッタエッチとを同時に行って
いる。
ｒの低圧下で、電子密度１０11ｃｍ-3程度の高密度のプ
ラズマを生成し、半導体ウエハに高周波バイアスを印加
することにより成膜とスパッタエッチとを同時に行って
いる。
【０００４】また、高密度プラズマＣＶＤでは、室温程
度の半導体ウエハを成膜室に搬送し、半導体ウエハ上に
形成されたアルミニウムなどの金属配線上に直接成膜を
行っている。
度の半導体ウエハを成膜室に搬送し、半導体ウエハ上に
形成されたアルミニウムなどの金属配線上に直接成膜を
行っている。
【０００５】なお、この種の半導体製造装置について詳
しく述べてある例としては、１９９４年３月１８日、産
業図書株式会社発行、長田義仁（著）「低温プラズマ材
料化学」Ｐ３５〜Ｐ４０があり、この文献にはプラズマ
ＣＶＤの装置構成および方法が記載されている。
しく述べてある例としては、１９９４年３月１８日、産
業図書株式会社発行、長田義仁（著）「低温プラズマ材
料化学」Ｐ３５〜Ｐ４０があり、この文献にはプラズマ
ＣＶＤの装置構成および方法が記載されている。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
な高密度プラズマＣＶＤによる成膜方法では、次のよう
な問題点があることが本発明者により見い出された。
な高密度プラズマＣＶＤによる成膜方法では、次のよう
な問題点があることが本発明者により見い出された。
【０００７】すなわち、高密度プラズマＣＶＤによる成
膜中に高密度プラズマにより半導体ウエハが加熱されて
しまうので、半導体ウエハを載置するステージには冷却
機構が備え付けられ、半導体ウエハは冷却されながら成
膜が行われている。
膜中に高密度プラズマにより半導体ウエハが加熱されて
しまうので、半導体ウエハを載置するステージには冷却
機構が備え付けられ、半導体ウエハは冷却されながら成
膜が行われている。
【０００８】そのために、ステージには半導体ウエハを
加熱する加熱手段が設けられず、成膜初期には半導体ウ
エハは室温程度であり、その室温程度の半導体ウエハに
成膜を行うために反応が活性化せず、絶縁膜である酸化
珪素膜と金属配線との接着性が充分とならない恐れが生
じてしまう。
加熱する加熱手段が設けられず、成膜初期には半導体ウ
エハは室温程度であり、その室温程度の半導体ウエハに
成膜を行うために反応が活性化せず、絶縁膜である酸化
珪素膜と金属配線との接着性が充分とならない恐れが生
じてしまう。
【０００９】また、高密度プラズマにより半導体ウエハ
が加熱されることにより、半導体ウエハに熱応力および
膜応力が加わってしまい酸化珪素膜と金属配線とが剥離
する恐れもある。
が加熱されることにより、半導体ウエハに熱応力および
膜応力が加わってしまい酸化珪素膜と金属配線とが剥離
する恐れもある。
【００１０】それらにより、半導体ウエハの上層に応力
の大きい膜を堆積できないという問題、半導体装置製造
の歩留まりの低下を招いてしまうという問題がある。
の大きい膜を堆積できないという問題、半導体装置製造
の歩留まりの低下を招いてしまうという問題がある。
【００１１】本発明の目的は、高密度プラズマＣＶＤに
より形成される絶縁膜と半導体ウエハに形成されている
金属膜配線との接着を確実に行うことのできる半導体装
置の製造方法およびそれに用いる半導体製造装置を提供
することにある。
より形成される絶縁膜と半導体ウエハに形成されている
金属膜配線との接着を確実に行うことのできる半導体装
置の製造方法およびそれに用いる半導体製造装置を提供
することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明の半導体装置の製造方法
は、半導体ウエハに形成された金属膜配線の表面をエッ
チングした後に高密度プラズマＣＶＤにより絶縁膜を形
成するものである。
は、半導体ウエハに形成された金属膜配線の表面をエッ
チングした後に高密度プラズマＣＶＤにより絶縁膜を形
成するものである。
【００１５】それにより、エッチングした金属配線膜の
表面に絶縁膜を形成することにより、絶縁膜の形成初期
に金属配線膜の表面が酸化され接着層となって金属配線
膜と絶縁膜との接着性を大幅に向上させることができ
る。
表面に絶縁膜を形成することにより、絶縁膜の形成初期
に金属配線膜の表面が酸化され接着層となって金属配線
膜と絶縁膜との接着性を大幅に向上させることができ
る。
【００１６】また、本発明の半導体装置の製造方法は、
前記金属膜配線の表面のエッチングを高密度プラズマＣ
ＶＤにより絶縁膜を形成する反応室内で行うものであ
る。
前記金属膜配線の表面のエッチングを高密度プラズマＣ
ＶＤにより絶縁膜を形成する反応室内で行うものであ
る。
【００１７】それにより、短時間で容易に金属膜配線の
表面のエッチングを行うことができ、高密度プラズマＣ
ＶＤを行う装置だけで他の装置の追加が不要となる。
表面のエッチングを行うことができ、高密度プラズマＣ
ＶＤを行う装置だけで他の装置の追加が不要となる。
【００１８】さらに、本発明の半導体装置の製造方法
は、前記反応室内で行われる金属膜配線の表面のエッチ
ングが不活性ガスを用いたイオンスパッタにより行うも
のである。
は、前記反応室内で行われる金属膜配線の表面のエッチ
ングが不活性ガスを用いたイオンスパッタにより行うも
のである。
【００１９】それにより、高密度プラズマＣＶＤを行う
時のキャリアガスを用いて行うことができるので、金属
膜配線の表面のエッチングを容易に低コストで行うこと
ができる。
時のキャリアガスを用いて行うことができるので、金属
膜配線の表面のエッチングを容易に低コストで行うこと
ができる。
【００２０】また、本発明の半導体装置の製造方法は、
半導体ウエハに形成された絶縁膜の形成前に該半導体ウ
エハを真空中で予備加熱を行うものである。
半導体ウエハに形成された絶縁膜の形成前に該半導体ウ
エハを真空中で予備加熱を行うものである。
【００２１】それにより、半導体ウエハにおける金属配
線膜は、熱エネルギーを持った活性な状態から成膜を行
うことによって金属配線膜の表面と絶縁膜との界面の接
着性を向上させることができる。
線膜は、熱エネルギーを持った活性な状態から成膜を行
うことによって金属配線膜の表面と絶縁膜との界面の接
着性を向上させることができる。
【００２２】さらに、本発明の半導体装置の製造方法
は、半導体ウエハに形成された絶縁膜の形成前に該半導
体ウエハを水素ガスまたは不活性ガスの雰囲気中での予
備加熱を行うものである。
は、半導体ウエハに形成された絶縁膜の形成前に該半導
体ウエハを水素ガスまたは不活性ガスの雰囲気中での予
備加熱を行うものである。
【００２３】それにより、金属配線膜の表面が活性化さ
れて改質し、成膜時に接着層となる界面が形成されやす
くなり、表面が接着層となって絶縁膜と金属配線膜との
接着性を大幅に向上させることができる。
れて改質し、成膜時に接着層となる界面が形成されやす
くなり、表面が接着層となって絶縁膜と金属配線膜との
接着性を大幅に向上させることができる。
【００２４】また、本発明の半導体製造装置は、高密度
プラズマＣＶＤにより絶縁膜を形成する反応室の近傍に
半導体ウエハを予備加熱する予備加熱室を設けたもので
ある。
プラズマＣＶＤにより絶縁膜を形成する反応室の近傍に
半導体ウエハを予備加熱する予備加熱室を設けたもので
ある。
【００２５】それにより、半導体ウエハの予備加熱後、
直ちに高密度プラズマＣＶＤにより絶縁膜の形成を行う
ことができる。
直ちに高密度プラズマＣＶＤにより絶縁膜の形成を行う
ことができる。
【００２６】以上のことにより、金属配線膜と高密度プ
ラズマＣＶＤにより形成された絶縁膜との接着性が大幅
に向上するので、半導体装置製造の歩留まりを向上させ
ることができる。
ラズマＣＶＤにより形成された絶縁膜との接着性が大幅
に向上するので、半導体装置製造の歩留まりを向上させ
ることができる。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００２８】（実施の形態１）図１は、本発明の実施の
形態１による絶縁膜の形成後の半導体装置の断面図、図
２，図３は、本発明の実施の形態１による絶縁膜の形成
工程におけるプロセス説明図、図４は、本発明の実施の
形態１による高密度プラズマＣＶＤ装置の構成図、図５
は、本発明の実施の形態１による高密度プラズマＣＶＤ
による絶縁膜の形成工程におけるプロセスフローチャー
ト図である。
形態１による絶縁膜の形成後の半導体装置の断面図、図
２，図３は、本発明の実施の形態１による絶縁膜の形成
工程におけるプロセス説明図、図４は、本発明の実施の
形態１による高密度プラズマＣＶＤ装置の構成図、図５
は、本発明の実施の形態１による高密度プラズマＣＶＤ
による絶縁膜の形成工程におけるプロセスフローチャー
ト図である。
【００２９】本実施の形態１において、半導体装置が形
成される半導体ウエハ１には、図１に示すように、前工
程により、たとえば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴなどの
各種の半導体素子が形成されており、それらの半導体素
子上にタングステンなどにより第１配線層である配線
（金属膜配線）２が形成されている。
成される半導体ウエハ１には、図１に示すように、前工
程により、たとえば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴなどの
各種の半導体素子が形成されており、それらの半導体素
子上にタングステンなどにより第１配線層である配線
（金属膜配線）２が形成されている。
【００３０】また、配線２は、アルミニウム、アルミニ
ウム合金、窒化チタニウムあるいはそれらの積層膜など
配線２が形成される材料であればよい。
ウム合金、窒化チタニウムあるいはそれらの積層膜など
配線２が形成される材料であればよい。
【００３１】次に、図１に示したＭＯＳトランジスタＴ
はＮ形のＭＯＳトランジスタであり、半導体ウエハ１に
形成されたＰ−ＷＥＬＬ３内の所定の位置にリンなどが
導入された半導体領域である拡散層４，４ａが形成され
ている。
はＮ形のＭＯＳトランジスタであり、半導体ウエハ１に
形成されたＰ−ＷＥＬＬ３内の所定の位置にリンなどが
導入された半導体領域である拡散層４，４ａが形成され
ている。
【００３２】そして、これら拡散層４，４ａの間に位置
するチャネル部分の上方には、二酸化シリコンなどから
なる絶縁膜５を介してポリシリコンなどのゲート電極６
が形成され、このゲート電極６の上部には、キャップ絶
縁膜７が形成されている。
するチャネル部分の上方には、二酸化シリコンなどから
なる絶縁膜５を介してポリシリコンなどのゲート電極６
が形成され、このゲート電極６の上部には、キャップ絶
縁膜７が形成されている。
【００３３】また、拡散層４の上部には、前述した配線
２が形成され、この拡散層４と配線２とは所定の接続孔
によって接続が行われており、その他の部分には二酸化
シリコンなどからなる絶縁膜８が形成されている。
２が形成され、この拡散層４と配線２とは所定の接続孔
によって接続が行われており、その他の部分には二酸化
シリコンなどからなる絶縁膜８が形成されている。
【００３４】さらに、形成されたＭＯＳトランジスタＴ
の端部には、素子間を分離するためのフィールド絶縁膜
９が形成されており、そのフィールド絶縁膜９の下部に
は、隣接する素子を電気的に絶縁する二酸化シリコンな
どからなるチャネルストッパ１０が、たとえば、ＬＯＣ
ＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌ
ｉｃｏｎ）法などにより形成されている。
の端部には、素子間を分離するためのフィールド絶縁膜
９が形成されており、そのフィールド絶縁膜９の下部に
は、隣接する素子を電気的に絶縁する二酸化シリコンな
どからなるチャネルストッパ１０が、たとえば、ＬＯＣ
ＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌ
ｉｃｏｎ）法などにより形成されている。
【００３５】そして、ＭＯＳトランジスタＴなどの各種
の半導体素子ならびに配線２などの第１配線層が形成さ
れた半導体ウエハ１は、たとえば、酸化珪素膜などの絶
縁膜１１が形成される。
の半導体素子ならびに配線２などの第１配線層が形成さ
れた半導体ウエハ１は、たとえば、酸化珪素膜などの絶
縁膜１１が形成される。
【００３６】また、絶縁膜である絶縁膜１１を形成する
高密度プラズマＣＶＤ装置（半導体製造装置）１２は、
誘導結合方式、ヘリコン波方式あるいはＥＣＲ（Ｅｌｅ
ｓｔｒｉｃ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃ
ｅ）方式のいずれかを用いて高密度プラズマの生成を行
い、図４に示すように、半導体ウエハ（図１）の搬出搬
送部となるロードロックチャンバ１３、ロードロックチ
ャンバ１３に搬送された半導体ウエハ１の搬送を行う搬
送室１４ならびに成膜を行う成膜室（反応室）１５など
により構成されている。
高密度プラズマＣＶＤ装置（半導体製造装置）１２は、
誘導結合方式、ヘリコン波方式あるいはＥＣＲ（Ｅｌｅ
ｓｔｒｉｃ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃ
ｅ）方式のいずれかを用いて高密度プラズマの生成を行
い、図４に示すように、半導体ウエハ（図１）の搬出搬
送部となるロードロックチャンバ１３、ロードロックチ
ャンバ１３に搬送された半導体ウエハ１の搬送を行う搬
送室１４ならびに成膜を行う成膜室（反応室）１５など
により構成されている。
【００３７】次に、本実施の形態の作用について、図１
〜図３のプロセス説明図、図４の高密度プラズマＣＶＤ
装置１２の構成図および図５のプロセスフローチャート
図を用いて説明する。
〜図３のプロセス説明図、図４の高密度プラズマＣＶＤ
装置１２の構成図および図５のプロセスフローチャート
図を用いて説明する。
【００３８】まず、図２に示すＭＯＳトランジスタＴな
どの各種の半導体素子ならびに配線２などの第１配線層
が形成された半導体ウエハ１は、ロードロックチャンバ
１３に搬入され、搬送室１４に設けられた搬送機構によ
り高密度プラズマＣＶＤ装置１２に設けられた成膜室１
５に搬送が行われる（ステップＳ１０１）。
どの各種の半導体素子ならびに配線２などの第１配線層
が形成された半導体ウエハ１は、ロードロックチャンバ
１３に搬入され、搬送室１４に設けられた搬送機構によ
り高密度プラズマＣＶＤ装置１２に設けられた成膜室１
５に搬送が行われる（ステップＳ１０１）。
【００３９】そして、半導体ウエハ１が成膜室１５に所
定の位置に搬送され、高密度プラズマＣＶＤ装置１２に
設けられた真空ポンプによって成膜室１５を数ｍｔｏｒ
ｒ程度の低圧力になるまで真空引きする（ステップＳ１
０２）。
定の位置に搬送され、高密度プラズマＣＶＤ装置１２に
設けられた真空ポンプによって成膜室１５を数ｍｔｏｒ
ｒ程度の低圧力になるまで真空引きする（ステップＳ１
０２）。
【００４０】その後、たとえば、アルゴンガスを成膜室
１５内に導入し、半導体ウエハ１にＲＦ（Ｒａｄｉｏ
Ｆｒｅｑｕｅｎｃｙ）電源により電源バイアスを印加し
て電子密度１０11ｃｍ-3程度の高密度なプラズマを生成
し、そのプラズマによって半導体ウエハ１の表面２ａに
イオンを打ち込むアルゴンスパッタエッチを行い（ステ
ップＳ１０３）、図２に示す第１配線層における配線２
の表面２ａをエッチングする。
１５内に導入し、半導体ウエハ１にＲＦ（Ｒａｄｉｏ
Ｆｒｅｑｕｅｎｃｙ）電源により電源バイアスを印加し
て電子密度１０11ｃｍ-3程度の高密度なプラズマを生成
し、そのプラズマによって半導体ウエハ１の表面２ａに
イオンを打ち込むアルゴンスパッタエッチを行い（ステ
ップＳ１０３）、図２に示す第１配線層における配線２
の表面２ａをエッチングする。
【００４１】この配線２のエッチングは、配線２の表面
２ａが２００オングストローム程度にエッチングされる
まで行い、配線２の表面２ａを活性化、すなわち、配線
２の酸化された表面を取り除く。
２ａが２００オングストローム程度にエッチングされる
まで行い、配線２の表面２ａを活性化、すなわち、配線
２の酸化された表面を取り除く。
【００４２】そして、エッチングにより酸化された表面
２ａが取り除かれ、図３に示すように、配線２の活性化
された表面２ｂが露出することになる。
２ａが取り除かれ、図３に示すように、配線２の活性化
された表面２ｂが露出することになる。
【００４３】次に、配線２のエッチングが終了すると、
高密度プラズマＣＶＤ装置１２の反応室１５にアルゴン
ガスと伴にシランガスおよび酸素ガスを導入し（ステッ
プＳ１０４）、再度ＲＦ電源により電源バイアスを行
い、電子密度１０11ｃｍ-3程度の高密度なプラズマを生
成して高密度プラズマＣＶＤによる成膜を行い（ステッ
プＳ１０５）、図１に示すように、配線２の表面２ｂに
絶縁膜１１の形成を行う。
高密度プラズマＣＶＤ装置１２の反応室１５にアルゴン
ガスと伴にシランガスおよび酸素ガスを導入し（ステッ
プＳ１０４）、再度ＲＦ電源により電源バイアスを行
い、電子密度１０11ｃｍ-3程度の高密度なプラズマを生
成して高密度プラズマＣＶＤによる成膜を行い（ステッ
プＳ１０５）、図１に示すように、配線２の表面２ｂに
絶縁膜１１の形成を行う。
【００４４】よって、絶縁膜１１は、配線２の表面２ａ
をエッチングすることにより露出した表面２ｂ上に形成
されることになる。
をエッチングすることにより露出した表面２ｂ上に形成
されることになる。
【００４５】それにより、本実施に形態１によれば、絶
縁膜１１の成膜初期に配線２の表面２ｂが酸化されるの
で、その酸化された表面２ｂが接着層となって絶縁膜１
１と配線２との接着性を大幅に向上させることができ
る。
縁膜１１の成膜初期に配線２の表面２ｂが酸化されるの
で、その酸化された表面２ｂが接着層となって絶縁膜１
１と配線２との接着性を大幅に向上させることができ
る。
【００４６】（実施の形態２）図６は、本発明の実施の
形態２による高密度プラズマＣＶＤ装置の構成図、図
７，図８は、本発明の実施の形態２による絶縁膜の形成
工程におけるプロセス説明図、図９は、本発明の実施の
形態２による高密度プラズマＣＶＤによる絶縁膜の形成
工程におけるプロセスフローチャート図である。
形態２による高密度プラズマＣＶＤ装置の構成図、図
７，図８は、本発明の実施の形態２による絶縁膜の形成
工程におけるプロセス説明図、図９は、本発明の実施の
形態２による高密度プラズマＣＶＤによる絶縁膜の形成
工程におけるプロセスフローチャート図である。
【００４７】本実施の形態２においては、図６に示すよ
うに、高密度プラズマＣＶＤ装置１２ａに半導体ウエハ
１を加熱する加熱室（予備加熱室）１６が搬送室１４と
隣接して設けられている。
うに、高密度プラズマＣＶＤ装置１２ａに半導体ウエハ
１を加熱する加熱室（予備加熱室）１６が搬送室１４と
隣接して設けられている。
【００４８】この高密度プラズマＣＶＤ装置１２ａにお
けるプロセスフローを図７，図８のプロセス説明図およ
び図９のプロセスフローチャート図を用いて説明する。
けるプロセスフローを図７，図８のプロセス説明図およ
び図９のプロセスフローチャート図を用いて説明する。
【００４９】まず、図７に示すＭＯＳトランジスタＴな
どの各種の半導体素子ならびに配線２などの第１配線層
が形成された半導体ウエハ１は、ロードロックチャンバ
１３に搬入され、搬送室１４に設けられた搬送機構によ
り高密度プラズマＣＶＤ装置１２ａに設けられた加熱室
１６に搬送が行われる（ステップＳ２０１）。
どの各種の半導体素子ならびに配線２などの第１配線層
が形成された半導体ウエハ１は、ロードロックチャンバ
１３に搬入され、搬送室１４に設けられた搬送機構によ
り高密度プラズマＣＶＤ装置１２ａに設けられた加熱室
１６に搬送が行われる（ステップＳ２０１）。
【００５０】また、この加熱室１６内は、３００℃〜３
５０℃程度に加熱されており、真空ポンプによって所定
の真空度まで真空引きされている。さらに、加熱室に
は、窒素ガス、アルゴンガスなどの不活性ガスまたは水
素ガスなどのアニールガスが導入されている。
５０℃程度に加熱されており、真空ポンプによって所定
の真空度まで真空引きされている。さらに、加熱室に
は、窒素ガス、アルゴンガスなどの不活性ガスまたは水
素ガスなどのアニールガスが導入されている。
【００５１】そして、加熱室１６に搬送された半導体ウ
エハ１は、所定濃度のアニールガス中で前述した３００
℃〜３５０℃程度の温度となるまで加熱され（ステップ
Ｓ２０２）、配線２の表面２ａをアニーリングにより活
性化する。
エハ１は、所定濃度のアニールガス中で前述した３００
℃〜３５０℃程度の温度となるまで加熱され（ステップ
Ｓ２０２）、配線２の表面２ａをアニーリングにより活
性化する。
【００５２】その後、表面２ａが活性化された半導体ウ
エハ１は、再び搬送室１４の搬送機構により数ｍｔｏｒ
ｒ程度の低圧力となった成膜室１５に搬送される（ステ
ップＳ２０３）。
エハ１は、再び搬送室１４の搬送機構により数ｍｔｏｒ
ｒ程度の低圧力となった成膜室１５に搬送される（ステ
ップＳ２０３）。
【００５３】次に、高密度プラズマＣＶＤ装置１２ａの
反応室１５にアルゴンガスと伴にシランガスおよび酸素
ガスを導入し（ステップＳ２０４）、ＲＦ電源により電
源バイアスを行い、電子密度１０11ｃｍ-3程度の高密度
なプラズマを生成して高密度プラズマＣＶＤによる成膜
を行い（ステップＳ２０５）、図８に示すように、たと
えば、酸化珪素膜などの絶縁膜１１の形成を行う。
反応室１５にアルゴンガスと伴にシランガスおよび酸素
ガスを導入し（ステップＳ２０４）、ＲＦ電源により電
源バイアスを行い、電子密度１０11ｃｍ-3程度の高密度
なプラズマを生成して高密度プラズマＣＶＤによる成膜
を行い（ステップＳ２０５）、図８に示すように、たと
えば、酸化珪素膜などの絶縁膜１１の形成を行う。
【００５４】よって、半導体ウエハ１における配線２
は、熱エネルギーを持った活性な状態となっており、こ
の状態から成膜を行うことによって配線２の表面２ａと
絶縁膜１１との界面に中間層が形成され、接着性が向上
することになる。
は、熱エネルギーを持った活性な状態となっており、こ
の状態から成膜を行うことによって配線２の表面２ａと
絶縁膜１１との界面に中間層が形成され、接着性が向上
することになる。
【００５５】また、配線２の表面２ａを不活性ガスまた
は水素ガスの雰囲気中でアニーリングして活性化させる
ことにより、配線２の表面２ａを改質し、高密度プラズ
マＣＶＤ装置１２ａの成膜時に接着層となる界面が形成
されやすい状態とすることができる。
は水素ガスの雰囲気中でアニーリングして活性化させる
ことにより、配線２の表面２ａを改質し、高密度プラズ
マＣＶＤ装置１２ａの成膜時に接着層となる界面が形成
されやすい状態とすることができる。
【００５６】それにより、本実施に形態２では、半導体
ウエハ１を加熱室１６において不活性ガスまたは水素ガ
スの雰囲気中でアニーリングすることにより、より接着
層が形成されやすい状態となり、表面２ａが接着層とな
って絶縁膜１１と配線２との接着性を大幅に向上させる
ことができる。
ウエハ１を加熱室１６において不活性ガスまたは水素ガ
スの雰囲気中でアニーリングすることにより、より接着
層が形成されやすい状態となり、表面２ａが接着層とな
って絶縁膜１１と配線２との接着性を大幅に向上させる
ことができる。
【００５７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００５８】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５９】（１）本発明によれば、金属配線膜の表面
をエッチングした後に絶縁膜を形成することにより、金
属配線膜と絶縁膜との接着性を大幅に向上させることが
できる。
をエッチングした後に絶縁膜を形成することにより、金
属配線膜と絶縁膜との接着性を大幅に向上させることが
できる。
【００６０】（２）また、本発明では、金属膜配線の表
面のエッチングを高密度プラズマＣＶＤにより絶縁膜を
形成する反応室内で行うことにより、簡単な装置構成で
短時間で容易に金属膜配線の表面のエッチングを行うこ
とができる。
面のエッチングを高密度プラズマＣＶＤにより絶縁膜を
形成する反応室内で行うことにより、簡単な装置構成で
短時間で容易に金属膜配線の表面のエッチングを行うこ
とができる。
【００６１】（３）さらに、本発明においては、半導体
ウエハに形成された絶縁膜の形成前に真空中または水素
ガス、不活性ガスの雰囲気中で予備加熱することによ
り、配線の表面と絶縁膜との界面の接着性を向上させる
ことができる。
ウエハに形成された絶縁膜の形成前に真空中または水素
ガス、不活性ガスの雰囲気中で予備加熱することによ
り、配線の表面と絶縁膜との界面の接着性を向上させる
ことができる。
【００６２】（４）また、本発明によれば、上記（１）
〜（３）により、金属配線膜と高密度プラズマＣＶＤに
より形成された絶縁膜との接着性が大幅に向上するの
で、半導体装置製造の歩留まりを向上させることができ
る。
〜（３）により、金属配線膜と高密度プラズマＣＶＤに
より形成された絶縁膜との接着性が大幅に向上するの
で、半導体装置製造の歩留まりを向上させることができ
る。
【図１】本発明の実施の形態１による絶縁膜の形成後の
半導体装置の断面図である。
半導体装置の断面図である。
【図２】本発明の実施の形態１による絶縁膜の形成工程
におけるプロセス説明図である。
におけるプロセス説明図である。
【図３】本発明の実施の形態１による絶縁膜の形成工程
におけるプロセス説明図である。
におけるプロセス説明図である。
【図４】本発明の実施の形態１による高密度プラズマＣ
ＶＤ装置の構成図である。
ＶＤ装置の構成図である。
【図５】本発明の実施の形態１による高密度プラズマＣ
ＶＤによる絶縁膜の形成工程におけるプロセスフローチ
ャート図である。
ＶＤによる絶縁膜の形成工程におけるプロセスフローチ
ャート図である。
【図６】本発明の実施の形態２による高密度プラズマＣ
ＶＤ装置の構成図である。
ＶＤ装置の構成図である。
【図７】本発明の実施の形態２による絶縁膜の形成工程
におけるプロセス説明図である。
におけるプロセス説明図である。
【図８】本発明の実施の形態２による絶縁膜の形成工程
におけるプロセス説明図である。
におけるプロセス説明図である。
【図９】本発明の実施の形態２による高密度プラズマＣ
ＶＤによる絶縁膜の形成工程におけるプロセスフローチ
ャート図である。
ＶＤによる絶縁膜の形成工程におけるプロセスフローチ
ャート図である。
１ 半導体ウエハ ２ 配線（金属膜配線） ２ａ 表面 ２ｂ 表面 ３ Ｐ−ＷＥＬＬ ４ 拡散層 ４ａ 拡散層 ５ 絶縁膜 ６ ゲート電極 ７ キャップ絶縁膜 ８ 絶縁膜 ９ フィールド絶縁膜 １０ チャネルストッパ １１ 絶縁膜 １２ 高密度プラズマＣＶＤ装置（半導体製造装置） １２ａ 高密度プラズマＣＶＤ装置（半導体製造装置） １３ ロードロックチャンバ １４ 搬送室 １５ 成膜室（反応室） １６ 加熱室（予備加熱室） Ｔ ＭＯＳトランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｈ０１Ｌ 21/31 Ｃ 21/316 21/316 Ｘ 21/31 21/95
Claims (6)
- 【請求項１】 金属膜配線が形成された半導体ウエハに
高密度プラズマＣＶＤにより絶縁膜を形成する半導体装
置の製造方法であって、前記金属膜配線の表面をエッチ
ングした直後に前記絶縁膜を形成することを特徴とする
半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記金属膜配線の表面のエッチングを高密度プ
ラズマＣＶＤにより絶縁膜を形成する反応室内により行
うことを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、前記反応室内で行われる前記金属膜配線の表面
のエッチングが不活性ガスを用いたイオンスパッタであ
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 金属膜配線が形成された半導体ウエハに
高密度プラズマＣＶＤにより絶縁膜を形成する半導体装
置の製造方法であって、前記絶縁膜の形成前に前記半導
体ウエハを真空中での予備加熱を行うことを特徴とする
半導体装置の製造方法。 - 【請求項５】 金属膜配線が形成された半導体ウエハに
高密度プラズマＣＶＤにより絶縁膜を形成する半導体装
置の製造方法であって、前記絶縁膜の形成前に前記半導
体ウエハを水素ガスまたは不活性ガスの雰囲気中で予備
加熱を行うことを特徴とする半導体装置の製造方法。 - 【請求項６】 金属膜配線が形成された半導体ウエハに
高密度プラズマＣＶＤにより絶縁膜を形成する半導体製
造装置であって、高密度プラズマＣＶＤにより絶縁膜を
形成する反応室の近傍に前記半導体ウエハを予備加熱す
る予備加熱室を設けたことを特徴とする半導体製造装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018096A JPH09246377A (ja) | 1996-03-07 | 1996-03-07 | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018096A JPH09246377A (ja) | 1996-03-07 | 1996-03-07 | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246377A true JPH09246377A (ja) | 1997-09-19 |
Family
ID=12852006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5018096A Pending JPH09246377A (ja) | 1996-03-07 | 1996-03-07 | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246377A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1077480A1 (en) * | 1999-08-17 | 2001-02-21 | Applied Materials, Inc. | Method and apparatus to enchance properties of Si-O-C low K films |
| US6602806B1 (en) | 1999-08-17 | 2003-08-05 | Applied Materials, Inc. | Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film |
-
1996
- 1996-03-07 JP JP5018096A patent/JPH09246377A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1077480A1 (en) * | 1999-08-17 | 2001-02-21 | Applied Materials, Inc. | Method and apparatus to enchance properties of Si-O-C low K films |
| US6602806B1 (en) | 1999-08-17 | 2003-08-05 | Applied Materials, Inc. | Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film |
| US6635575B1 (en) | 1999-08-17 | 2003-10-21 | Applied Materials, Inc. | Methods and apparatus to enhance properties of Si-O-C low K films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413987B2 (en) | Method for manufacturing a semiconductor device | |
| JP2997328B2 (ja) | シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 | |
| US4923822A (en) | Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US6713392B1 (en) | Nitrogen oxide plasma treatment for reduced nickel silicide bridging | |
| EP0849777A2 (en) | Method of manufacturing a gate electrode | |
| US6051281A (en) | Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination | |
| JP2007311540A (ja) | 半導体装置の製造方法 | |
| JPH02230739A (ja) | 耐火金属の付着方法 | |
| US6235618B1 (en) | Method for forming nanometer-sized silicon quantum dots | |
| US6162717A (en) | Method of manufacturing MOS gate utilizing a nitridation reaction | |
| US20030132521A1 (en) | Method for electrical interconnection employing salicide bridge | |
| JPH09246377A (ja) | 半導体装置の製造方法およびそれに用いる半導体製造装置 | |
| US6545370B1 (en) | Composite silicon nitride sidewall spacers for reduced nickel silicide bridging | |
| JP4366805B2 (ja) | 埋め込み方法 | |
| JPH10144625A (ja) | 半導体装置の製造方法 | |
| US6537621B1 (en) | Method of forming a titanium film and a barrier film on a surface of a substrate through lamination | |
| JP4749654B2 (ja) | ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ | |
| JPH09260366A (ja) | 半導体装置の製造方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| US6399494B1 (en) | Method of making a semiconductor device | |
| JP3327994B2 (ja) | 半導体装置の製造方法 | |
| JPH04368125A (ja) | 半導体装置及びその製造方法 | |
| US20240071984A1 (en) | Next generation bonding layer for 3d heterogeneous integration | |
| EP0292042B1 (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition |