JPH09199431A - 薄膜形成方法および薄膜形成装置 - Google Patents
薄膜形成方法および薄膜形成装置Info
- Publication number
- JPH09199431A JPH09199431A JP8023288A JP2328896A JPH09199431A JP H09199431 A JPH09199431 A JP H09199431A JP 8023288 A JP8023288 A JP 8023288A JP 2328896 A JP2328896 A JP 2328896A JP H09199431 A JPH09199431 A JP H09199431A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- cathode electrode
- surface area
- discharge space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 53
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 19
- 239000002994 raw material Substances 0.000 claims description 7
- 238000005513 bias potential Methods 0.000 claims 6
- 230000007547 defect Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 42
- 230000000052 comparative effect Effects 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 26
- 238000000151 deposition Methods 0.000 description 15
- 230000008021 deposition Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000000354 decomposition reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000013081 microcrystal Substances 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32541—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32733—Means for moving the material to be treated
- H01J37/32752—Means for moving the material to be treated for moving the material across the discharge
- H01J37/32761—Continuous moving
- H01J37/3277—Continuous moving of continuous material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
- H01L31/204—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table including AIVBIV alloys, e.g. SiGe, SiC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Photovoltaic Devices (AREA)
- Photoreceptors In Electrophotography (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】本発明の課題は、連続して移動する帯状部材上
に、大面積にわたって、高い光電変換効率及び高品質で
優れた均一性を有し、より再現性高く欠陥の少ない光起
電力素子を大量に作成することのできる薄膜形成方法及
び薄膜形成装置を提供することにある。 【解決手段】本発明は、上記課題を解決するため原料ガ
スを放電空間内へ導入し、電力を印加して前記原料ガス
をプラズマ放電により分解することによって薄膜を形成
する薄膜形成方法または装置において、前記放電空間に
配された電力印加電極の表面積が、接地された電極全体
の放電空間における表面積よりも大きく、前記プラズマ
放電の生起時における前記電力印加電極の自己バイアス
としての電位を、接地電極に対して正電位にするするよ
うにしたことを特徴とすものである。
に、大面積にわたって、高い光電変換効率及び高品質で
優れた均一性を有し、より再現性高く欠陥の少ない光起
電力素子を大量に作成することのできる薄膜形成方法及
び薄膜形成装置を提供することにある。 【解決手段】本発明は、上記課題を解決するため原料ガ
スを放電空間内へ導入し、電力を印加して前記原料ガス
をプラズマ放電により分解することによって薄膜を形成
する薄膜形成方法または装置において、前記放電空間に
配された電力印加電極の表面積が、接地された電極全体
の放電空間における表面積よりも大きく、前記プラズマ
放電の生起時における前記電力印加電極の自己バイアス
としての電位を、接地電極に対して正電位にするするよ
うにしたことを特徴とすものである。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜を連続的に形成
する薄膜形成方法および薄膜形成装置に関し、例えば、
アモルファスシリコンやアモルファスシリコン合金を用
いた太陽電池等の光起電力素子を大量生産する方法およ
び装置に関するものである。
する薄膜形成方法および薄膜形成装置に関し、例えば、
アモルファスシリコンやアモルファスシリコン合金を用
いた太陽電池等の光起電力素子を大量生産する方法およ
び装置に関するものである。
【０００２】
【従来の技術】基板上に光起電力素子等に用いる半導体
機能性堆積膜の薄膜を連続的に形成する方法として、各
種半導体層を形成するための独立した成膜室を設け、こ
れらの各成膜室はゲートバルブを介したロードロック方
式にて連結され、基板を各成膜室へ順次移動して各種半
導体層を形成する方法が知られている。量産性を著しく
向上させる方法としては、米国特許第４，４００，４０
９号明細書には、ロール・ツー・ロール（Ｒｏｌｌ ｔ
ｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法が
開示されている。この方法によれば、長尺の帯状部材を
基板として、複数のグロー放電領域において必要とされ
る導電型の半導体層を堆積形成しつつ、基板をその長手
方向に連続的に搬送することによって、半導体接合を有
する素子を連続形成することができるとされている。
機能性堆積膜の薄膜を連続的に形成する方法として、各
種半導体層を形成するための独立した成膜室を設け、こ
れらの各成膜室はゲートバルブを介したロードロック方
式にて連結され、基板を各成膜室へ順次移動して各種半
導体層を形成する方法が知られている。量産性を著しく
向上させる方法としては、米国特許第４，４００，４０
９号明細書には、ロール・ツー・ロール（Ｒｏｌｌ ｔ
ｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法が
開示されている。この方法によれば、長尺の帯状部材を
基板として、複数のグロー放電領域において必要とされ
る導電型の半導体層を堆積形成しつつ、基板をその長手
方向に連続的に搬送することによって、半導体接合を有
する素子を連続形成することができるとされている。
【０００３】
【発明が解決しようとする課題】しかしながら、数百メ
ートルにもおよぶ帯状基板上に半導体層を形成するには
数時間におよぶ成膜時間を要し、均一で再現性が良い放
電状態を維持制御し半導体層を形成する必要がある。長
尺の帯状部基板の始端から終端までの全体にわたって、
さらに高品位で均一な半導体堆積膜を連続的にかつ収率
良く形成する手法が必要である。さらに、光起電力素子
のｐ型半導体層またはｎ型半導体層については、例えば
アモルファスシリコン等の薄膜半導体を用いる場合、ホ
スフィン（ＰＨ3）ジボラン（Ｂ2Ｈ6）等のドーパント
となる元素を含む原料ガスを主原料ガスであるシラン等
に混合してグロー放電分解することにより所望の導電型
を有する半導体膜が得られるわけだが、とりわけ、ｐ型
半導体層またはｎ型半導体層を非単結晶薄膜であるマイ
クロクリスタルシリコン薄膜で実現するためには、本質
的に膜形成条件依存性が非常に大きく膜形成条件の少し
のふれ（ずれ）に対して非常に敏感であることから、な
んらかの原因でマイクロクリスタルシリコンの形成最適
条件からはずれると、たちまちアモルファスなシリコン
薄膜になってしまうという物性的な特徴がある。これ
は、アモルファスなシリコンの形成最適条件とマイクロ
クリスタルシリコンの形成最適条件との境目が急峻（ク
リティカル）に変化するためである。マイクロクリスタ
ルなｐ型半導体層またはｎ型半導体層を形成するための
従来技術としては、材料ガスとなるシラン（ＳｉＨ4）
等にドーパントとしてホスフィン（ＰＨ3）、ジボラン
（Ｂ2Ｈ6）等を混合し、さらに水素（Ｈ2）で大量希釈
（１０倍ないし１００倍以上）することや、高周波電力
を高く投入することなどが行われていたが、これとて十
分とは言えない方法であった。
ートルにもおよぶ帯状基板上に半導体層を形成するには
数時間におよぶ成膜時間を要し、均一で再現性が良い放
電状態を維持制御し半導体層を形成する必要がある。長
尺の帯状部基板の始端から終端までの全体にわたって、
さらに高品位で均一な半導体堆積膜を連続的にかつ収率
良く形成する手法が必要である。さらに、光起電力素子
のｐ型半導体層またはｎ型半導体層については、例えば
アモルファスシリコン等の薄膜半導体を用いる場合、ホ
スフィン（ＰＨ3）ジボラン（Ｂ2Ｈ6）等のドーパント
となる元素を含む原料ガスを主原料ガスであるシラン等
に混合してグロー放電分解することにより所望の導電型
を有する半導体膜が得られるわけだが、とりわけ、ｐ型
半導体層またはｎ型半導体層を非単結晶薄膜であるマイ
クロクリスタルシリコン薄膜で実現するためには、本質
的に膜形成条件依存性が非常に大きく膜形成条件の少し
のふれ（ずれ）に対して非常に敏感であることから、な
んらかの原因でマイクロクリスタルシリコンの形成最適
条件からはずれると、たちまちアモルファスなシリコン
薄膜になってしまうという物性的な特徴がある。これ
は、アモルファスなシリコンの形成最適条件とマイクロ
クリスタルシリコンの形成最適条件との境目が急峻（ク
リティカル）に変化するためである。マイクロクリスタ
ルなｐ型半導体層またはｎ型半導体層を形成するための
従来技術としては、材料ガスとなるシラン（ＳｉＨ4）
等にドーパントとしてホスフィン（ＰＨ3）、ジボラン
（Ｂ2Ｈ6）等を混合し、さらに水素（Ｈ2）で大量希釈
（１０倍ないし１００倍以上）することや、高周波電力
を高く投入することなどが行われていたが、これとて十
分とは言えない方法であった。
【０００４】また、これらの方法は、ガスを大量に消費
することや電力を大量に消費することになるため、コス
トダウンという観点から見ると非常に不利な方法でもあ
った。さらに、従来技術の典型的な放電容器内構造で
は、基板を含む接地されたアノード電極全体の面積は、
カソード電極の面積に比べて非常に大きくなっている場
合が多く、そのようなカソード電極では、投入される高
周波電力のほとんどはカソード電極近傍で消費されてし
まう結果、カソード電極近傍というある限られた部分の
みにおいて材料ガスの励起、分解反応が活発となり、薄
膜形成レートは高周波電力投入側すなわちカソード電極
近傍でのみ大きくなってしまい、たとえ高周波電力を大
きく投入していったとしても、アノード電極である基板
側への高周波電力は十分に大きく投入されることはな
く、所望のとおりの高い堆積速度でもってマイクロクリ
スタルな半導体薄膜を形成することが困難であり、まし
てや良質なマイクロクリスタルな半導体薄膜を得ること
は誠に困難なことであった。したがって、空間的にも時
間的にも均一でかつ再現性よくマイクロクリスタルシリ
コン薄膜を得るためには、長時間にわたってなお一層の
放電安定性、再現性、及び均一性を向上させた形成方法
および装置が要求される。さらに装置のスループットを
向上させ、コストダウンを測ろうとする場合、半導体薄
膜の品質を維持したまま、堆積速度を大きくすることが
可能である形成方法および装置が要求される。さらに、
ｐ型半導体層またはｎ型半導体層の基本特性は、電気
的、光学的に光起電力素子の特性を大きく左右し、特に
積層型光起電力素子においては、極めて良好なｐｎ接合
が必要とされるため、より高品位なｐ型半導体層または
ｎ型半導体層を再現性よく均一にかつ連続的に形成し得
るための方法および装置が要求される。
することや電力を大量に消費することになるため、コス
トダウンという観点から見ると非常に不利な方法でもあ
った。さらに、従来技術の典型的な放電容器内構造で
は、基板を含む接地されたアノード電極全体の面積は、
カソード電極の面積に比べて非常に大きくなっている場
合が多く、そのようなカソード電極では、投入される高
周波電力のほとんどはカソード電極近傍で消費されてし
まう結果、カソード電極近傍というある限られた部分の
みにおいて材料ガスの励起、分解反応が活発となり、薄
膜形成レートは高周波電力投入側すなわちカソード電極
近傍でのみ大きくなってしまい、たとえ高周波電力を大
きく投入していったとしても、アノード電極である基板
側への高周波電力は十分に大きく投入されることはな
く、所望のとおりの高い堆積速度でもってマイクロクリ
スタルな半導体薄膜を形成することが困難であり、まし
てや良質なマイクロクリスタルな半導体薄膜を得ること
は誠に困難なことであった。したがって、空間的にも時
間的にも均一でかつ再現性よくマイクロクリスタルシリ
コン薄膜を得るためには、長時間にわたってなお一層の
放電安定性、再現性、及び均一性を向上させた形成方法
および装置が要求される。さらに装置のスループットを
向上させ、コストダウンを測ろうとする場合、半導体薄
膜の品質を維持したまま、堆積速度を大きくすることが
可能である形成方法および装置が要求される。さらに、
ｐ型半導体層またはｎ型半導体層の基本特性は、電気
的、光学的に光起電力素子の特性を大きく左右し、特に
積層型光起電力素子においては、極めて良好なｐｎ接合
が必要とされるため、より高品位なｐ型半導体層または
ｎ型半導体層を再現性よく均一にかつ連続的に形成し得
るための方法および装置が要求される。
【０００５】そこで、本発明は、上述のごとき従来の光
起電力素子の作成方法における諸課題を解決して、連続
して移動する帯状部材上に、大面積にわたって、高い光
電変換効率及び高品質で優れた均一性を有し、より再現
性高く欠陥の少ない光起電力素子を大量に作成すること
のできる薄膜形成方法及び薄膜形成装置を提供するもの
である。
起電力素子の作成方法における諸課題を解決して、連続
して移動する帯状部材上に、大面積にわたって、高い光
電変換効率及び高品質で優れた均一性を有し、より再現
性高く欠陥の少ない光起電力素子を大量に作成すること
のできる薄膜形成方法及び薄膜形成装置を提供するもの
である。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するため、その薄膜形成方法及び薄膜形成装置を、つ
ぎのように構成したものである。すなわち、本発明の薄
膜形成方法は、原料ガスを放電空間内へ導入し、電力を
印加して前記原料ガスをプラズマ放電により分解するこ
とによって薄膜を形成する薄膜形成方法において、前記
放電空間に配された電力印加電極の表面積が、接地され
た電極全体の放電空間における表面積よりも大きく、前
記プラズマ放電の生起時における前記電力印加電極の自
己バイアスとしての電位を、接地電極に対して正電位に
することを特徴としている。また、本発明の方法におい
ては、特にｎ型非単結晶半導体薄膜またはｐ型非単結晶
半導体薄膜を上述の方法にて形成することを特徴とし、
また、その電力が高周波電力であることを特徴とする。
また、本発明の方法においては、前記接地された電極
が、連続的に移動する帯状部材を含むように構成するこ
とができる。さらに、本発明の薄膜形成装置は、帯状部
材を連続的に移動させて反応容器内を通過させ、該反応
容器の放電空間内へ導入された原料ガスに電力を印加
し、そのプラズマ放電により前記原料ガス分解すること
によって、前記帯状部材上に非単結晶半導体薄膜を形成
する非単結晶半導体薄膜形成装置において、前記放電空
間に配された電力印加電極の表面積が、接地された電極
全体の放電空間における表面積よりも大きい表面積を有
し、前記プラズマ放電の生起時における前記電力印加電
極の自己バイアスとしての電位が接地電極に対して正電
位となるように構成したことを特徴としている。そし
て、本発明の装置においては、ｎ型非単結晶半導体薄膜
またはｐ型非単結晶半導体薄膜を形成するように構成す
ることができ、前記電力印加電極の表面積は、該電力印
加電極表面積の接地された電極全体の放電空間における
表面積対する比率が、１より大きく設定されていること
を特徴としている。そして、本発明の装置においては、
前記接地された電極が、前記連続的に移動する帯状部材
を含むように構成することができる。
決するため、その薄膜形成方法及び薄膜形成装置を、つ
ぎのように構成したものである。すなわち、本発明の薄
膜形成方法は、原料ガスを放電空間内へ導入し、電力を
印加して前記原料ガスをプラズマ放電により分解するこ
とによって薄膜を形成する薄膜形成方法において、前記
放電空間に配された電力印加電極の表面積が、接地され
た電極全体の放電空間における表面積よりも大きく、前
記プラズマ放電の生起時における前記電力印加電極の自
己バイアスとしての電位を、接地電極に対して正電位に
することを特徴としている。また、本発明の方法におい
ては、特にｎ型非単結晶半導体薄膜またはｐ型非単結晶
半導体薄膜を上述の方法にて形成することを特徴とし、
また、その電力が高周波電力であることを特徴とする。
また、本発明の方法においては、前記接地された電極
が、連続的に移動する帯状部材を含むように構成するこ
とができる。さらに、本発明の薄膜形成装置は、帯状部
材を連続的に移動させて反応容器内を通過させ、該反応
容器の放電空間内へ導入された原料ガスに電力を印加
し、そのプラズマ放電により前記原料ガス分解すること
によって、前記帯状部材上に非単結晶半導体薄膜を形成
する非単結晶半導体薄膜形成装置において、前記放電空
間に配された電力印加電極の表面積が、接地された電極
全体の放電空間における表面積よりも大きい表面積を有
し、前記プラズマ放電の生起時における前記電力印加電
極の自己バイアスとしての電位が接地電極に対して正電
位となるように構成したことを特徴としている。そし
て、本発明の装置においては、ｎ型非単結晶半導体薄膜
またはｐ型非単結晶半導体薄膜を形成するように構成す
ることができ、前記電力印加電極の表面積は、該電力印
加電極表面積の接地された電極全体の放電空間における
表面積対する比率が、１より大きく設定されていること
を特徴としている。そして、本発明の装置においては、
前記接地された電極が、前記連続的に移動する帯状部材
を含むように構成することができる。
【０００７】
【発明の実施の形態】本発明は、上記のような特徴を有
するものであるが、それは、本発明者らの従来技術にお
ける上述の諸課題を解決するため、鋭意研究を重ねた結
果に基づくものである。本発明の方法および装置におい
ては、放電空間に設置された高周波電力印加カソード電
極の放電に接する空間における表面積が、帯状部材を含
む接地された電極全体（アノード電極）の放電空間にお
ける表面積よりも大きくし、さらにプラズマ放電の生起
時におけるカソード電極の電位（自己バイアス）を、投
入する高周波電力を調整することを併用することによっ
て、該電位を＋３０ｖ以上、望ましくは＋１００ｖ以
上、さらに望ましくは＋１５０ｖ以上に維持した状態に
て、該半導体薄膜を堆積することが望ましい。とりわ
け、ｎ型非単結晶半導体薄膜またはｐ型非単結晶半導体
薄膜の形成に際しては、上述のカソード電極電位の値は
形成する薄膜の特性を大きく左右し、良質なｐ型もしく
はｎ型のマイクロクリスタルな半導体層を比較的高い堆
積速度にて均一性よくかつ再現性よく実現するために、
上述の通りカソード電極の電位を＋３０ｖ以上、望まし
くは＋１００ｖ以上、さらに望ましくは＋１５０ｖ以上
に維持した状態で薄膜を堆積することが望ましい。
するものであるが、それは、本発明者らの従来技術にお
ける上述の諸課題を解決するため、鋭意研究を重ねた結
果に基づくものである。本発明の方法および装置におい
ては、放電空間に設置された高周波電力印加カソード電
極の放電に接する空間における表面積が、帯状部材を含
む接地された電極全体（アノード電極）の放電空間にお
ける表面積よりも大きくし、さらにプラズマ放電の生起
時におけるカソード電極の電位（自己バイアス）を、投
入する高周波電力を調整することを併用することによっ
て、該電位を＋３０ｖ以上、望ましくは＋１００ｖ以
上、さらに望ましくは＋１５０ｖ以上に維持した状態に
て、該半導体薄膜を堆積することが望ましい。とりわ
け、ｎ型非単結晶半導体薄膜またはｐ型非単結晶半導体
薄膜の形成に際しては、上述のカソード電極電位の値は
形成する薄膜の特性を大きく左右し、良質なｐ型もしく
はｎ型のマイクロクリスタルな半導体層を比較的高い堆
積速度にて均一性よくかつ再現性よく実現するために、
上述の通りカソード電極の電位を＋３０ｖ以上、望まし
くは＋１００ｖ以上、さらに望ましくは＋１５０ｖ以上
に維持した状態で薄膜を堆積することが望ましい。
【０００８】本発明の方法および装置においては、従来
の技術において欠点であるところのカソード電極近傍と
いうある限られた部分のみにおいて材料ガスの励起、分
解反応が捉進されることなく、放電空間全体、どちらか
といえば帯状部材を含むアノード電極側において上述の
材料ガスの励起、分解反応を促進し、比較的高い堆積速
度をもってして、該帯状部材上ヘ効率よく薄膜を堆積さ
せることができる。すなわち、カソードヘ投入される高
周波電力量の調整により、投入される高周波電力より有
効に利用して放電空間内に導入される材料ガスを効率的
に励起、分解し、該帯状部材上へ効率よく、均一で再現
性よく該マイクロクリスタルな半導体層を比較的高い堆
積速度でもって形成することを可能とするものである。
本発明の装置において、カソード電極の材料としては、
ステンレスおよびその合金、アルミニウムおよびその合
金等が考えられるが、その他に、導電性性質をもった材
質であれば特にこれらに限った材質である必要はない。
これはアノード電極材料に関しても同様である。
の技術において欠点であるところのカソード電極近傍と
いうある限られた部分のみにおいて材料ガスの励起、分
解反応が捉進されることなく、放電空間全体、どちらか
といえば帯状部材を含むアノード電極側において上述の
材料ガスの励起、分解反応を促進し、比較的高い堆積速
度をもってして、該帯状部材上ヘ効率よく薄膜を堆積さ
せることができる。すなわち、カソードヘ投入される高
周波電力量の調整により、投入される高周波電力より有
効に利用して放電空間内に導入される材料ガスを効率的
に励起、分解し、該帯状部材上へ効率よく、均一で再現
性よく該マイクロクリスタルな半導体層を比較的高い堆
積速度でもって形成することを可能とするものである。
本発明の装置において、カソード電極の材料としては、
ステンレスおよびその合金、アルミニウムおよびその合
金等が考えられるが、その他に、導電性性質をもった材
質であれば特にこれらに限った材質である必要はない。
これはアノード電極材料に関しても同様である。
【０００９】本発明の方法および装置を用いることによ
って、数百メートルにもおよぶ帯状部材に半導体層を形
成するといった長時間におよぶ成膜時間全体にわたっ
て、均一で再現性が良い放電状態を維持制御し半導体層
を形成することが可能となり、長尺の帯状部材の始端か
ら終端までの全体にわたって、高品位で均一な半導体堆
積膜を連続的にかつ収率良く形成可能となる。さらに本
発明の方法および装置を用いることは、光起電力素子の
ｐ型半導体層またはｎ型半導体層をマイクロクリスタル
シリコン薄膜で実現する際には特に有効であり、長時間
にわたって放電安定性、再現性、及び均一性を向上さ
せ、空間的にも時間的にも均一でかつ再現性の良いマイ
クロクリスタルシリコン薄膜が実現可能となる。さらに
本発明の方法および装置を用いることは、特に積層型光
起電力素子において、極めて良好なｐｎ接合を実現させ
ることができ、より高品位な光起電力素子を再現性よく
均一にかつ連続的に形成し得ることが可能となる。さら
に本発明の方法および装置を用いることは、特にｐ型半
導体層またはｎ型半導体層をマイクロクリスタルシリコ
ン薄膜で形成する場合に、高品位な該薄膜層を比較的高
い堆積速度で実現することが可能となり、装置のスルー
プットを大幅に向上させることが可能となる。
って、数百メートルにもおよぶ帯状部材に半導体層を形
成するといった長時間におよぶ成膜時間全体にわたっ
て、均一で再現性が良い放電状態を維持制御し半導体層
を形成することが可能となり、長尺の帯状部材の始端か
ら終端までの全体にわたって、高品位で均一な半導体堆
積膜を連続的にかつ収率良く形成可能となる。さらに本
発明の方法および装置を用いることは、光起電力素子の
ｐ型半導体層またはｎ型半導体層をマイクロクリスタル
シリコン薄膜で実現する際には特に有効であり、長時間
にわたって放電安定性、再現性、及び均一性を向上さ
せ、空間的にも時間的にも均一でかつ再現性の良いマイ
クロクリスタルシリコン薄膜が実現可能となる。さらに
本発明の方法および装置を用いることは、特に積層型光
起電力素子において、極めて良好なｐｎ接合を実現させ
ることができ、より高品位な光起電力素子を再現性よく
均一にかつ連続的に形成し得ることが可能となる。さら
に本発明の方法および装置を用いることは、特にｐ型半
導体層またはｎ型半導体層をマイクロクリスタルシリコ
ン薄膜で形成する場合に、高品位な該薄膜層を比較的高
い堆積速度で実現することが可能となり、装置のスルー
プットを大幅に向上させることが可能となる。
【００１０】
【実施例】以下、本発明の光起電力素子を連続的に製造
する方法の具体的な装置例乃至は実施例を示すが、本発
明はこれらの装置例乃至実施例によって何ら限定される
ものではない。
する方法の具体的な装置例乃至は実施例を示すが、本発
明はこれらの装置例乃至実施例によって何ら限定される
ものではない。
【００１１】＜装置例１＞図１の（ａ）は、本発明の放
電容器内の特徴を示した模式図である。図１の（ｅ）で
示したカソード電極例と同様の構造をもつカソード電極
１００２が、接地（アノード）電極１００４上に電気的
に絶縁されて設置され、該カソード電極上を導電性帯状
部材１０００が複数のマグネットローラで支えられ、下
のカソード電極およびアノード電極に物理的に接するこ
となく矢印の方向へ移動するような構造である。カソー
ド電極およびアノード電極材料としては、ＳＵＳ３１６
Ｌを用いた。材料ガスは、カソード電極のしきり電極の
すきまを通り、便宜上紙面手前から紙面裏面側に向かっ
て流れ、不図示の排気装置によって後方へ排気される。
カソード電極に不図示の高周波電源から高周波を印加
し、生起されるグロー放電の放電領域は、カソード電極
のしきり電極のすきまであり、上部の該導電性帯状部材
で閉じ込められた領域となる。このような構造の放電容
器を用いた場合、カソード電極の面積の帯状部材を含む
接地されたアノード電極の面積に対する比率は、明らか
に１よりも大きなものとなる。
電容器内の特徴を示した模式図である。図１の（ｅ）で
示したカソード電極例と同様の構造をもつカソード電極
１００２が、接地（アノード）電極１００４上に電気的
に絶縁されて設置され、該カソード電極上を導電性帯状
部材１０００が複数のマグネットローラで支えられ、下
のカソード電極およびアノード電極に物理的に接するこ
となく矢印の方向へ移動するような構造である。カソー
ド電極およびアノード電極材料としては、ＳＵＳ３１６
Ｌを用いた。材料ガスは、カソード電極のしきり電極の
すきまを通り、便宜上紙面手前から紙面裏面側に向かっ
て流れ、不図示の排気装置によって後方へ排気される。
カソード電極に不図示の高周波電源から高周波を印加
し、生起されるグロー放電の放電領域は、カソード電極
のしきり電極のすきまであり、上部の該導電性帯状部材
で閉じ込められた領域となる。このような構造の放電容
器を用いた場合、カソード電極の面積の帯状部材を含む
接地されたアノード電極の面積に対する比率は、明らか
に１よりも大きなものとなる。
【００１２】一方、従来型カソード電極の一般的な模式
図を図２に示す。この図から明らかなように、放電空間
に接するカソード電極１０１２の表面積は、同じく放電
空間に接する導電性帯状部材１０１０を含む接地された
アノード電極１０１４全体の表面積に比べて小さい構造
となる。すなわち、カソード電極の面積の帯状部材を含
む接地されたアノード電極の面積に対する比率は、明ら
かに１よりも小さなものとなる。本発明のカソード電極
の形状は、これに限定されるものではなく、他の例をい
くつか示す。
図を図２に示す。この図から明らかなように、放電空間
に接するカソード電極１０１２の表面積は、同じく放電
空間に接する導電性帯状部材１０１０を含む接地された
アノード電極１０１４全体の表面積に比べて小さい構造
となる。すなわち、カソード電極の面積の帯状部材を含
む接地されたアノード電極の面積に対する比率は、明ら
かに１よりも小さなものとなる。本発明のカソード電極
の形状は、これに限定されるものではなく、他の例をい
くつか示す。
【００１３】図１の（ｂ）、図１の（ｃ）、図１の
（ｄ）、図１の（ｅ）に、本発明方法および装置に用い
たカソード電極形状の模式図の例を示す。いずれの場合
においても、カソード電極材料としては、ＳＵＳ３１６
Ｌを用いた。図１の（ｂ）は、カソード形状の断面が疑
似的にＵ字型をしている場合の１例である。図１の
（ｃ）は、帯状部材の搬送方向に対して直角方向にしき
り電極を複数設けた構造の１例であり、しきり電極上に
は材料ガスが通過できるような複数の通気孔１０１０を
設けた構造である。この通気孔は、材料ガスが通過でき
る大きさを有し、かつカソード電極としての機能を損な
わない構造であればよく、例えば、図１の（ｄ）に示す
ような構造例であってもよい。図１の（ｅ）では、帯状
部材の搬送方向に対して平行方向にしきり電極を複数設
けた構造の１例である。
（ｄ）、図１の（ｅ）に、本発明方法および装置に用い
たカソード電極形状の模式図の例を示す。いずれの場合
においても、カソード電極材料としては、ＳＵＳ３１６
Ｌを用いた。図１の（ｂ）は、カソード形状の断面が疑
似的にＵ字型をしている場合の１例である。図１の
（ｃ）は、帯状部材の搬送方向に対して直角方向にしき
り電極を複数設けた構造の１例であり、しきり電極上に
は材料ガスが通過できるような複数の通気孔１０１０を
設けた構造である。この通気孔は、材料ガスが通過でき
る大きさを有し、かつカソード電極としての機能を損な
わない構造であればよく、例えば、図１の（ｄ）に示す
ような構造例であってもよい。図１の（ｅ）では、帯状
部材の搬送方向に対して平行方向にしきり電極を複数設
けた構造の１例である。
【００１４】［実施例１］図１の（ａ）に示したような
形状をもち、導電性帯状部材を含む接地されたアノード
面積全体に対するカソード面積の比率を１．５倍とした
カソード電極をもつ放電容器を製作し、図３に示すよう
なロール・ツー・ロール（Ｒｏｌｌ ｔｏＲｏｌｌ）方
式を採用した連続プラズマＣＶＤ法における第１の導電
型層形成容器および第２の導電型層形成容器として設置
し、シングル型光起電力素子を製作した。
形状をもち、導電性帯状部材を含む接地されたアノード
面積全体に対するカソード面積の比率を１．５倍とした
カソード電極をもつ放電容器を製作し、図３に示すよう
なロール・ツー・ロール（Ｒｏｌｌ ｔｏＲｏｌｌ）方
式を採用した連続プラズマＣＶＤ法における第１の導電
型層形成容器および第２の導電型層形成容器として設置
し、シングル型光起電力素子を製作した。
【００１５】以下に具体的な製作例を述べる。図３に、
本発明の作製方法を用いたシングル型光起電力素子の製
造装置例の簡略化した模式図を示す。該製造装置例は、
帯状部材１０１の送り出し及び巻き取り用の真空容器３
０１及び３０２、第１の導電型層作製用真空容器６０
１、ｉ型層作製用真空容器１００、第２の導電型層作製
用真空容器６０２をガスゲートを介して接続した装置か
ら構成されている。真空容器６０１内のカソード電極６
０３および、真空容器６０２内のカソード電極６０４の
構造を、上述のようなカソード電極構造とした。図３に
示す製造装置を用い、表１に示す作製条件で、下部電極
上に、第１の導電型層、ｉ型層、第２の導電型層を以下
に示すような作製手順により、シングル型光起電力素子
を連続的に作製した（素子−実１）。まず、基板送り出
し機構を有する真空容器３０１に、十分に脱脂、洗浄を
行い、下部電極として、スパッタリング法により、銀薄
膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵ
Ｓ４３０ＢＡ製帯状部材１０１（幅１２０ｍｍ×長さ２
００ｍ×厚さ０．１３ｍｍ）の巻きつけられたボビン３
０３をセットし、該帯状部材１０１をガスゲート、各非
単結晶層作製用真空容器を介して、帯状部材巻き取り機
構を有する真空容器３０２まで通し、たるみのない程度
に張力調整を行った。そこで、各真空容器３０１、６０
１、１００、６０２、３０２を不図示の真空ポンプで１
×１０-4Ｔｏｒｒ以下まで真空引きした。
本発明の作製方法を用いたシングル型光起電力素子の製
造装置例の簡略化した模式図を示す。該製造装置例は、
帯状部材１０１の送り出し及び巻き取り用の真空容器３
０１及び３０２、第１の導電型層作製用真空容器６０
１、ｉ型層作製用真空容器１００、第２の導電型層作製
用真空容器６０２をガスゲートを介して接続した装置か
ら構成されている。真空容器６０１内のカソード電極６
０３および、真空容器６０２内のカソード電極６０４の
構造を、上述のようなカソード電極構造とした。図３に
示す製造装置を用い、表１に示す作製条件で、下部電極
上に、第１の導電型層、ｉ型層、第２の導電型層を以下
に示すような作製手順により、シングル型光起電力素子
を連続的に作製した（素子−実１）。まず、基板送り出
し機構を有する真空容器３０１に、十分に脱脂、洗浄を
行い、下部電極として、スパッタリング法により、銀薄
膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵ
Ｓ４３０ＢＡ製帯状部材１０１（幅１２０ｍｍ×長さ２
００ｍ×厚さ０．１３ｍｍ）の巻きつけられたボビン３
０３をセットし、該帯状部材１０１をガスゲート、各非
単結晶層作製用真空容器を介して、帯状部材巻き取り機
構を有する真空容器３０２まで通し、たるみのない程度
に張力調整を行った。そこで、各真空容器３０１、６０
１、１００、６０２、３０２を不図示の真空ポンプで１
×１０-4Ｔｏｒｒ以下まで真空引きした。
【００１６】次に、ガスゲートにゲートガス導入管１３
１ｎ、１３１、１３２、１３１ｐよりゲートガスとして
Ｈ2を各々７００ｓｃｃｍ流し、ランプヒータ１２４
ｎ、１２４、１２４ｐにより、帯状部材１０１を、各々
３５０℃、３５０℃、２００℃に加熱した。そして、ガ
ス導入管６０５より、ＳｉＨ4ガスを４０ｓｃｃｍ、Ｐ
Ｈ3ガス（２％Ｈ２希釈品）を５０ｓｃｃｍ、Ｈ2ガスを
５００ｓｃｃｍ、ガス導入管１０４ａ、１０４ｂ、１０
４ｃより、ＳｉＨ４ガスを各１００ｓｃｃｍ、Ｈ2ガス
を各５００ｓｃｃｍ、ガス導入管６０６より、ＳｉＨ4
ガスを１０ｓｃｃｍ、ＢＦ2ガス（２％Ｈ2希釈品）を１
００ｓｃｃｍ、Ｈ２ガスを２０００ｓｃｃｍ導入した。
真空容器３０１内の圧力が、圧力計３１４で１．０Ｔｏ
ｒｒになるようにコンダクタンスバルブ３０７で調整し
た。真空容器６０１内の圧力が、不図示の圧力計で１．
５Ｔｏｒｒになるように不図示のコンダクタンスバルブ
で調整した。真空容器１００内の圧力が、不図示の圧力
計で１．８Ｔｏｒｒになるように不図示のコンダクタン
スバルブで調整した。真空容器１００内の圧力が、不図
示の圧力計で１．６Ｔｏｒｒになるように不図示のコン
ダクタンスバルブで調整した。真空容器３０２内の圧力
が、圧力計３１５で１．０Ｔｏｒｒになるようにコンダ
クタンスバルブ３０８で調整した。その後、カソード電
極６０３に、ＲＦ電力を５００Ｗ導入し、カソード電極
１０７に、ＲＦ電力を２００Ｗ導入し、カソード電極６
０４に、ＲＦ電力を５００Ｗ導入した。
１ｎ、１３１、１３２、１３１ｐよりゲートガスとして
Ｈ2を各々７００ｓｃｃｍ流し、ランプヒータ１２４
ｎ、１２４、１２４ｐにより、帯状部材１０１を、各々
３５０℃、３５０℃、２００℃に加熱した。そして、ガ
ス導入管６０５より、ＳｉＨ4ガスを４０ｓｃｃｍ、Ｐ
Ｈ3ガス（２％Ｈ２希釈品）を５０ｓｃｃｍ、Ｈ2ガスを
５００ｓｃｃｍ、ガス導入管１０４ａ、１０４ｂ、１０
４ｃより、ＳｉＨ４ガスを各１００ｓｃｃｍ、Ｈ2ガス
を各５００ｓｃｃｍ、ガス導入管６０６より、ＳｉＨ4
ガスを１０ｓｃｃｍ、ＢＦ2ガス（２％Ｈ2希釈品）を１
００ｓｃｃｍ、Ｈ２ガスを２０００ｓｃｃｍ導入した。
真空容器３０１内の圧力が、圧力計３１４で１．０Ｔｏ
ｒｒになるようにコンダクタンスバルブ３０７で調整し
た。真空容器６０１内の圧力が、不図示の圧力計で１．
５Ｔｏｒｒになるように不図示のコンダクタンスバルブ
で調整した。真空容器１００内の圧力が、不図示の圧力
計で１．８Ｔｏｒｒになるように不図示のコンダクタン
スバルブで調整した。真空容器１００内の圧力が、不図
示の圧力計で１．６Ｔｏｒｒになるように不図示のコン
ダクタンスバルブで調整した。真空容器３０２内の圧力
が、圧力計３１５で１．０Ｔｏｒｒになるようにコンダ
クタンスバルブ３０８で調整した。その後、カソード電
極６０３に、ＲＦ電力を５００Ｗ導入し、カソード電極
１０７に、ＲＦ電力を２００Ｗ導入し、カソード電極６
０４に、ＲＦ電力を５００Ｗ導入した。
【００１７】次に、帯状部材１０１を図中の矢印の方向
に搬送させ、帯状部材上に第１の導電型層、ｉ型層、第
２の導電型層を作製した。次に、第２の導電型層上に、
透明電極として、ＩＴｏ（Ｉｎ2Ｏ3＋ＳｎＯ2）を真空
蒸着にて８０ｎｍ蒸着し、さらに集電電極として、Ａｌ
を真空蒸着にて２μｍ蒸着し、光起電力素子を作成した
（素子−実１）。以上の、光起電力素子の作成条件を表
１に示す。また、素子の概念図を図４に示す。
に搬送させ、帯状部材上に第１の導電型層、ｉ型層、第
２の導電型層を作製した。次に、第２の導電型層上に、
透明電極として、ＩＴｏ（Ｉｎ2Ｏ3＋ＳｎＯ2）を真空
蒸着にて８０ｎｍ蒸着し、さらに集電電極として、Ａｌ
を真空蒸着にて２μｍ蒸着し、光起電力素子を作成した
（素子−実１）。以上の、光起電力素子の作成条件を表
１に示す。また、素子の概念図を図４に示す。
【００１８】
【表１】 （比較例１）真空容器６０１内のカソード電極６０３お
よび、真空容器６０２内のカソード電極６０４の構造
を、図２で示したカソード電極構造としたこと（この場
合、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率は０．６倍）、および表２
に示すような作製条件にしたこと以外は実施例１と同様
の手順によりシングル型光起電力素子を作製した（素子
−比１）。
よび、真空容器６０２内のカソード電極６０４の構造
を、図２で示したカソード電極構造としたこと（この場
合、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率は０．６倍）、および表２
に示すような作製条件にしたこと以外は実施例１と同様
の手順によりシングル型光起電力素子を作製した（素子
−比１）。
【００１９】
【表２】 実施例１（素子−実１）および比較例１（素子−比１）
で作成した光起電力素子の変換効率、特性均一性および
歩留の評価を行なった。電流電圧特性は、１０ｍおきに
５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／
ｃｍ2）光照射下に設置し、光電変換効率を測定し、評
価した。その結果を表３に示す。各値は、素子−比１の
各特性を１．００とした場合の任意値である。素子−実
１では、素子−比１に比べ全体的に各特性が向上し、特
に開放電圧の向上が認められた結果、変換効率が１．０
７倍に向上した。
で作成した光起電力素子の変換効率、特性均一性および
歩留の評価を行なった。電流電圧特性は、１０ｍおきに
５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／
ｃｍ2）光照射下に設置し、光電変換効率を測定し、評
価した。その結果を表３に示す。各値は、素子−比１の
各特性を１．００とした場合の任意値である。素子−実
１では、素子−比１に比べ全体的に各特性が向上し、特
に開放電圧の向上が認められた結果、変換効率が１．０
７倍に向上した。
【００２０】
【表３】 表３に示すように、比較例１（素子−比１）の光起電力
素子に対して、実施例１（素子−実１）の光起電力素子
は、変換効率において優れており、本発明の作製方法に
より作製した光起電力素子が、優れた特性を有すること
が判明し、本発明の効果が実証された。特性均一性は、
実施例１（素子−実１）、比較例１（素子−比１）で作
成した帯状部材上の光起電力素子を、１０ｍおきに５ｃ
ｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ
2）光照射下に設置し、光電変換効率を測定して、その
光電変換効率のバラツキを評価した。比較例１（素子−
比１）の光起電力素子を基準にして、バラツキの大きさ
の逆数を求めた特性評価の結果を表４に示す。歩留は、
実施例１（素子−実１）、比較例１（素子−比１）で作
成した帯状部材上の光起電力素子を、１０ｍおきに５ｃ
ｍ角の面積で切出し、その暗状態でのシャント抵抗を測
定し、抵抗値が１×１０3オーム・ｃｍ2以上のものを良
品としてカウントし、全数中の比率を百分率で表し、評
価した。このようにして求めた、実施例１（素子−実
１）および比較例１（素子−比１）の光起電力素子の歩
留を求めた結果を表４に示す。
素子に対して、実施例１（素子−実１）の光起電力素子
は、変換効率において優れており、本発明の作製方法に
より作製した光起電力素子が、優れた特性を有すること
が判明し、本発明の効果が実証された。特性均一性は、
実施例１（素子−実１）、比較例１（素子−比１）で作
成した帯状部材上の光起電力素子を、１０ｍおきに５ｃ
ｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ
2）光照射下に設置し、光電変換効率を測定して、その
光電変換効率のバラツキを評価した。比較例１（素子−
比１）の光起電力素子を基準にして、バラツキの大きさ
の逆数を求めた特性評価の結果を表４に示す。歩留は、
実施例１（素子−実１）、比較例１（素子−比１）で作
成した帯状部材上の光起電力素子を、１０ｍおきに５ｃ
ｍ角の面積で切出し、その暗状態でのシャント抵抗を測
定し、抵抗値が１×１０3オーム・ｃｍ2以上のものを良
品としてカウントし、全数中の比率を百分率で表し、評
価した。このようにして求めた、実施例１（素子−実
１）および比較例１（素子−比１）の光起電力素子の歩
留を求めた結果を表４に示す。
【００２１】
【表４】 表４に示すように、比較例１（素子−比１）の光起電力
素子に対して、実施例１（素子−実１）の光起電力素子
は、特性均一性及び歩留のいずれにおいても優れてお
り、本発明の作製方法により作製したシングル型光起電
力素子が、優れた特性を有することが判明し、本発明の
効果が実証された。
素子に対して、実施例１（素子−実１）の光起電力素子
は、特性均一性及び歩留のいずれにおいても優れてお
り、本発明の作製方法により作製したシングル型光起電
力素子が、優れた特性を有することが判明し、本発明の
効果が実証された。
【００２２】［実施例２］図１の（ａ）に示したような
形状をもち、導電性帯状部材を含む接地されたアノード
面積全体に対するカソード面積の比率を１．５倍とした
カソード電極をもつ放電容器を製作し、図２に示すよう
なロール・ツー・ロール（Ｒｏｌｌ ｔｏＲｏｌｌ）方
式を採用した連続プラズマＣＶＤ法において、不図示で
はあるが、第１の導電型層作製用真空容器６０１、ｉ型
層作製用真空容器１００、第２の導電型層作製用真空容
器６０２をガスゲートを介して接続した装置をワンセッ
トとして、これをさらに２セット増設し、計３セツト操
り返して直列に配置した恰好の装置を製作し、しかもそ
の中で、全ての第１の導電型層形成容器および第２の導
電型層形成容器のカソード電極構造に、上述のカソード
電極構造をもつものを設置し、トリプル型光起電力素子
を製作した。不図示のこの装置を使って、表５に示す作
製条件で、下部電極上に、第１の導電型層、第１のｉ型
層、第２の導電型層、第１の導電型層、第２のｉ型層、
第２の導電型層、第１の導電型層、第３のｉ型層、第２
の導電型層を順次積み重ねて堆積し、実施例１と同様の
作製手順によって、トリプル型光起電力素子を連続的に
作製した（素子−実２）。以上の、光起電力素子の作成
条件を表５に示す。また、作製した素子の概念図を図５
に示す。
形状をもち、導電性帯状部材を含む接地されたアノード
面積全体に対するカソード面積の比率を１．５倍とした
カソード電極をもつ放電容器を製作し、図２に示すよう
なロール・ツー・ロール（Ｒｏｌｌ ｔｏＲｏｌｌ）方
式を採用した連続プラズマＣＶＤ法において、不図示で
はあるが、第１の導電型層作製用真空容器６０１、ｉ型
層作製用真空容器１００、第２の導電型層作製用真空容
器６０２をガスゲートを介して接続した装置をワンセッ
トとして、これをさらに２セット増設し、計３セツト操
り返して直列に配置した恰好の装置を製作し、しかもそ
の中で、全ての第１の導電型層形成容器および第２の導
電型層形成容器のカソード電極構造に、上述のカソード
電極構造をもつものを設置し、トリプル型光起電力素子
を製作した。不図示のこの装置を使って、表５に示す作
製条件で、下部電極上に、第１の導電型層、第１のｉ型
層、第２の導電型層、第１の導電型層、第２のｉ型層、
第２の導電型層、第１の導電型層、第３のｉ型層、第２
の導電型層を順次積み重ねて堆積し、実施例１と同様の
作製手順によって、トリプル型光起電力素子を連続的に
作製した（素子−実２）。以上の、光起電力素子の作成
条件を表５に示す。また、作製した素子の概念図を図５
に示す。
【００２３】
【表５】 （比較例２）第１の導電型層のカソード電極および、第
２の導電型層のカソード電極の構造を、図２で示したカ
ソード電極構造としたこと（この場合、導電性帯状部材
を含む接地されたアノード面積全体に対するカソード面
積の比率は０．６倍）、および表６に示すような作製条
件にしたこと以外は実施例１と同様の手順によりトリプ
ル型光起電力素子を作製した（素子−比２）。
２の導電型層のカソード電極の構造を、図２で示したカ
ソード電極構造としたこと（この場合、導電性帯状部材
を含む接地されたアノード面積全体に対するカソード面
積の比率は０．６倍）、および表６に示すような作製条
件にしたこと以外は実施例１と同様の手順によりトリプ
ル型光起電力素子を作製した（素子−比２）。
【００２４】
【表６】 実施例２（素子−実２）および比較例２（素子−比２）
で作成した光起電力素子の変換効率、特性均一性および
歩留の評価を行なった。電流電圧特性は、１０ｍおきに
５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／
ｃｍ2）光照射下に設置し、光電変換効率を測定し、評
価した。その結果を表７に示す。各値は、素子−比２の
各特性を１．００とした場合の任意値である。素子−実
１では、素子−比２に比べ全体的に各特性が向上し、特
に開放電圧の向上が認められた結果、変換効率が１．０
６倍に向上した。
で作成した光起電力素子の変換効率、特性均一性および
歩留の評価を行なった。電流電圧特性は、１０ｍおきに
５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／
ｃｍ2）光照射下に設置し、光電変換効率を測定し、評
価した。その結果を表７に示す。各値は、素子−比２の
各特性を１．００とした場合の任意値である。素子−実
１では、素子−比２に比べ全体的に各特性が向上し、特
に開放電圧の向上が認められた結果、変換効率が１．０
６倍に向上した。
【００２５】
【表７】 表７に示すように、比較例２（素子−比２）の光起電力
素子に対して、実施例２（素子−実２）の光起電力素子
は、変換効率において優れており、本発明の作製方法に
より作製した光起電力素子が、優れた特性を有すること
が判明し、本発明の効果が実証された。特性均一性は、
実施例２（素子−実２）、比較例２（素子−比２）で作
成した帯状部材上の光起電力素子を、１０ｍおきに５ｃ
ｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ
2）光照射下に設置し、光電変換効率を測定して、その
光電変換効率のバラツキを評価した。比較例２（素子−
比２）の光起電力素子を基準にして、バラツキの大きさ
の逆数を求めた特性評価の結果を表８に示す。
素子に対して、実施例２（素子−実２）の光起電力素子
は、変換効率において優れており、本発明の作製方法に
より作製した光起電力素子が、優れた特性を有すること
が判明し、本発明の効果が実証された。特性均一性は、
実施例２（素子−実２）、比較例２（素子−比２）で作
成した帯状部材上の光起電力素子を、１０ｍおきに５ｃ
ｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ
2）光照射下に設置し、光電変換効率を測定して、その
光電変換効率のバラツキを評価した。比較例２（素子−
比２）の光起電力素子を基準にして、バラツキの大きさ
の逆数を求めた特性評価の結果を表８に示す。
【００２６】歩留は、実施例２（素子−実２）、比較例
２（素子−比２）で作成した帯状部材上の光起電力素子
を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態
でのシャント抵抗を測定し、抵抗値が１×１０3オーム
・ｃｍ2以上のものを良品としてカウントし、全数中の
比率を百分率で表し、評価した。このようにして求め
た、実施例２（素子−実２）および比較例２（素子−比
２）の光起電力素子の歩留を求めた結果を表８に示す。
２（素子−比２）で作成した帯状部材上の光起電力素子
を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態
でのシャント抵抗を測定し、抵抗値が１×１０3オーム
・ｃｍ2以上のものを良品としてカウントし、全数中の
比率を百分率で表し、評価した。このようにして求め
た、実施例２（素子−実２）および比較例２（素子−比
２）の光起電力素子の歩留を求めた結果を表８に示す。
【００２７】
【表８】 表８に示すように、比較例２（素子−比２）の光起電力
素子に対して、実施例２（素子−実２）の光起電力素子
は、特性均一性及び歩留のいずれにおいても優れてお
り、本発明の作製方法により作製したトリプル型光起電
力素子が、優れた特性を有することが判明し、本発明の
効果が実証された。
素子に対して、実施例２（素子−実２）の光起電力素子
は、特性均一性及び歩留のいずれにおいても優れてお
り、本発明の作製方法により作製したトリプル型光起電
力素子が、優れた特性を有することが判明し、本発明の
効果が実証された。
【００２８】＜装置例２＞図１の（ａ）に示したような
形状のカソード電極において、帯状部材の搬送方向に対
して平行方向に複数設けたしきり電極の枚数および大き
さを変化させたものを複数製作した。その中のうちの１
種のカソード電極を、第１の導電層の真空容器内に設置
し、図２に示すようなロール・ツー・ロール（Ｒｏｌｌ
ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ
法におけるｐ層形成容器およびｎ層形成容器として設置
し、シングル型光起電力素子を製作した。さらに、この
後、異なった大きさのカソード電極を、第１の導電層の
真空容器内に接地し直し、同様にしてシングル型光起電
力素子を製作することを繰り返した。すなわち、第１の
導電層のカソード電極の表面積のアノード面積に対する
比率を１．００〜２．００倍の間で変化させた場合の実
験を行った。またこれと同時に、カソード電極に生起さ
れる自己バイアスの値も調べ、光起電力素子の特性との
関連を評価した。真空容器６０１内のカソード電極６０
３の構造を、上述の通りのカソード電極構造としたこ
と、および表１に示すような作製条件にしたこと以外は
実施例１と同様の手順によりシングル型光起電力素子を
作製した（素子−装１〜５）。
形状のカソード電極において、帯状部材の搬送方向に対
して平行方向に複数設けたしきり電極の枚数および大き
さを変化させたものを複数製作した。その中のうちの１
種のカソード電極を、第１の導電層の真空容器内に設置
し、図２に示すようなロール・ツー・ロール（Ｒｏｌｌ
ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ
法におけるｐ層形成容器およびｎ層形成容器として設置
し、シングル型光起電力素子を製作した。さらに、この
後、異なった大きさのカソード電極を、第１の導電層の
真空容器内に接地し直し、同様にしてシングル型光起電
力素子を製作することを繰り返した。すなわち、第１の
導電層のカソード電極の表面積のアノード面積に対する
比率を１．００〜２．００倍の間で変化させた場合の実
験を行った。またこれと同時に、カソード電極に生起さ
れる自己バイアスの値も調べ、光起電力素子の特性との
関連を評価した。真空容器６０１内のカソード電極６０
３の構造を、上述の通りのカソード電極構造としたこ
と、および表１に示すような作製条件にしたこと以外は
実施例１と同様の手順によりシングル型光起電力素子を
作製した（素子−装１〜５）。
【００２９】（比較例３）第１の導電型層のカソード電
極のカソード電極の構造を、図２で示したカソード電極
構造としたこと（この場合、導電性帯状部材を含む接地
されたアノード面積全体に対するカソード面積の比率は
０．６倍）、以外は装置例２と同様の手順によりシング
ル型光起電力素子を作製した（素子−比３）。 装置例２（素子−装１〜５）および比較例３（素子−比
３）で作成した光起電力素子の変換効率、特性均一性お
よび歩留の評価を行なった。まず、第１の導電層のカソ
ード電極の表面積のアノード面積に対する比率を種々変
化させた場合のカソード電極に生起される自己バイアス
の値の測定結果を表９に示す。アノード面積に対するカ
ソード面積の比率がおおよそ１００％を越えたあたりか
ら、カソード電極の電位（自己バイアス）が正（プラ
ス）電位になっている。
極のカソード電極の構造を、図２で示したカソード電極
構造としたこと（この場合、導電性帯状部材を含む接地
されたアノード面積全体に対するカソード面積の比率は
０．６倍）、以外は装置例２と同様の手順によりシング
ル型光起電力素子を作製した（素子−比３）。 装置例２（素子−装１〜５）および比較例３（素子−比
３）で作成した光起電力素子の変換効率、特性均一性お
よび歩留の評価を行なった。まず、第１の導電層のカソ
ード電極の表面積のアノード面積に対する比率を種々変
化させた場合のカソード電極に生起される自己バイアス
の値の測定結果を表９に示す。アノード面積に対するカ
ソード面積の比率がおおよそ１００％を越えたあたりか
ら、カソード電極の電位（自己バイアス）が正（プラ
ス）電位になっている。
【００３０】
【表９】 電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出
し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１０に示す。各値は、素子−比３の各特性を１．００と
した場合の任意値である。素子−装１〜５では、素子−
比３に比べ全体的に各特性が向上し、特に開放電圧の向
上が認められた結果、変換効率が１．０１〜１．０６倍
に向上した。
し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１０に示す。各値は、素子−比３の各特性を１．００と
した場合の任意値である。素子−装１〜５では、素子−
比３に比べ全体的に各特性が向上し、特に開放電圧の向
上が認められた結果、変換効率が１．０１〜１．０６倍
に向上した。
【００３１】
【表１０】 表１０に示すように、比較例３（素子−比３）の光起電
力素子に対して、装置例２（素子−装１〜５）の光起電
力素子は、変換効率において優れており、カソード面積
がアノード面積に対して大きく、自己バイアスが正電位
であるところの条件下で作製するといった本発明の作製
方法により作製した光起電力素子が、優れた特性を有す
ることが判明し、本発明の効果が実証された。
力素子に対して、装置例２（素子−装１〜５）の光起電
力素子は、変換効率において優れており、カソード面積
がアノード面積に対して大きく、自己バイアスが正電位
であるところの条件下で作製するといった本発明の作製
方法により作製した光起電力素子が、優れた特性を有す
ることが判明し、本発明の効果が実証された。
【００３２】＜装置例３＞図１の（ａ）に示したような
形状のカソード電極において、帯状部材の搬送方向に対
して平行方向に複数設けたしきり電極の枚数および大き
さを変化させたものを複数製作した。その中のうちの１
種のカソード電極を、第２の導電層の真空容器内に設置
し、図２に示すようなロール・ツー・ロール（Ｒｏｌｌ
ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ
法におけるｐ層形成容器およびｎ層形成容器として設置
し、シングル型光起電力素子を製作した。さらに、この
後、異なった大きさのカソード電極を、第２の導電層の
真空容器内に接地し直し、同様にしてシングル型光起電
力素子を製作することを繰り返した。すなわち、第２の
導電層のカソード電極の表面積のアノード面積に対する
比率を１．００〜２．００倍の間で変化させた場合の実
験を行った。またこれと同時に、カソード電極に生起さ
れる自己バイアスの値も調べ、光起電力素子の特性との
関連を評価した。真空容器６０２内のカソード電極６０
４の構造を、上述の通りのカソード電極構造としたこ
と、および表１に示すような作製条件にしたこと以外は
実施例１と同様の手順によりシングル型光起電力素子を
作製した（素子−装６〜１０）。
形状のカソード電極において、帯状部材の搬送方向に対
して平行方向に複数設けたしきり電極の枚数および大き
さを変化させたものを複数製作した。その中のうちの１
種のカソード電極を、第２の導電層の真空容器内に設置
し、図２に示すようなロール・ツー・ロール（Ｒｏｌｌ
ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ
法におけるｐ層形成容器およびｎ層形成容器として設置
し、シングル型光起電力素子を製作した。さらに、この
後、異なった大きさのカソード電極を、第２の導電層の
真空容器内に接地し直し、同様にしてシングル型光起電
力素子を製作することを繰り返した。すなわち、第２の
導電層のカソード電極の表面積のアノード面積に対する
比率を１．００〜２．００倍の間で変化させた場合の実
験を行った。またこれと同時に、カソード電極に生起さ
れる自己バイアスの値も調べ、光起電力素子の特性との
関連を評価した。真空容器６０２内のカソード電極６０
４の構造を、上述の通りのカソード電極構造としたこ
と、および表１に示すような作製条件にしたこと以外は
実施例１と同様の手順によりシングル型光起電力素子を
作製した（素子−装６〜１０）。
【００３３】（比較例４）第２の導電型層のカソード電
極のカソード電極の構造を、図２で示したカソード電極
構造としたこと（この場合、導電性帯状部材を含む接地
されたアノード面積全体に対するカソード面積の比率は
０．６倍）、以外は装置例２と同様の手順によりシング
ル型光起電力素子を作製した（素子−比４）。装置例２
（素子−装６〜１０）および比較例４（素子−比４）で
作成した光起電力素子の変換効率、特性均一性および歩
留の評価を行なった。まず、第２の導電層のカソード電
極の表面積のアノード面積に対する比率を種々変化させ
た場合のカソード電極に生起される自己バイアスの値の
測定結果を表１１に示す。アノード面積に対するカソー
ド面積の比率がおおよそ１００％を越えたあたりから、
カソード電極の電位（自己バイアス）が正（プラス）電
位になっている。
極のカソード電極の構造を、図２で示したカソード電極
構造としたこと（この場合、導電性帯状部材を含む接地
されたアノード面積全体に対するカソード面積の比率は
０．６倍）、以外は装置例２と同様の手順によりシング
ル型光起電力素子を作製した（素子−比４）。装置例２
（素子−装６〜１０）および比較例４（素子−比４）で
作成した光起電力素子の変換効率、特性均一性および歩
留の評価を行なった。まず、第２の導電層のカソード電
極の表面積のアノード面積に対する比率を種々変化させ
た場合のカソード電極に生起される自己バイアスの値の
測定結果を表１１に示す。アノード面積に対するカソー
ド面積の比率がおおよそ１００％を越えたあたりから、
カソード電極の電位（自己バイアス）が正（プラス）電
位になっている。
【００３４】
【表１１】 電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出
し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１２に示す。各値は、素子−比４の各特性を１．００と
した場合の任意値である。素子−装６〜１０では、素子
−比４に比べ全体的に各特性が向上し、特に開放電圧の
向上が認められた結果、変換効率が１．０１〜１．０８
倍に向上した。
し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１２に示す。各値は、素子−比４の各特性を１．００と
した場合の任意値である。素子−装６〜１０では、素子
−比４に比べ全体的に各特性が向上し、特に開放電圧の
向上が認められた結果、変換効率が１．０１〜１．０８
倍に向上した。
【００３５】
【表１２】 表１２に示すように、比較例４（素子−比４）の光起電
力素子に対して、装置例３（素子−装６〜１０）の光起
電力素子は、変換効率において優れており、カソード面
積がアノード面積に対して大きく、自己バイアスが正電
位であるところの条件下で作製するといった本発明の作
製方法により作製した光起電力素子が、優れた特性を有
することが判明し、本発明の効果が実証された。
力素子に対して、装置例３（素子−装６〜１０）の光起
電力素子は、変換効率において優れており、カソード面
積がアノード面積に対して大きく、自己バイアスが正電
位であるところの条件下で作製するといった本発明の作
製方法により作製した光起電力素子が、優れた特性を有
することが判明し、本発明の効果が実証された。
【００３６】［実施例３］第１の導電型層のカソード電
極の電極構造を、図１の（ａ）に示したような形状をも
ち、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率を１．５倍としたこと、第
１の導電型層形成容器内に導入するＳｉＨ4ガスの流量
を変化させ第１の導電型層の堆積速度を変化させたこ
と、および表１３に示すような作製条件にしたこと以外
は実施例１と同様の手順によりシングル型光起電力素子
を作製した（素子−実３〜６）。またこれと同時に、カ
ソード電極に生起される自己バイアスの値も調べ、光起
電力素子の特性との関連を評価した。なお、第１の導電
型層の膜厚は放電空間の開口長を調整することによっ
て、いずれの条件下においても４０ｎｍ一定とした。
極の電極構造を、図１の（ａ）に示したような形状をも
ち、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率を１．５倍としたこと、第
１の導電型層形成容器内に導入するＳｉＨ4ガスの流量
を変化させ第１の導電型層の堆積速度を変化させたこ
と、および表１３に示すような作製条件にしたこと以外
は実施例１と同様の手順によりシングル型光起電力素子
を作製した（素子−実３〜６）。またこれと同時に、カ
ソード電極に生起される自己バイアスの値も調べ、光起
電力素子の特性との関連を評価した。なお、第１の導電
型層の膜厚は放電空間の開口長を調整することによっ
て、いずれの条件下においても４０ｎｍ一定とした。
【００３７】
【表１３】 （比較例５）第１の導電型層のカソード電極の電極構造
を、図２で示したカソード電極構造としたこと（この場
合、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率は０．６倍）、および表１
４に示すような作製条件にしたこと以外は実施例３と同
様の手順によりシングル型光起電力素子を作製した（素
子−比５〜８）。またこれと同時に、カソード電極に生
起される自己バイアスの値も調べ、光起電力素子の特性
との関連を評価した。なお、第１の導電型層の膜厚は放
電空間の開口長を調整することによって、いずれの条件
下においても４０ｎｍ一定とした。
を、図２で示したカソード電極構造としたこと（この場
合、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率は０．６倍）、および表１
４に示すような作製条件にしたこと以外は実施例３と同
様の手順によりシングル型光起電力素子を作製した（素
子−比５〜８）。またこれと同時に、カソード電極に生
起される自己バイアスの値も調べ、光起電力素子の特性
との関連を評価した。なお、第１の導電型層の膜厚は放
電空間の開口長を調整することによって、いずれの条件
下においても４０ｎｍ一定とした。
【００３８】
【表１４】 電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出
し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１５に示す。各値は、素子−比５の各特性を１．００と
した場合の任意値である。素子−実３〜６では、素子−
比５に比べ全体的に開放電圧が向上し、その結果変換効
率が向上している。特に、カソード電極面積比率を大き
くした場合（素子−実３〜６）は、堆積速度を大きくし
た場合においても、特性の落ち込みが抑えられている。
その一方で、カソード電極面積比率を大きくした場合
（素子−比５〜８）では、堆積速度を大きくしていくと
開放電圧の落ち込みにより、変換効率が落ち込んでい
る。
し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１５に示す。各値は、素子−比５の各特性を１．００と
した場合の任意値である。素子−実３〜６では、素子−
比５に比べ全体的に開放電圧が向上し、その結果変換効
率が向上している。特に、カソード電極面積比率を大き
くした場合（素子−実３〜６）は、堆積速度を大きくし
た場合においても、特性の落ち込みが抑えられている。
その一方で、カソード電極面積比率を大きくした場合
（素子−比５〜８）では、堆積速度を大きくしていくと
開放電圧の落ち込みにより、変換効率が落ち込んでい
る。
【００３９】
【表１５】 表１５に示すように、比較例５（素子−比５〜８）の光
起電力素子に対して、実施例３（素子−実３〜６）の光
起電力素子は、変換効率において優れており、カソード
面積がアノード面積に対して大きく、自己バイアスが正
電位であるところの条件下で作製すれば、堆積速度を大
きくしていった場合においても、光起電力素子は優れた
特性を有することが判明し、本発明の効果が実証され
た。
起電力素子に対して、実施例３（素子−実３〜６）の光
起電力素子は、変換効率において優れており、カソード
面積がアノード面積に対して大きく、自己バイアスが正
電位であるところの条件下で作製すれば、堆積速度を大
きくしていった場合においても、光起電力素子は優れた
特性を有することが判明し、本発明の効果が実証され
た。
【００４０】［実施例４］第２の導電型層のカソード電
極の電極構造を、図１の（ａ）に示したような形状をも
ち、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率を１．５倍としたこと、第
２の導電型層形成容器内に導入するＳｉＨ4ガスの流量
を変化させ第２の導電型層の堆積速度を変化させたこ
と、および表１６に示すような作製条件にしたこと以外
は実施例１と同様の手順によりシングル型光起電力素子
を作製した（素子−実７〜１０）。またこれと同時に、
カソード電極に生起される自己バイアスの値も調べ、光
起電力素子の特性との関連を評価した。なお、第１の導
電型層の膜厚は放電空間の開口長を調整することによっ
て、いずれの条件下においても４０ｎｍ一定とした。
極の電極構造を、図１の（ａ）に示したような形状をも
ち、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率を１．５倍としたこと、第
２の導電型層形成容器内に導入するＳｉＨ4ガスの流量
を変化させ第２の導電型層の堆積速度を変化させたこ
と、および表１６に示すような作製条件にしたこと以外
は実施例１と同様の手順によりシングル型光起電力素子
を作製した（素子−実７〜１０）。またこれと同時に、
カソード電極に生起される自己バイアスの値も調べ、光
起電力素子の特性との関連を評価した。なお、第１の導
電型層の膜厚は放電空間の開口長を調整することによっ
て、いずれの条件下においても４０ｎｍ一定とした。
【００４１】
【表１６】 （比較例６）第２の導電型層のカソード電極の電極構造
を、図２で示したカソード電極構造としたこと（この場
合、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率は０．６倍）、および表１
７に示すような作製条件にしたこと以外は実施例４と同
様の手順によりシングル型光起電力素子を作製した（素
子−比９〜１２）。またこれと同時に、カソード電極に
生起される自己バイアスの値も調べ、光起電力素子の特
性との関連を評価した。なお、第１の導電型層の膜厚は
放電空間の開口長を調整することによって、いずれの条
件下においても４０ｎｍ一定とした。
を、図２で示したカソード電極構造としたこと（この場
合、導電性帯状部材を含む接地されたアノード面積全体
に対するカソード面積の比率は０．６倍）、および表１
７に示すような作製条件にしたこと以外は実施例４と同
様の手順によりシングル型光起電力素子を作製した（素
子−比９〜１２）。またこれと同時に、カソード電極に
生起される自己バイアスの値も調べ、光起電力素子の特
性との関連を評価した。なお、第１の導電型層の膜厚は
放電空間の開口長を調整することによって、いずれの条
件下においても４０ｎｍ一定とした。
【００４２】
【表１７】 電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出
し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１８に示す。各値は、素子−比９の各特性を１．００と
した場合の任意値である。素子−実７〜１０では、素子
−比９に比べ全体的に開放電圧が向上し、その結果変換
効率が向上している。特に、カソード電極面積比率を大
きくした場合（素子−実７〜１０）は、堆積速度を大き
くした場合においても、特性の落ち込みが抑えられてい
る。その一方で、カソード電極面積比率を大きくした場
合（素子−比９〜１２）では、堆積速度を大きくしてい
くと開放電圧の落ち込みにより、変換効率が落ち込んで
いる。
し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設
置し、光電変換効率を測定し、評価した。その結果を表
１８に示す。各値は、素子−比９の各特性を１．００と
した場合の任意値である。素子−実７〜１０では、素子
−比９に比べ全体的に開放電圧が向上し、その結果変換
効率が向上している。特に、カソード電極面積比率を大
きくした場合（素子−実７〜１０）は、堆積速度を大き
くした場合においても、特性の落ち込みが抑えられてい
る。その一方で、カソード電極面積比率を大きくした場
合（素子−比９〜１２）では、堆積速度を大きくしてい
くと開放電圧の落ち込みにより、変換効率が落ち込んで
いる。
【００４３】
【表１８】 表１５に示すように、比較例５（素子−比５〜８）の光
起電力素子に対して、実施例３（素子−実３〜６）の光
起電力素子は、変換効率において優れており、カソード
面積がアノード面積に対して大きく、自己バイアスが正
電位であるところの条件下で作製すれば、堆積速度を大
きくしていった場合においても、光起電力素子は優れた
特性を有することが判明し、本発明の効果が実証され
た。
起電力素子に対して、実施例３（素子−実３〜６）の光
起電力素子は、変換効率において優れており、カソード
面積がアノード面積に対して大きく、自己バイアスが正
電位であるところの条件下で作製すれば、堆積速度を大
きくしていった場合においても、光起電力素子は優れた
特性を有することが判明し、本発明の効果が実証され
た。
【００４４】
【発明の効果】本発明は、以上のように、放電空間に配
された電力印加電極（カソード）の表面積が、接地され
た電極全体の放電空間における表面積よりも大きく、プ
ラズマ放電の生起時における前記電力印加電極の電位
（自己バイアス）を、接地電極に対して正電位とするこ
とにより、大面積にわたって、高品質で優れた均一性を
有し、欠陥の少ない光起電力素子等の機能性堆積膜を高
いスループットで大量に再現良く生産することが可能と
なる。
された電力印加電極（カソード）の表面積が、接地され
た電極全体の放電空間における表面積よりも大きく、プ
ラズマ放電の生起時における前記電力印加電極の電位
（自己バイアス）を、接地電極に対して正電位とするこ
とにより、大面積にわたって、高品質で優れた均一性を
有し、欠陥の少ない光起電力素子等の機能性堆積膜を高
いスループットで大量に再現良く生産することが可能と
なる。
【図１】図１の（ａ）は本発明のカソード電極を用いる
光起電力素子製造装置の放電空間の一例の概念的模式図
である。図１の（ｂ）は本発明のカソード電極の他の一
例の概念的模式図である。図１の（ｃ）は本発明のカソ
ード電極の他の一例の概念的模式図である。図１の
（ｄ）は本発明のカソード電極の他の一例の概念的模式
図である。図１の（ｅ）は本発明のカソード電極の他の
一例の概念的模式図である。
光起電力素子製造装置の放電空間の一例の概念的模式図
である。図１の（ｂ）は本発明のカソード電極の他の一
例の概念的模式図である。図１の（ｃ）は本発明のカソ
ード電極の他の一例の概念的模式図である。図１の
（ｄ）は本発明のカソード電極の他の一例の概念的模式
図である。図１の（ｅ）は本発明のカソード電極の他の
一例の概念的模式図である。
【図２】従来形のカソード電極を用いる光起電力素子製
造装置の放電空間の一例の概念的模式図である。
造装置の放電空間の一例の概念的模式図である。
【図３】本発明における他の光起電力素子製造装置例の
概念的模式図である。
概念的模式図である。
【図４】シングル型光起電力素子の概念的断面図であ
る。
る。
【図５】トリプル型光起電力素子の概念的断面図であ
る。
る。
１００ 真空容器 １０１ 帯状部材 １０３ａ、１０３ｂ、１０３ｃ 加熱ヒーター １０４ａ、１０４ｂ、１０４ｃ ガス導入管 １０７ カソード電極 １２４ｎ、１２４、１２４ｐ ランプヒーター １２９ｎ、１２９、１２９ｐ、１３０ ガスゲート １３１ｎ、１３１、１３１ｐ、１３２ ガスゲート導
入管 ３０１、３０２ 真空容器 ３０３、３０４ ボビン ３０５、３０６ アイドリングローラ ３０７、３０８ コンダクタンスバルブ ３１０、３１１ 排気管 ３１４、３１５ 圧力計 ５１３ 排気管 ６０１、６０２ 真空容器 ６０３、６０４ カソード電極 ６０５、６０６ ガス導入管 ６０７、６０８ 排気管 １０００ 導電性帯状部材 １００２ カソード電極 １００３ 材料ガスの流れ １００４ 接地（アノード）電極 １００５ マグネットローラ １０１０、１０１１ 通気孔 ２０００ 導電性帯状部材 ２００２ カソード電極 ２００３ 材料ガスの流れ ２００４ 接地（アノード）電極 ２００５ マグネットローラ ４００１ ＳＵＳ基板 ４００２ Ａｇ薄膜 ４００３ ＺｎＯ薄膜 ４００４ 第１の導電型層 ４００５ ｉ型層 ４００６ 第２の導電型層 ４００７ ＩＴＯ ４００８ 集電電極 ５００１ ＳＵＳ基板 ５００２ Ａｇ薄膜 ５００３ ＺｎＯ薄膜 ５００４ 第１の導電型層 ５００５ 第１のｉ型層 ５００６ 第２の導電型層 ５００７ 第１の導電型層 ５００８ 第２のｉ型層 ５００９ 第２の導電型層 ５０１０ 第１の導電型層 ５０１１ 第３のｉ型層 ５０１２ 第２の導電型層 ５０１３ ＩＴＯ ５０１４ 集電電極
入管 ３０１、３０２ 真空容器 ３０３、３０４ ボビン ３０５、３０６ アイドリングローラ ３０７、３０８ コンダクタンスバルブ ３１０、３１１ 排気管 ３１４、３１５ 圧力計 ５１３ 排気管 ６０１、６０２ 真空容器 ６０３、６０４ カソード電極 ６０５、６０６ ガス導入管 ６０７、６０８ 排気管 １０００ 導電性帯状部材 １００２ カソード電極 １００３ 材料ガスの流れ １００４ 接地（アノード）電極 １００５ マグネットローラ １０１０、１０１１ 通気孔 ２０００ 導電性帯状部材 ２００２ カソード電極 ２００３ 材料ガスの流れ ２００４ 接地（アノード）電極 ２００５ マグネットローラ ４００１ ＳＵＳ基板 ４００２ Ａｇ薄膜 ４００３ ＺｎＯ薄膜 ４００４ 第１の導電型層 ４００５ ｉ型層 ４００６ 第２の導電型層 ４００７ ＩＴＯ ４００８ 集電電極 ５００１ ＳＵＳ基板 ５００２ Ａｇ薄膜 ５００３ ＺｎＯ薄膜 ５００４ 第１の導電型層 ５００５ 第１のｉ型層 ５００６ 第２の導電型層 ５００７ 第１の導電型層 ５００８ 第２のｉ型層 ５００９ 第２の導電型層 ５０１０ 第１の導電型層 ５０１１ 第３のｉ型層 ５０１２ 第２の導電型層 ５０１３ ＩＴＯ ５０１４ 集電電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 明 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 西元 智紀 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 矢島 孝博 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (14)
- 【請求項１】 原料ガスを放電空間内へ導入し、電力を
印加して前記原料ガスをプラズマ放電により分解するこ
とによって薄膜を形成する薄膜形成方法において、前記
放電空間に配された電力印加電極の表面積が、接地され
た電極全体の放電空間における表面積よりも大きく、前
記プラズマ放電の生起時における前記電力印加電極の自
己バイアスとしての電位を、接地電極に対して正電位に
することを特徴とする薄膜形成方法。 - 【請求項２】 前記薄膜が、ｎ型非単結晶半導体薄膜ま
たはｐ型非単結晶半導体薄膜であることを特徴とする請
求項１に記載の薄膜形成方法。 - 【請求項３】 前記電力が、高周波電力であることを特
徴とする請求項１または請求項２に記載の薄膜形成方
法。 - 【請求項４】 前記接地された電極が、連続的に移動す
る帯状部材を含むことを特徴とする請求項１〜請求項３
のいずれか１項に記載の薄膜形成方法。 - 【請求項５】 前記電力印加電極の自己バイアス電位
を、＋３０ｖ以上としたことを特徴とする請求項１〜請
求項４のいずれか１項に記載の薄膜形成方法。 - 【請求項６】 前記電力印加電極の自己バイアス電位
を、＋１００ｖ以上としたことを特徴とする請求項１〜
請求項４のいずれか１項に記載の薄膜形成方法。 - 【請求項７】 前記電力印加電極の自己バイアス電位
を、＋１５０ｖ以上としたことを特徴とする請求項１〜
請求項４のいずれか１項に記載の薄膜形成方法。 - 【請求項８】 帯状部材を連続的に移動させて反応容器
内を通過させ、該反応容器の放電空間内へ導入された原
料ガスに電力を印加し、そのプラズマ放電により前記原
料ガス分解することによって、前記帯状部材上に非単結
晶半導体薄膜を形成する非単結晶半導体薄膜形成装置に
おいて、前記放電空間に配された電力印加電極の表面積
が、接地された電極全体の放電空間における表面積より
も大きい表面積を有し、前記プラズマ放電の生起時にお
ける前記電力印加電極の自己バイアスとしての電位が接
地電極に対して正電位となるように構成したことを特徴
とする非単結晶半導体薄膜形成装置。 - 【請求項９】 前記装置は、ｎ型非単結晶半導体薄膜ま
たはｐ型非単結晶半導体薄膜を形成するように構成され
ていることを特徴とする請求項８に記載の非単結晶半導
体薄膜形成装置。 - 【請求項１０】 前記電力印加電極の表面積は、該電力
印加電極表面積の接地された電極全体の放電空間におけ
る表面積対する比率が、１より大きく設定されているこ
とを特徴とする請求項８に記載の非単結晶半導体薄膜形
成装置。 - 【請求項１１】 前記接地された電極が、前記連続的に
移動する帯状部材を含むことを特徴とする請求項８〜請
求項１０のいずれか１項に記載の薄膜形成装置。 - 【請求項１２】 前記電力印加電極の自己バイアス電位
を、＋３０ｖ以上とするように構成されていることを特
徴とする請求項８〜請求項１１のいずれか１項に記載の
薄膜形成方法。 - 【請求項１３】 前記電力印加電極の自己バイアス電位
を、＋１００ｖ以上とするように構成されていることを
特徴とする請求項８〜請求項１１のいずれか１項に記載
の薄膜形成方法。 - 【請求項１４】 前記電力印加電極の自己バイアス電位
を、＋１５０ｖ以上とするように構成されていることを
特徴とする請求項８〜請求項１１のいずれか１項に記載
の薄膜形成方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8023288A JPH09199431A (ja) | 1996-01-17 | 1996-01-17 | 薄膜形成方法および薄膜形成装置 |
| US08/782,811 US5927994A (en) | 1996-01-17 | 1997-01-13 | Method for manufacturing thin film |
| EP97100414A EP0786795A3 (en) | 1996-01-17 | 1997-01-13 | Method for manufacturing thin film, and deposition apparatus |
| KR1019970001275A KR100269929B1 (ko) | 1996-01-17 | 1997-01-17 | 박막 제조방법 및 증착장치 |
| CNB971022712A CN1160483C (zh) | 1996-01-17 | 1997-01-17 | 薄膜制备方法和淀积设备 |
| US09/257,027 US6530341B1 (en) | 1996-01-17 | 1999-02-25 | Deposition apparatus for manufacturing thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8023288A JPH09199431A (ja) | 1996-01-17 | 1996-01-17 | 薄膜形成方法および薄膜形成装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003110439A Division JP2004006812A (ja) | 2003-04-15 | 2003-04-15 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199431A true JPH09199431A (ja) | 1997-07-31 |
Family
ID=12106425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8023288A Pending JPH09199431A (ja) | 1996-01-17 | 1996-01-17 | 薄膜形成方法および薄膜形成装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5927994A (ja) |
| EP (1) | EP0786795A3 (ja) |
| JP (1) | JPH09199431A (ja) |
| KR (1) | KR100269929B1 (ja) |
| CN (1) | CN1160483C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135441A (ja) * | 1997-10-31 | 1999-05-21 | Canon Inc | プラズマｃｖｄ法による薄膜半導体の作製装置及び作製方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3437386B2 (ja) * | 1996-09-05 | 2003-08-18 | キヤノン株式会社 | 光起電力素子、並びにその製造方法 |
| US6159763A (en) * | 1996-09-12 | 2000-12-12 | Canon Kabushiki Kaisha | Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element |
| DE19830402C2 (de) * | 1998-07-08 | 2001-02-22 | Ardenne Anlagentech Gmbh | Verfahren und Vorrichtung zur Abscheidung von Funktionsschichten auf bewegten Substraten in einem PECVD-Prozeß |
| JP2000077402A (ja) * | 1998-09-02 | 2000-03-14 | Tokyo Electron Ltd | プラズマ処理方法および半導体装置 |
| US6547922B2 (en) * | 2000-01-31 | 2003-04-15 | Canon Kabushiki Kaisha | Vacuum-processing apparatus using a movable cooling plate during processing |
| US6638359B2 (en) * | 2000-01-31 | 2003-10-28 | Canon Kabushiki Kaisha | Deposited film forming apparatus and deposited film forming method |
| JP3990867B2 (ja) * | 2000-01-31 | 2007-10-17 | キヤノン株式会社 | 堆積膜形成装置および堆積膜形成方法 |
| JP4510242B2 (ja) | 2000-07-11 | 2010-07-21 | キヤノン株式会社 | 薄膜形成方法 |
| JP2002371357A (ja) | 2001-06-14 | 2002-12-26 | Canon Inc | シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置 |
| US20040011290A1 (en) * | 2002-06-10 | 2004-01-22 | Takaharu Kondo | Apparatus and process for forming deposited film |
| US7655542B2 (en) * | 2006-06-23 | 2010-02-02 | Applied Materials, Inc. | Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device |
| US7501305B2 (en) * | 2006-10-23 | 2009-03-10 | Canon Kabushiki Kaisha | Method for forming deposited film and photovoltaic element |
| US20080173350A1 (en) * | 2007-01-18 | 2008-07-24 | Applied Materials, Inc. | Multi-junction solar cells and methods and apparatuses for forming the same |
| US20080223440A1 (en) * | 2007-01-18 | 2008-09-18 | Shuran Sheng | Multi-junction solar cells and methods and apparatuses for forming the same |
| US8203071B2 (en) * | 2007-01-18 | 2012-06-19 | Applied Materials, Inc. | Multi-junction solar cells and methods and apparatuses for forming the same |
| US7582515B2 (en) * | 2007-01-18 | 2009-09-01 | Applied Materials, Inc. | Multi-junction solar cells and methods and apparatuses for forming the same |
| US20080245414A1 (en) * | 2007-04-09 | 2008-10-09 | Shuran Sheng | Methods for forming a photovoltaic device with low contact resistance |
| US7875486B2 (en) * | 2007-07-10 | 2011-01-25 | Applied Materials, Inc. | Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning |
| US20090104733A1 (en) * | 2007-10-22 | 2009-04-23 | Yong Kee Chae | Microcrystalline silicon deposition for thin film solar applications |
| US20090130827A1 (en) * | 2007-11-02 | 2009-05-21 | Soo Young Choi | Intrinsic amorphous silicon layer |
| US7741144B2 (en) * | 2007-11-02 | 2010-06-22 | Applied Materials, Inc. | Plasma treatment between deposition processes |
| WO2010014058A1 (en) * | 2008-07-30 | 2010-02-04 | United Solar Ovonic Llc | System and method for manufacturing thin film electrical devices |
| US20100059110A1 (en) * | 2008-09-11 | 2010-03-11 | Applied Materials, Inc. | Microcrystalline silicon alloys for thin film and wafer based solar applications |
| JP5648349B2 (ja) * | 2009-09-17 | 2015-01-07 | 東京エレクトロン株式会社 | 成膜装置 |
| US20130104803A1 (en) * | 2010-03-03 | 2013-05-02 | Mitsui Engineering & Shipbuilding Co., Ltd. | Thin film forming apparatus |
| US20110232753A1 (en) * | 2010-03-23 | 2011-09-29 | Applied Materials, Inc. | Methods of forming a thin-film solar energy device |
| TWI453295B (zh) * | 2012-10-12 | 2014-09-21 | Iner Aec Executive Yuan | 氣體隔離腔及其電漿鍍膜裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400409A (en) * | 1980-05-19 | 1983-08-23 | Energy Conversion Devices, Inc. | Method of making p-doped silicon films |
| US4690746A (en) * | 1986-02-24 | 1987-09-01 | Genus, Inc. | Interlayer dielectric process |
| DE3606959A1 (de) * | 1986-03-04 | 1987-09-10 | Leybold Heraeus Gmbh & Co Kg | Vorrichtung zur plasmabehandlung von substraten in einer durch hochfrequenz angeregten plasmaentladung |
| US5763937A (en) * | 1990-03-05 | 1998-06-09 | Vlsi Technology, Inc. | Device reliability of MOS devices using silicon rich plasma oxide films |
| DE4022708A1 (de) * | 1990-07-17 | 1992-04-02 | Balzers Hochvakuum | Aetz- oder beschichtungsanlagen |
| DE4025396A1 (de) * | 1990-08-10 | 1992-02-13 | Leybold Ag | Einrichtung fuer die herstellung eines plasmas |
| DE4039930A1 (de) * | 1990-12-14 | 1992-06-17 | Leybold Ag | Vorrichtung fuer plasmabehandlung |
| DE4233895C2 (de) * | 1992-10-08 | 1996-11-28 | Juergen Prof Dr Engemann | Vorrichtung zur Behandlung von durch einen Wickelmechanismus bewegten bahnförmigen Materialien mittels eines reaktiven bzw. nichtreaktiven, durch Hochfrequenz- oder Pulsentladung erzeugten Niederdruckplasmas |
| JP3107971B2 (ja) * | 1994-05-17 | 2000-11-13 | 株式会社半導体エネルギー研究所 | 気相反応装置 |
-
1996
- 1996-01-17 JP JP8023288A patent/JPH09199431A/ja active Pending
-
1997
- 1997-01-13 EP EP97100414A patent/EP0786795A3/en not_active Withdrawn
- 1997-01-13 US US08/782,811 patent/US5927994A/en not_active Expired - Lifetime
- 1997-01-17 KR KR1019970001275A patent/KR100269929B1/ko not_active IP Right Cessation
- 1997-01-17 CN CNB971022712A patent/CN1160483C/zh not_active Expired - Fee Related
-
1999
- 1999-02-25 US US09/257,027 patent/US6530341B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135441A (ja) * | 1997-10-31 | 1999-05-21 | Canon Inc | プラズマｃｖｄ法による薄膜半導体の作製装置及び作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1160483C (zh) | 2004-08-04 |
| US6530341B1 (en) | 2003-03-11 |
| EP0786795A2 (en) | 1997-07-30 |
| KR970060369A (ko) | 1997-08-12 |
| US5927994A (en) | 1999-07-27 |
| EP0786795A3 (en) | 1998-05-27 |
| CN1163945A (zh) | 1997-11-05 |
| KR100269929B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09199431A (ja) | 薄膜形成方法および薄膜形成装置 | |
| US6159763A (en) | Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element | |
| JPH11246971A (ja) | 微結晶シリコン系薄膜の作製方法及び作製装置 | |
| JP3437386B2 (ja) | 光起電力素子、並びにその製造方法 | |
| EP0616729B1 (en) | Semiconductor device and microwave process for its manufacture | |
| JPH08298333A (ja) | 半導体被膜作製装置および薄膜太陽電池および薄膜太陽電池の作製方法 | |
| US20080268564A1 (en) | Method and apparatus for forming deposited film | |
| JP3684013B2 (ja) | 半導体薄膜及び光起電力素子の作製装置 | |
| JP3679494B2 (ja) | 非単結晶半導体薄膜の形成装置および方法 | |
| JP3673593B2 (ja) | 非単結晶半導体薄膜の形成装置および方法 | |
| JP2004006812A (ja) | 薄膜形成方法 | |
| JP3683999B2 (ja) | 非単結晶半導体薄膜の形成方法および形成装置 | |
| JP3690772B2 (ja) | 光起電力素子の形成装置及び形成方法 | |
| JP3403039B2 (ja) | プラズマｃｖｄ法による薄膜半導体の作製装置及び作製方法 | |
| JP3684012B2 (ja) | 光起電力素子の作製方法 | |
| JP3403038B2 (ja) | プラズマｃｖｄ法による薄膜半導体の作製装置及び作製方法 | |
| JPH09283453A (ja) | 非単結晶半導体薄膜の形成装置および方法 | |
| JP3403001B2 (ja) | プラズマｃｖｄ法による薄膜半導体の作製装置及び作製方法 | |
| JP2000183383A (ja) | 堆積膜の形成方法及び形成装置 | |
| JP2002009319A (ja) | 堆積膜形成装置 | |
| JPH10233367A (ja) | 非単結晶半導体薄膜の形成装置、非単結晶半導体薄膜の形成方法、及び光起電力素子の製造方法 | |
| JP2001355073A (ja) | 堆積膜形成装置 | |
| JP3483549B2 (ja) | 堆積膜形成方法および堆積膜形成装置 | |
| JP3631021B2 (ja) | 堆積膜形成方法および堆積膜形成装置 | |
| JP3478745B2 (ja) | 堆積膜形成方法および堆積膜形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080814 |