JPH09162784A - Roll-off filter - Google Patents
Roll-off filterInfo
- Publication number
- JPH09162784A JPH09162784A JP31498795A JP31498795A JPH09162784A JP H09162784 A JPH09162784 A JP H09162784A JP 31498795 A JP31498795 A JP 31498795A JP 31498795 A JP31498795 A JP 31498795A JP H09162784 A JPH09162784 A JP H09162784A
- Authority
- JP
- Japan
- Prior art keywords
- calculator
- response
- lobe
- filter
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はデジタル信号の伝送
において帯域制限を行うために設けられるロールオフフ
ィルタに関し、特にロールオフ率の小さいロールオフフ
ィルタのデジタル回路の構成に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a roll-off filter provided to limit a band in transmission of digital signals, and more particularly to a configuration of a digital circuit of a roll-off filter having a small roll-off rate.
【0002】[0002]
【従来の技術】デジタル信号の伝送において、高周波成
分を除去し帯域を制限するためにLPFが必要となる。
通常用いられるLPFは、図2に示すようなDTL(D
elayed Tap Line)を使ったロールオフ
フィルタである。DTLを使うことにより、より小さな
ロールオフ率αのフィルタを作成することが可能であ
る。フィルタは、その構成要素として、複数の遅延素子
21、加算器24の他に、乗算器22を遅延タップ23
の数Nだけ必要とする。この遅延タップ数Nはフィルタ
出力を計算するのに必要な総サンプル数、すなわちシン
ボルあたりのサンプリング数及びフィルタ計算に使用す
るシンボル数に比例し、Nが大きいほど、フィルタ出力
の高周波成分を除去するのが容易になる。2. Description of the Related Art In the transmission of digital signals, an LPF is required to remove high frequency components and limit the band.
A commonly used LPF is a DTL (D
It is a roll-off filter that uses an elapsed Tap Line). By using DTL, it is possible to create a filter with a smaller roll-off rate α. The filter includes, as its constituent elements, a multiplier 22 and a delay tap 23 in addition to the plurality of delay elements 21 and the adder 24.
The number N is required. The number N of delay taps is proportional to the total number of samples required to calculate the filter output, that is, the number of samplings per symbol and the number of symbols used for filter calculation. The larger N is, the higher the frequency component of the filter output is removed. It will be easier.
【0003】[0003]
【発明が解決しようとする課題】ところで、ロールオフ
率αの小さいフィルタを設計する場合に、フィルタのタ
ップ係数|ck |(kは1〜Nの自然数)が収束しにく
くなるため、Nを大きくする必要がある。すなわち、ロ
ールオフ率αを小さくすると、乗算器22の数が増加す
る。一般に、乗算器は加算器等に比べて、回路規模がそ
れ単体で大きく消費電力も多い。ゆえに、乗算器の増加
は回路全体に与える影響が大きく、従来方式ではフィル
タの性能向上は装置全体の規模の増加を必要とする。By the way, when designing a filter having a small roll-off rate α, it is difficult for the tap coefficient │c k │ (k is a natural number of 1 to N) of the filter to converge. Need to be bigger. That is, when the roll-off rate α is reduced, the number of multipliers 22 increases. In general, a multiplier has a larger circuit scale and consumes more power than an adder or the like. Therefore, an increase in the number of multipliers has a large effect on the entire circuit, and in the conventional method, the performance improvement of the filter requires an increase in the scale of the entire device.
【0004】そこで、本発明の課題は、計算量を低減
し、回路規模の縮小に有効なロールオフフィルタを提供
することにある。Therefore, an object of the present invention is to provide a roll-off filter which reduces the amount of calculation and is effective in reducing the circuit scale.
【0005】[0005]
【課題を解決するための手段】本発明のロールオフフィ
ルタは、インパルス応答のメインローブについてトラン
スバーサルフィルタを用いて計算を行うメインローブ計
算器と、メインローブ以外のサイドローブについてサイ
ン波による近似計算を用いて計算を行うサイドローブ計
算器と、前記メインローブ計算器の出力と前記サイドロ
ーブ計算器の出力とを加算する加算器とで構成したこと
を特徴とする。A roll-off filter according to the present invention is a main lobe calculator for calculating a main lobe of an impulse response using a transversal filter, and an approximate calculation by a sine wave for side lobes other than the main lobe. And a side lobe calculator that performs calculation using the above, and an adder that adds the output of the main lobe calculator and the output of the side lobe calculator.
【0006】なお、前記メインローブ計算器は、入力信
号を遅延させるための遅延素子と、該遅延素子の信号を
受けるメインローブ応答計算器とで構成され、該メイン
ローブ応答計算器は、(n−1)(nはシンボルあたり
のサンプル数に1を加えた値)個の遅延素子と、これら
の遅延素子の入力側あるいは出力側に接続したタップ係
数ai(iは1〜nの自然数)のn個の乗算器と、これ
らの乗算器の出力を加算する加算器とから成るトランス
バーサルフィルタで構成される。The main lobe calculator is composed of a delay element for delaying an input signal and a main lobe response calculator for receiving the signal of the delay element. The main lobe response calculator is (n -1) (n is a value obtained by adding 1 to the number of samples per symbol) delay elements, and tap coefficients a i connected to the input side or the output side of these delay elements (i is a natural number of 1 to n) Of n multipliers and an adder that adds the outputs of these multipliers.
【0007】また、前記サイドローブ計算器は、サイン
波による係数の近似計算を用いてサイドローブの波形を
生成する波形生成器と、該波形生成器に接続されてサイ
ドローブの片側を計算する第1のサイドローブ応答計算
器と、これに接続された遅延素子と、該遅延素子に接続
されて前記サイドローブの残りの片側を計算する第2の
サイドローブ応答計算器と、前記第1及び第2のサイド
ローブ応答計算器の出力を加算する加算器とで構成され
る。The sidelobe calculator is a waveform generator for generating a sidelobe waveform by using an approximate calculation of a coefficient by a sine wave, and a first side connected to the waveform generator for calculating one side of the sidelobe. One sidelobe response calculator, a delay element connected to the one sidelobe response calculator, a second sidelobe response calculator connected to the delay element to calculate the other side of the sidelobe; 2 and an adder that adds the outputs of the side lobe response calculators.
【0008】[0008]
【作用】本発明においては、フィルタの応答波形の特性
に大きく影響するメインローブについては従来通り正確
に計算を行うが、それ以外のサイドローブの部分に関し
てはサイン波で近似して計算を行うことで、計算量の低
減すなわち乗算器の削減を図った。すなわち、図3に示
すような応答波形を出力するロールオフフィルタについ
て考えると、図3におけるメインローブ31の部分とそ
れ以外のサイドローブ32の部分にわけて計算を行う。
そして、サイドローブ32に関しては図2におけるck
の式から係数を求めるのではなく、サイン波で近似計算
した係数を用いることにより計算量を低減する。In the present invention, the main lobe, which greatly affects the characteristics of the response waveform of the filter, is accurately calculated as before, but the other side lobes are calculated by approximation with a sine wave. Therefore, the amount of calculation, that is, the number of multipliers is reduced. That is, considering a roll-off filter that outputs a response waveform as shown in FIG. 3, the calculation is performed separately for the main lobe 31 portion and the other side lobe 32 portion in FIG.
Then, regarding the side lobe 32, c k in FIG.
The calculation amount is reduced by using the coefficient approximated by the sine wave instead of obtaining the coefficient from the equation.
【0009】[0009]
【発明の実施の形態】図3のような応答波形をもつロー
ルオフフィルタについて考える。ここで、シンボルあた
りのサンプル数を4、インパルス応答の期間を8シンボ
ルとし、以下に述べる回路では、クロック周波数はサン
プリング周波数に等しいものとする。フィルタ出力は、
図1に示すように、メインローブ計算器11とサイドロ
ーブ計算器12によってそれぞれ計算され、加算器13
によって加算される。BEST MODE FOR CARRYING OUT THE INVENTION Consider a roll-off filter having a response waveform as shown in FIG. Here, the number of samples per symbol is 4, the period of the impulse response is 8 symbols, and in the circuit described below, the clock frequency is equal to the sampling frequency. The filter output is
As shown in FIG. 1, the main lobe calculator 11 and the side lobe calculator 12 respectively calculate and adder 13
Is added.
【0010】メインローブ計算器11は遅延素子111
とメインローブ応答計算器112からなる。この遅延素
子111は、サイドローブの応答部分の後ろにメインロ
ーブの応答をつなげるため、入力信号を遅延させてい
る。ここで、遅延素子111の遅延時間t1 は、シンボ
ルあたりのサンプル数が4であるから、図3よりt1 =
3×4=12である。メインローブ応答計算器112
は、図4に示す様なn−1個の遅延素子41と、n個の
乗算器42と、n本のタップ線43と、加算器44から
なるトランスバーサルフィルタを使用する。この図4の
トランスバーサルフィルタをメインローブ応答計算器と
して使用する場合、nはシンボル辺りのサンプル数の2
倍に1を加えたもの、すなわちn=2×4+1=9であ
る。また乗算器の係数ai (i=1,…,n)は、事前
に最適になるように設定された値を使用する。The main lobe calculator 11 includes a delay element 111.
And a main lobe response calculator 112. The delay element 111 delays the input signal in order to connect the response of the main lobe after the response portion of the side lobe. Here, since the number of samples per symbol is 4, the delay time t 1 of the delay element 111 is t 1 =
3 × 4 = 12. Mainlobe response calculator 112
Uses a transversal filter including n-1 delay elements 41, n multipliers 42, n tap lines 43, and an adder 44 as shown in FIG. When the transversal filter of FIG. 4 is used as the main lobe response calculator, n is 2 which is the number of samples around the symbol.
One times the sum, that is, n = 2 × 4 + 1 = 9. As the coefficient a i (i = 1, ..., N) of the multiplier, a value set in advance to be optimal is used.
【0011】一方、サイドローブ計算器12は、サイン
波による係数の近似計算を用いてサイドローブの波形を
生成する波形生成器121と、波形生成器121で生成
された波形をそれぞれ加算して、サイドローブの片側を
それぞれ計算するサイドローブ応答計算器122,12
3と遅延素子124と、加算器125からなる。On the other hand, the side lobe calculator 12 adds the waveforms generated by the waveform generator 121 and the waveform generator 121 for generating the side lobe waveform by using the approximate calculation of the coefficient by the sine wave, Sidelobe response calculators 122 and 12 for calculating one side of the sidelobe, respectively
3, delay element 124, and adder 125.
【0012】波形生成器121は、メインローブ応答計
算器112と同様に図4のトランスバーサルフィルタを
使用する。この場合、nにはシンボルあたりのサンプル
数が入るのでn=4であり、乗算器の係数ai (i=
1,…,n)は、サイン波の0からπまでの区間をnで
分割し、それぞれの振幅値をai として用いるものとす
る。The waveform generator 121 uses the transversal filter of FIG. 4 similarly to the main lobe response calculator 112. In this case, n = 4 because n is the number of samples per symbol, and the multiplier coefficient a i (i =
1, ..., N), the section from 0 to π of the sine wave is divided by n, and each amplitude value is used as a i .
【0013】サイドローブ応答計算器122,123は
共に、図5で示されるような(n−1)×m個の遅延素
子51と、n個の乗算器52と、n本のタップ線53
と、加算器54からなる回路を使用する。ここで、nは
片側で計算すべきシンボル数からメインローブの部分を
引いたものであり、n=(総シンボル数÷2)−1=3
となる。また、各タップ間の遅延時間は1シンボル時間
となるので、m=4である。乗算器の係数bi (i=
1,…,n)は、あらかじめ求められた最適値を使用す
る。このとき図3の応答波形をみてわかるとおり、サイ
ドローブの応答波形はメインローブをはさんで対象であ
ることから、サイドローブ応答計算器122と123の
乗算器の係数は対象なものを使用できる。すなわち、サ
イドローブ応答計算器122の乗算器の係数をb2i,サ
イドローブ応答計算器123の乗算器の係数をb3iとす
ると、b21=b3n,…,b2i=b3 (n-i-1) ,…,b2n
=b31である。これは係数を記憶させる素子はサイドロ
ーブ応答計算器122及び123で使用する乗算器の総
数ではなく、その半分でよいことを意味する。Both sidelobe response calculators 122 and 123 have (n-1) .times.m delay elements 51, n multipliers 52, and n tap lines 53 as shown in FIG.
And a circuit consisting of an adder 54 is used. Here, n is the number of symbols to be calculated on one side minus the part of the main lobe, and n = (total number of symbols / 2) -1 = 3.
Becomes Also, since the delay time between each tap is one symbol time, m = 4. Multiplier coefficient b i (i =
For 1, ..., N), the optimum value obtained in advance is used. At this time, as can be seen from the response waveform of FIG. 3, the response waveform of the side lobe is the object across the main lobe, so that the coefficient of the multiplier of the side lobe response calculators 122 and 123 can be the object. . That is, when the coefficient of the multiplier of the sidelobe response calculator 122 is b 2i and the coefficient of the multiplier of the sidelobe response calculator 123 is b 3i , b 21 = b 3n , ..., B 2i = b 3 (ni- 1) , ..., b 2n
= A b 31. This means that the number of elements for storing coefficients is not the total number of multipliers used in the sidelobe response calculators 122 and 123, but half of them.
【0014】サイドローブ応答計算器122と123の
間にある遅延素子124はメインローブの出力が入るの
で遅延時間t2 は3シンボル時間、この場合ではt2 =
3×4=12となる。The delay element 124 between the sidelobe response calculators 122 and 123 receives the output of the main lobe, so the delay time t 2 is 3 symbol times, in this case t 2 =
3 × 4 = 12.
【0015】本発明を適用した上記のような回路を使用
すると乗算器の総数は9+4+6=19となる。従来型
で必要な乗算器の数は総サンプル数Nに等しく、N=4
×8+1=33であるので、乗算器は明らかに削減され
ていることがわかる。When the above circuit to which the present invention is applied is used, the total number of multipliers is 9 + 4 + 6 = 19. Conventionally, the number of multipliers required is equal to the total number of samples N, N = 4
Since x8 + 1 = 33, it can be seen that the number of multipliers is obviously reduced.
【0016】[0016]
【発明の効果】従来のフィルタでは、基本的には応答波
形全域にわたってタップからの出力にそれぞれ異なる係
数をかけて計算を行っていたため、タップ数と同じ数だ
けの乗算器が必要であったが、本発明においては、フィ
ルタの特性に大きく影響するメインローブについては正
確に計算をおこない、それ以外の部分の応答波形をサイ
ン波で近似計算することにより係数計算を削減し、その
結果として乗算器の個数を削減、回路規模の縮小、計算
時間の短縮を実現した。In the conventional filter, basically, the outputs from the taps are multiplied by different coefficients over the entire response waveform for calculation, so that the same number of multipliers as the number of taps is required. In the present invention, the main lobe, which greatly affects the characteristics of the filter, is accurately calculated, and the coefficient calculation is reduced by approximating the response waveform of the other part with a sine wave, and as a result, the multiplier The number of components has been reduced, the circuit scale has been reduced, and the calculation time has been shortened.
【図1】本発明におけるロールオフフィルタの実施例を
示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of a roll-off filter in the present invention.
【図2】従来使用されてきたロールオフフィルタに関す
る回路構成図である。FIG. 2 is a circuit configuration diagram of a roll-off filter which has been conventionally used.
【図3】本発明におけるロールオフフィルタの実施例の
応答を示す図である。FIG. 3 is a diagram showing a response of an embodiment of a roll-off filter according to the present invention.
【図4】本発明においてメインローブの応答計算および
サイドローブの波形の生成の際に使用するDTLの詳細
図である。FIG. 4 is a detailed diagram of a DTL used in the main lobe response calculation and side lobe waveform generation in the present invention.
【図5】本発明においてサイドローブの応答計算に使用
される回路の詳細図である。FIG. 5 is a detailed diagram of a circuit used for sidelobe response calculation in the present invention.
11 メインローブ計算器 12 サイドローブ計算器 21、41、51 遅延素子 22、42、52 乗算器 23、43、53 タップ線 24、44、54 加算器 11 Main Lobe Calculator 12 Side Lobe Calculator 21, 41, 51 Delay Element 22, 42, 52 Multiplier 23, 43, 53 Tap Line 24, 44, 54 Adder
Claims (3)
トランスバーサルフィルタを用いて計算を行うメインロ
ーブ計算器と、メインローブ以外のサイドローブについ
てサイン波による近似計算を用いて計算を行うサイドロ
ーブ計算器と、前記メインローブ計算器の出力と前記サ
イドローブ計算器の出力とを加算する加算器とで構成し
たことを特徴とするロールオフフィルタ。1. A main lobe calculator for calculating a main lobe of an impulse response by using a transversal filter, and a side lobe calculator for calculating side lobes other than the main lobe by using an approximate calculation by a sine wave. A roll-off filter comprising an adder for adding the output of the main lobe calculator and the output of the side lobe calculator.
いて、前記メインローブ計算器は、入力信号を遅延させ
るための遅延素子と、該遅延素子の信号を受けるメイン
ローブ応答計算器とで構成され、該メインローブ応答計
算器は、(n−1)(nはシンボルあたりのサンプル数
に1を加えた値)個の遅延素子と、これらの遅延素子の
入力側あるいは出力側に接続したタップ係数ai(iは
1〜nの自然数)のn個の乗算器と、これらの乗算器の
出力を加算する加算器とから成るトランスバーサルフィ
ルタで構成されることを特徴とするロールオフフィル
タ。2. The roll-off filter according to claim 1, wherein the main lobe calculator includes a delay element for delaying an input signal and a main lobe response calculator for receiving a signal from the delay element. The main lobe response calculator has (n-1) (n is a value obtained by adding 1 to the number of samples per symbol) delay elements and a tap coefficient a connected to the input side or the output side of these delay elements. A roll-off filter comprising a transversal filter including n multipliers of i (i is a natural number of 1 to n) and an adder that adds outputs of these multipliers.
ィルタにおいて、前記サイドローブ計算器は、サイン波
による係数の近似計算を用いてサイドローブの波形を生
成する波形生成器と、該波形生成器に接続されてサイド
ローブの片側を計算する第1のサイドローブ応答計算器
と、これに接続された遅延素子と、該遅延素子に接続さ
れて前記サイドローブの残りの片側を計算する第2のサ
イドローブ応答計算器と、前記第1及び第2のサイドロ
ーブ応答計算器の出力を加算する加算器とで構成される
ことを特徴とするロールオフフィルタ。3. The roll-off filter according to claim 1 or 2, wherein the side lobe calculator generates a side lobe waveform by using an approximate calculation of a coefficient by a sine wave, and the waveform generator. A first side lobe response calculator connected to the first side lobe response calculator, a delay element connected to the first side lobe response calculator and a second side lobe response calculator connected to the delay element to calculate the remaining one side of the side lobe. A roll-off filter comprising a sidelobe response calculator and an adder for adding outputs of the first and second sidelobe response calculators.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31498795A JP2877189B2 (en) | 1995-12-04 | 1995-12-04 | Roll-off filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31498795A JP2877189B2 (en) | 1995-12-04 | 1995-12-04 | Roll-off filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09162784A true JPH09162784A (en) | 1997-06-20 |
JP2877189B2 JP2877189B2 (en) | 1999-03-31 |
Family
ID=18060054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31498795A Expired - Fee Related JP2877189B2 (en) | 1995-12-04 | 1995-12-04 | Roll-off filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2877189B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005354677A (en) * | 2004-05-13 | 2005-12-22 | Ntt Docomo Inc | Path searcher and path searching method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103823177B (en) * | 2014-02-20 | 2016-09-07 | 广东省电信规划设计院有限公司 | Performance of filter detection method based on THE DESIGN OF WINDOW FUNCTION and system |
-
1995
- 1995-12-04 JP JP31498795A patent/JP2877189B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005354677A (en) * | 2004-05-13 | 2005-12-22 | Ntt Docomo Inc | Path searcher and path searching method |
JP4627008B2 (en) * | 2004-05-13 | 2011-02-09 | 株式会社エヌ・ティ・ティ・ドコモ | Path searcher and path search method |
Also Published As
Publication number | Publication date |
---|---|
JP2877189B2 (en) | 1999-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6190514A (en) | Music signal processor | |
US7612281B2 (en) | Reverberation effect adding device | |
JP2008017511A (en) | Digital filter having high precision and high efficiency | |
US5990831A (en) | FFT implementation of digital antenna arry processing in GNSS receivers | |
Guarch et al. | An architecture for real-time arbitrary and variable sampling rate conversion with application to the processing of harmonic signals | |
JPH09162784A (en) | Roll-off filter | |
JP3419865B2 (en) | Noise reduction device | |
KR930012023B1 (en) | Bpsk modulator with smoothe envelope | |
JPH0865107A (en) | Digital interpolation filter circuit | |
US6772022B1 (en) | Methods and apparatus for providing sample rate conversion between CD and DAT | |
JP2885121B2 (en) | Digital filter | |
US6003055A (en) | Digital filter interpolation circuit | |
US6768434B1 (en) | High speed x/sine(x) correction circuit | |
WO2005002051A1 (en) | Digital filter | |
JP3419866B2 (en) | Noise reduction device | |
US20050120067A1 (en) | Digital filter designing method, digital filter designing program, digital filter | |
Neelima et al. | Design and Evaluation of 32-Bit N-Tap FIR Filter for Audio Processing Applications | |
JP4989575B2 (en) | Filter and filter configuration method | |
JP3141523B2 (en) | Finite impulse response filter device | |
JP2628506B2 (en) | Digital filter | |
US6868127B2 (en) | Signal receiving circuit and signal receiving method | |
KR100267251B1 (en) | Method and system for minimizing Finite Impulse Response Filter | |
RU2006936C1 (en) | Programmable digital filter | |
JPS62172809A (en) | Digital filter | |
EP1211806A1 (en) | A parallel implementation for digital infinite impulse response filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981224 |
|
LAPS | Cancellation because of no payment of annual fees |