[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH09167789A - Evaluation method for semiconductor device - Google Patents

Evaluation method for semiconductor device

Info

Publication number
JPH09167789A
JPH09167789A JP7325928A JP32592895A JPH09167789A JP H09167789 A JPH09167789 A JP H09167789A JP 7325928 A JP7325928 A JP 7325928A JP 32592895 A JP32592895 A JP 32592895A JP H09167789 A JPH09167789 A JP H09167789A
Authority
JP
Japan
Prior art keywords
evaluation
semiconductor substrate
light
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7325928A
Other languages
Japanese (ja)
Inventor
Takanobu Kamakura
倉 孝 信 鎌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7325928A priority Critical patent/JPH09167789A/en
Publication of JPH09167789A publication Critical patent/JPH09167789A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a highly reliable method for evaluating a semiconductor substrate. SOLUTION: A wafer 110 to be evaluated is mounted on a stage 101 and the position and angle of wafer 110 are adjusted at a control processing section 108. The wafer 110 on the stage 101 is then irradiated sequentially or simultaneously with X-rays, argon laser light and YAG laser light from a light source section 102 and the reflected light or fluorescence is detected by means of a condenser 104 or a light receiving unit 105 in order to perform fluorescent X-ray analysis, locking curve measurement, PL inspection and detect inspection of the wafer 110. Respective characteristics measured through the inspection process are compared with the final pass/fail decision results for a semiconductor laser made of a wafer 110 passed through the inspection process and the evaluation criterion of wafer 10 is determined or corrected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板の評価
装置および評価方法に関するものであり、より詳細に
は、半導体基板上に形成した薄膜の膜厚、組成、発光特
性、結晶欠陥等を非破壊評価するための装置および方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate evaluation apparatus and evaluation method, and more particularly, to a film thickness, composition, emission characteristics, crystal defects, etc. of a thin film formed on a semiconductor substrate. The present invention relates to an apparatus and method for destructive evaluation.

【0002】[0002]

【従来の技術】従来の半導体基板の評価方法の一例につ
いて、半導体基板上にエピタキシャル成長させた薄膜の
評価を行う場合を例に採って説明する。
2. Description of the Related Art An example of a conventional method for evaluating a semiconductor substrate will be described by taking the case of evaluating a thin film epitaxially grown on a semiconductor substrate as an example.

【0003】デバイスの高性能化等にともない、例えば
ヘテロ接合化合物半導体エピタキシャルウエハでは、エ
ピタキシャル成長によって、厚さ数nmから数十nmの
超薄膜を何十層も積層させるのが一般的である。このよ
うな薄膜では、各層の膜厚、組成、ドーピングの濃度、
界面の急峻性等を再現性良く維持することは困難であ
り、成長バッチごとに薄膜の諸特性が変動してしまう。
このため、半導体製造技術においては、半導体基板に薄
膜を形成した後に薄膜評価工程を設け、半導体基板の良
/不良を選別するとともに、薄膜形成装置(MBE装置
またはMOCVD装置等)のパラメータを修正する必要
がある。
With the improvement in performance of devices, for example, in a heterojunction compound semiconductor epitaxial wafer, it is common to stack dozens of ultrathin films having a thickness of several nm to several tens nm by epitaxial growth. In such a thin film, the thickness of each layer, composition, concentration of doping,
It is difficult to maintain the steepness of the interface and the like with good reproducibility, and the characteristics of the thin film vary from growth batch to growth batch.
For this reason, in the semiconductor manufacturing technology, a thin film evaluation step is provided after forming a thin film on a semiconductor substrate to select whether the semiconductor substrate is good or defective and to correct the parameters of the thin film forming apparatus (MBE apparatus or MOCVD apparatus, etc.). There is a need.

【0004】図9は、従来の評価方法の手順を概略的に
示すフローチャートである。
FIG. 9 is a flow chart schematically showing the procedure of a conventional evaluation method.

【0005】図9に示したように、従来の評価方法で
は、まず、同一バッチのすべての半導体ウエハに対して
薄膜のエピタキシャル成長を行い(S901)、続い
て、これらの半導体ウエハの中から評価用の半導体ウエ
ハを選別する(S902)。そして、選別された半導体
ウエハについて、以下のような評価試験を順次行う。
As shown in FIG. 9, in the conventional evaluation method, first, a thin film is epitaxially grown on all the semiconductor wafers in the same batch (S901), and subsequently, the semiconductor wafers for evaluation are selected from these semiconductor wafers. The semiconductor wafers of are selected (S902). Then, the following evaluation tests are sequentially performed on the selected semiconductor wafers.

【0006】そして、この半導体ウエハを膜品質評価装
置にセットし、エピタキシャル成長層の膜品質の検査を
行う(S903)。この膜品質では、半導体ウエハを斜
光装置のウエハステージにセットした後、パーティクル
・カウンタと称される表面異物検査装置と光学顕微鏡と
を用いて、半導体ウエハ全面のパーティクルの個数を計
数する。
Then, this semiconductor wafer is set in a film quality evaluation device, and the film quality of the epitaxial growth layer is inspected (S903). With this film quality, after the semiconductor wafer is set on the wafer stage of the oblique light device, the number of particles on the entire surface of the semiconductor wafer is counted using a surface foreign matter inspection device called a particle counter and an optical microscope.

【0007】次に、この半導体ウエハを搬送してX線回
折装置のウエハステージにセットし、任意の設定位置に
ついて、エピタキシャル成長層のロッキングカーブを測
定する(S904)。この測定では、X線源からエピタ
キシャル成長層にX線を照射し、回折光の光強度をシン
チレーションカウンタで測定する。これにより、エピタ
キシャル成長層の組成、膜厚等を特定することができ
る。
Next, this semiconductor wafer is transported and set on the wafer stage of the X-ray diffraction apparatus, and the rocking curve of the epitaxial growth layer is measured at an arbitrary set position (S904). In this measurement, the epitaxial growth layer is irradiated with X-rays from an X-ray source, and the light intensity of the diffracted light is measured with a scintillation counter. As a result, the composition, film thickness, etc. of the epitaxial growth layer can be specified.

【0008】続いて、この半導体ウエハを搬送してPL
(Photo Luminescence)評価装置のウエハステージにセッ
トし、任意の設定位置について、フォト・ルミネッセン
スの発光強度を測定する(S905)。この発光強度の
測定によれば、この半導体ウエハを用いて製造された半
導体レーザの発光波長を特定することができる。
Then, the semiconductor wafer is transferred to a PL
(Photo Luminescence) Set on the wafer stage of the evaluation device, and measure the photoluminescence emission intensity at an arbitrary set position (S905). By measuring the emission intensity, the emission wavelength of the semiconductor laser manufactured using this semiconductor wafer can be specified.

【0009】その後、これらの各特性(S903〜S9
05)の結果に基づいて、当該バッチの半導体ウエハの
薄膜品質の良否を判断する(S906)。本発明者等の
検討によれば、この品質評価は、上述の各特性の結果を
別々に検討して判断するのではなく、これらの特性を相
互に関連付けて判断することが望ましい。例えば、斜光
装置で測定した特性(すなわちパーティクルの個数)は
「不良」であっても、X線回折装置やPL評価装置で測
定した特性が非常に良好であった場合は、品質評価を
「良」とする場合もある。検査項目のいずれか一種類が
「不良」となった場合は常に品質評価を「不良」と判断
することとした場合、必要以上に歩留りを低下させるこ
ととなって製造コスト上昇の原因となるからである。こ
こで、各特性の相互の関連性は、当該半導体ウエハを用
いて作製する半導体装置の種類や集積度、用途等によっ
て異なり、上述の各特性の測定結果を半導体装置の最終
的な良/不良の判断結果と比較すること等によって経験
的に決定される。
Thereafter, each of these characteristics (S903 to S9)
Based on the result of (05), the quality of the thin film of the semiconductor wafer of the batch is judged (S906). According to the study by the present inventors, it is desirable that this quality evaluation is determined by associating these characteristics with each other, rather than by separately examining the results of the above-described characteristics. For example, even if the characteristic (that is, the number of particles) measured by the oblique light device is “poor”, if the characteristic measured by the X-ray diffractometer or the PL evaluation device is very good, the quality evaluation is “good”. In some cases. If any one of the inspection items is "defective", if the quality evaluation is always judged as "defective", the yield will be reduced more than necessary and it will cause an increase in manufacturing cost. Is. Here, the mutual relevance of each characteristic differs depending on the type, degree of integration, application, etc. of a semiconductor device manufactured using the semiconductor wafer, and the measurement result of each characteristic described above is used as the final pass / fail of the semiconductor device. It is determined empirically by comparing with the judgment result of.

【0010】そして、このような品質評価をクリアした
場合のみ、当該バッチの他の半導体ウエハを次の製造工
程に投入する。
Only when the quality evaluation is cleared, another semiconductor wafer of the batch is put into the next manufacturing process.

【0011】[0011]

【発明が解決しようとする課題】上述のように、半導体
ウエハの膜品質評価では、複数種類の特性についての測
定結果に基づいて評価を行うのが一般的である。このよ
うに複数種類の測定を行う場合、従来は、測定項目ごと
に異なる評価装置を使用していたため、各測定ごとに半
導体ウエハを移送してウエハステージにセットしなけれ
ばならなかった。例えば、図9に示した評価方法の場
合、斜光装置→X線回折装置→PL評価装置の順で半導
体ウエハを移送する必要が生じる。このため、従来の評
価方法において、半導体ウエハ表面の同一箇所について
複数項目の検査を行うためには、半導体ウエハの評価箇
所をサインペン等でマーキングする必要があった。
As described above, in the film quality evaluation of the semiconductor wafer, it is general to perform the evaluation based on the measurement results of a plurality of types of characteristics. When a plurality of types of measurements are performed in this way, conventionally, different evaluation devices have been used for each measurement item, so that it was necessary to transfer the semiconductor wafer for each measurement and set it on the wafer stage. For example, in the case of the evaluation method shown in FIG. 9, it is necessary to transfer the semiconductor wafer in the order of the oblique light device → X-ray diffraction device → PL evaluation device. Therefore, in the conventional evaluation method, in order to inspect a plurality of items on the same portion of the surface of the semiconductor wafer, it is necessary to mark the evaluation portion of the semiconductor wafer with a felt-tip pen or the like.

【0012】しかしながら、このサインペン等によるマ
ーキングは、半導体ウエハを汚染させてしまうので(す
なわち非破壊検査ではないので)、マーキングされた半
導体ウエハをその後の製造工程に投入することはできな
い。すなわち、従来の方法では、上述のような評価工程
を経なかった半導体ウエハのみが、その後の製造工程に
投入される。このため、その後の製造工程で半導体装置
の不良品が発生した場合にも、その不良品の製造に用い
られた半導体ウエハの特性についての測定結果は残され
ていない。
However, since the marking with the felt-tip pen or the like contaminates the semiconductor wafer (that is, it is not a nondestructive inspection), the marked semiconductor wafer cannot be put into the subsequent manufacturing process. That is, in the conventional method, only the semiconductor wafer that has not undergone the above-described evaluation process is put into the subsequent manufacturing process. Therefore, even if a defective semiconductor device is produced in the subsequent manufacturing process, no measurement result remains for the characteristics of the semiconductor wafer used for manufacturing the defective product.

【0013】一方、マーキングを行なわない場合には、
評価を行う位置の精度に再現性が無いこと等の問題が生
じる。
On the other hand, when marking is not performed,
Problems such as lack of reproducibility in the accuracy of the evaluation position occur.

【0014】したがって、従来の評価方法では、不良品
と判断された半導体装置と同じバッチの半導体ウエハに
ついての測定結果をこの不良品の製造に用いられた半導
体ウエハの特性であるとみなして、各特性の相互の関連
性の解析に使用していた。このため、各特性についての
相互の関連性の解析を厳密に行うことができず、半導体
ウエハの膜品質に対する評価の信頼性が低かった。
Therefore, in the conventional evaluation method, the measurement result of the same batch of semiconductor wafers as the semiconductor device judged to be defective is regarded as the characteristic of the semiconductor wafer used for manufacturing this defective product, and It was used to analyze the interrelationship of characteristics. For this reason, it was not possible to strictly analyze the mutual relation of each characteristic, and the reliability of the evaluation of the film quality of the semiconductor wafer was low.

【0015】このように半導体ウエハの膜品質に対する
評価の信頼性が低い場合、本来は製造工程に投入するこ
とができる半導体ウエハが「不良」と判断されてしまう
場合があるばかりでなく、本来は「不良」とされるべき
半導体ウエハが製造工程に投入されてしまうので半導体
装置の最終的な評価における歩留りの低下も招く。した
がって、膜品質に対する評価の信頼性が低い場合は、半
導体装置の製造コストが非常に大きくなってしまう。
When the reliability of the evaluation of the film quality of the semiconductor wafer is low as described above, not only the semiconductor wafer that can be put into the manufacturing process is sometimes judged to be "defective", but also originally. Since the semiconductor wafers that should be regarded as “defective” are put into the manufacturing process, the yield in the final evaluation of the semiconductor device also lowers. Therefore, when the reliability of the film quality evaluation is low, the manufacturing cost of the semiconductor device becomes very high.

【0016】また、図9に示した評価方法のように、各
測定ごとに半導体ウエハを移送してウエハステージにセ
ットすることとした場合、半導体ウエハの移送や評価位
置の設定に長時間を要することとなるので、評価工程の
所要時間が長くなってしまうという欠点もあった。
If the semiconductor wafer is transferred and set on the wafer stage for each measurement as in the evaluation method shown in FIG. 9, it takes a long time to transfer the semiconductor wafer and set the evaluation position. Therefore, there is also a drawback that the time required for the evaluation process becomes long.

【0017】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、信頼性が高い半導体基板の評
価方法を提供することを目的とする。
The present invention has been made in view of the above drawbacks of the prior art, and an object of the present invention is to provide a highly reliable method for evaluating a semiconductor substrate.

【0018】[0018]

【課題を解決するための手段】本発明に係る半導体基板
の評価方法は、評価を行うための半導体基板を載置台に
載置した後、この載置台に載置された前記半導体基板の
位置および角度を調整部で調整する基板保持過程と、複
数種類の評価に使用される複数種類の評価光を複数種類
の光源から同じ光路を経て前記載置台上の前記半導体基
板に順次または同時に照射し、このときの反射光または
蛍光を複数種類の光検出器でそれぞれ検出することによ
り、前記半導体基板の複数種類の特性を測定する検査過
程と、この検査過程で測定された前記複数種類の特性
を、この検査過程を経た前記半導体基板から作製された
半導体装置に対する最終的な良/不良の判断結果と比較
することにより、前記半導体基板の評価基準を決定また
は変更する評価基準決定過程と、を備えたことを特徴と
する。
A method of evaluating a semiconductor substrate according to the present invention is a semiconductor substrate evaluation method, in which a semiconductor substrate for evaluation is mounted on a mounting table, and then the position of the semiconductor substrate mounted on the mounting table and Substrate holding process to adjust the angle in the adjusting unit, a plurality of types of evaluation light used for a plurality of types of evaluation is sequentially or simultaneously irradiated to the semiconductor substrate on the mounting table through the same optical path from a plurality of types of light sources, By detecting reflected light or fluorescence at this time with a plurality of types of photodetectors, respectively, an inspection process for measuring a plurality of types of characteristics of the semiconductor substrate, and the plurality of types of characteristics measured in this inspection process, An evaluation standard for determining or changing the evaluation standard of the semiconductor substrate by comparing with the final judgment result of good / defective for the semiconductor device manufactured from the semiconductor substrate that has undergone this inspection process. Characterized by comprising a constant process, the.

【0019】[0019]

【発明の実施の形態】以下、本発明の一実施形態につい
て、高周波用トランジスタの製造に用いられる半導体ウ
エハを評価する場合を例にとって説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below by taking as an example the case of evaluating a semiconductor wafer used for manufacturing a high frequency transistor.

【0020】図1は、本実施形態に使用される評価装置
の構成を示す概念図である。
FIG. 1 is a conceptual diagram showing the configuration of the evaluation device used in this embodiment.

【0021】同図において、ウエハステージ101は、
半導体ウエハ110を保持する。このウエハステージ1
01は、X方向、Y方向およびZ方向への移動、θ回転
およびφ回転の駆動が可能である。ここで、X方向、Y
方向およびZ方向への移動は1μmのステップで制御す
ることができる。また、θ回転は0.0001度、φ回
転は0.001度のピッチで制御することができる。
In the figure, the wafer stage 101 is
The semiconductor wafer 110 is held. This wafer stage 1
01 can be moved in the X direction, Y direction and Z direction, and can be driven by θ rotation and φ rotation. Where X direction, Y
The movement in the Z and Z directions can be controlled in steps of 1 μm. Further, θ rotation can be controlled at a pitch of 0.0001 degrees, and φ rotation can be controlled at a pitch of 0.001 degrees.

【0022】光源部102は、銅またはモリブデンのX
線源(封入管または回転対陰極のどちらでもよい)、ア
ルゴン・レーザ(発光波長488nm)およびヤグ・レ
ーザ(発光波長1.06μm)を備えている(いずれも
図示せず)。さらに、この光源部102は、これらの各
光源から照射された評価光(すなわちX線およびレーザ
光)を同一の光軸上に導くためのミラーおよび分光結晶
(いずれも図示せず)を備えている。また、光源部10
2の各光源は、制御演算部108の制御により、ウエハ
ステージ101を回転中心とする円周上を、角度誤差
0.0001度のステップで駆動させることができる。
The light source unit 102 is made of copper or molybdenum X.
It is equipped with a radiation source (either a sealed tube or a rotating anticathode), an argon laser (emission wavelength 488 nm) and a yag laser (emission wavelength 1.06 μm) (none shown). Further, the light source unit 102 is provided with a mirror and a dispersive crystal (both not shown) for guiding the evaluation light (that is, the X-ray and the laser light) emitted from each of these light sources on the same optical axis. There is. In addition, the light source unit 10
Each light source of No. 2 can be driven on the circumference with the wafer stage 101 as the center of rotation under the control of the control calculation unit 108 in steps of an angular error of 0.0001 degrees.

【0023】シンチレーションカウンタ103は、光源
部102のX線源から照射されて半導体ウエハ110表
面で反射したX線を受光して光強度を測定するために使
用される。このシンチレーションカウンタ103は、光
源部102の光源と同様、制御演算部108の制御によ
り、ウエハステージ101を回転中心とする円周上を、
角度誤差0.0001度のステップで駆動させることが
できる。
The scintillation counter 103 is used to receive the X-rays emitted from the X-ray source of the light source section 102 and reflected on the surface of the semiconductor wafer 110 to measure the light intensity. Like the light source of the light source unit 102, the scintillation counter 103 is controlled by the control calculation unit 108 so that the circumference around the wafer stage 101 is the center of rotation.
It can be driven in steps with an angular error of 0.0001 degrees.

【0024】集光器104は、ウエハステージ101の
真上に配設されている。この集光器104は、ウエハス
テージ101上の半導体ウエハ110に光源部102の
アルゴン・レーザ光を照射したときのフォト・ルミネッ
センスの発光を集光するため、および、光源部102の
ヤグ・レーザ光を照射したときの散乱光を集光するため
に使用される。
The condenser 104 is arranged right above the wafer stage 101. The condenser 104 condenses the photoluminescence emitted when the semiconductor laser 110 on the wafer stage 101 is irradiated with the argon laser light of the light source section 102, and also the yag laser light of the light source section 102. It is used to collect scattered light when illuminating.

【0025】受光器105も、集光器104と同様、ウ
エハステージ101の真上に配設されている。この受光
器105は、集光器104と互いに位置を交換して、ウ
エハステージ101上の半導体ウエハ110の中心部上
まで移動できるように、図示しない駆動系で保持されて
いる。また、この受光器105としては蛍光X線の検出
器であるSSD(Solid State Detector)が使用され、ウ
エハステージ101上の半導体ウエハ110にX線を照
射したときに発生する蛍光X線を受光する。
The light receiver 105, like the light collector 104, is arranged directly above the wafer stage 101. The light receiver 105 is held by a drive system (not shown) so that the light receiver 105 can be moved to the center of the semiconductor wafer 110 on the wafer stage 101 by exchanging positions with the light collector 104. An SSD (Solid State Detector), which is a fluorescent X-ray detector, is used as the light receiver 105, and receives the fluorescent X-ray generated when the semiconductor wafer 110 on the wafer stage 101 is irradiated with the X-ray. .

【0026】分光器106は、集光器104の出力端子
と、光ファイバによって接続されている。そして、集光
器104から入力された光信号を用いて、集光強度の波
長分布を測定する。測定された波長分布は、分光器10
6の信号出力端子(図示せず)から出力される。
The spectroscope 106 is connected to the output terminal of the condenser 104 by an optical fiber. Then, using the optical signal input from the condenser 104, the wavelength distribution of the condensing intensity is measured. The measured wavelength distribution is measured by the spectrometer 10.
The signal is output from a signal output terminal 6 (not shown).

【0027】ウエハ搬送系107は、図示しないカセッ
トに収納された半導体ウエハ110を、ウエハステージ
101まで搬送してセッティングする。
The wafer transfer system 107 transfers the semiconductor wafer 110 stored in a cassette (not shown) to the wafer stage 101 for setting.

【0028】制御演算部108は、ウエハステージ10
1、光源部102、シンチレーションカウンタ103、
集光器104および受光器105の位置制御、駆動制御
等を行って半導体ウエハ110の特性を測定(後述)す
るとともに、ウエハ搬送系107の駆動制御を行う。さ
らに、受光器105、分光器106から入力した信号に
基づいて、測定データを生成する。
The control / calculation unit 108 includes the wafer stage 10
1, light source unit 102, scintillation counter 103,
Position control and drive control of the condenser 104 and the light receiver 105 are performed to measure the characteristics of the semiconductor wafer 110 (described later), and drive control of the wafer transfer system 107 is performed. Further, measurement data is generated based on the signals input from the light receiver 105 and the spectroscope 106.

【0029】次に、本実施形態に係る評価方法の手順に
ついて説明する。図2は、かかる手順を概略的に示すフ
ローチャートである。
Next, the procedure of the evaluation method according to this embodiment will be described. FIG. 2 is a flowchart schematically showing such a procedure.

【0030】まず、同一バッチのすべての半導体ウエ
ハ110に対して薄膜のエピタキシャル成長を行う(S
201)。図3に、本実施形態で使用する半導体ウエハ
110の薄膜構造の断面図を示す。上述したように、こ
の半導体ウエハ110は、高周波用トランジスタの製造
に用いられる。同図に示したように、本実施形態では、
半導体ウエハ110として、厚さ600μmの半絶縁性
GaAs基板301を使用する。そして、このGaAs
基板301の表面には、膜厚500nmのノンドープG
aAs層302と、膜厚10nmのノンドープInGa
As層303(Inの組成比は約0.15)と、膜厚4
0nmで不純物濃度3×1018個/cm3 のAlGaA
s層304(Alの組成比は約0.2)と、膜厚50n
mで不純物濃度5×1018個/cm3 のGaAs層30
5とが、順次積層されている。
First, a thin film is epitaxially grown on all semiconductor wafers 110 of the same batch (S).
201). FIG. 3 shows a cross-sectional view of the thin film structure of the semiconductor wafer 110 used in this embodiment. As described above, this semiconductor wafer 110 is used for manufacturing a high frequency transistor. As shown in the figure, in the present embodiment,
As the semiconductor wafer 110, a semi-insulating GaAs substrate 301 having a thickness of 600 μm is used. And this GaAs
On the surface of the substrate 301, non-doped G having a film thickness of 500 nm
aAs layer 302 and 10-nm-thick non-doped InGa
As layer 303 (In composition ratio is about 0.15) and film thickness 4
AlGaA with an impurity concentration of 3 × 10 18 particles / cm 3 at 0 nm
s layer 304 (Al composition ratio is about 0.2) and film thickness 50n
GaAs layer 30 having an impurity concentration of 5 × 10 18 / m 3 in m
5 are sequentially stacked.

【0031】本実施形態に係る評価方法では、薄膜を形
成した半導体ウエハ110のすべてについて、以下のよ
うな評価を行い、この点で、上述した従来の評価方法と
異なる。これは、本実施形態に係る評価方法が、非破壊
検査を実現しているためである。
In the evaluation method according to the present embodiment, the following evaluation is performed on all of the semiconductor wafers 110 on which the thin film is formed, and in this respect, it differs from the conventional evaluation method described above. This is because the evaluation method according to the present embodiment realizes nondestructive inspection.

【0032】次に、最初に評価する半導体ウエハ11
0をウエハステージ101にセットし、オリフラ合わせ
を行う(S202)。このセッティングは、ウエハ搬送
系107のロボット(図示せず)を用いて、自動的に行
うことができる。
Next, the semiconductor wafer 11 to be evaluated first
0 is set on the wafer stage 101, and orientation flat alignment is performed (S202). This setting can be automatically performed by using a robot (not shown) of the wafer transfer system 107.

【0033】続いて、ウエハステージ101にセット
された半導体ウエハ110の平行度を合わせる(S20
3)。この位置合わせでは、光源部102のX線源から
半導体ウエハ110にX線を平行に照射し、このときの
反射X線の強度をシンチレーションカウンタ103でモ
ニタしつつ、Z軸およびθ軸を調整する。この調整によ
り、誤差が0.001度以内の平行度を得ることができ
る。
Subsequently, the parallelism of the semiconductor wafer 110 set on the wafer stage 101 is adjusted (S20).
3). In this alignment, the semiconductor wafer 110 is irradiated with X-rays in parallel from the X-ray source of the light source unit 102, and the intensity of the reflected X-rays at this time is monitored by the scintillation counter 103 while adjusting the Z-axis and the θ-axis. . By this adjustment, it is possible to obtain parallelism with an error within 0.001 degree.

【0034】そして、半導体ウエハ110に形成され
た薄膜の最初の検査として、蛍光X線分析を行う(S2
04)。上述したように、この蛍光X線分析では、半導
体ウエハ110の薄膜表面に光源部102のX線源から
X線を照射し、このとき薄膜に発生する蛍光X線を受光
器105で受光する。これにより、薄膜中の汚染物質を
知ることができる図4は、このようにして得られた特性
を示すグラフである。同図において、縦軸は蛍光X線の
相対強度[cps]を示し、横軸はエネルギー[ke
V]を示している。同図からわかるように、本実施形態
に使用された半導体ウエハ110には、汚染物質として
P,Fe,Znが含まれている。
Then, as a first inspection of the thin film formed on the semiconductor wafer 110, fluorescent X-ray analysis is performed (S2).
04). As described above, in this fluorescent X-ray analysis, the thin film surface of the semiconductor wafer 110 is irradiated with X-rays from the X-ray source of the light source unit 102, and the fluorescent X-rays generated in the thin film at this time are received by the light receiver 105. This makes it possible to know the pollutants in the thin film. FIG. 4 is a graph showing the characteristics thus obtained. In the figure, the vertical axis represents the relative intensity [cps] of fluorescent X-rays, and the horizontal axis represents energy [ke].
V] is shown. As can be seen from the figure, the semiconductor wafer 110 used in this embodiment contains P, Fe, and Zn as contaminants.

【0035】次に、薄膜の二番目の検査として、ロッ
キングカーブの測定を行う(S205)。この測定で
は、光源部102のX線源とシンチレーションカウンタ
103とをブラッグの法則を満足する角度で移動させな
がら、X線源から半導体ウエハ110の薄膜表面にX線
を照射する。そして、このときの回折X線の強度を、シ
ンチレーションカウンタ103で測定する。このロッキ
ングカーブにより、InGaAs層303(図3参照)
におけるInの組成比を知ることができる。
Next, as a second inspection of the thin film, the rocking curve is measured (S205). In this measurement, the X-ray is irradiated from the X-ray source onto the thin film surface of the semiconductor wafer 110 while moving the X-ray source of the light source unit 102 and the scintillation counter 103 at an angle satisfying Bragg's law. Then, the intensity of the diffracted X-ray at this time is measured by the scintillation counter 103. Due to this rocking curve, the InGaAs layer 303 (see FIG. 3)
The composition ratio of In can be known.

【0036】図5は、このようにして得られた特性を示
すグラフである。同図において、縦軸は蛍光X線の相対
強度[cps]を示し、横軸は角度[秒]を示してい
る。
FIG. 5 is a graph showing the characteristics thus obtained. In the figure, the vertical axis represents the relative intensity [cps] of the fluorescent X-rays, and the horizontal axis represents the angle [seconds].

【0037】本実施形態では、ロッキングカーブの測
定(上記工程)と同時に、薄膜の三番目の検査として
のPL測定も行う(S205)。この測定では、光源部
102のアルゴン・レーザから半導体ウエハ110にレ
ーザ光を照射し、このときのフォト・ルミネッセンスに
よる光を集光器104で集光する。集光された光は、上
述のように光ファイバで分光器106に送られて分光さ
れ、この分光器106内の光電子倍増管で変換されて、
制御演算部108に送られる。そして、制御演算部10
8により、集光強度の波長分布が算出される。このPL
測定の結果により、当該半導体ウエハ110から半導体
レーザを製造したときの発光波長を知ることができる。
In the present embodiment, the PL measurement as the third inspection of the thin film is performed simultaneously with the measurement of the rocking curve (the above process) (S205). In this measurement, the semiconductor laser 110 is irradiated with laser light from the argon laser of the light source unit 102, and the light by photoluminescence at this time is condensed by the condenser 104. The condensed light is sent to the spectroscope 106 by the optical fiber as described above, and is dispersed, and is converted by the photomultiplier tube in the spectroscope 106,
It is sent to the control calculation unit 108. Then, the control calculation unit 10
8, the wavelength distribution of the condensed light intensity is calculated. This PL
From the measurement result, the emission wavelength when a semiconductor laser is manufactured from the semiconductor wafer 110 can be known.

【0038】図6は、このようにして得られた特性を示
すグラフである。同図において、縦軸はフォトルミネッ
センス光の相対強度を示し、横軸はフォトルミネッセン
ス光の波長[nm]を示している。これにより、InG
aAsからなる量子井戸からの発光が965nm付近で
あることがわかる。
FIG. 6 is a graph showing the characteristics thus obtained. In the figure, the vertical axis represents the relative intensity of the photoluminescence light, and the horizontal axis represents the wavelength [nm] of the photoluminescence light. As a result, InG
It can be seen that the light emission from the quantum well made of aAs is around 965 nm.

【0039】続いて、薄膜の四番目の検査として、散
乱光の観察を行う(S206)。この観察では、光源部
102のヤグ・レーザから、ビーム径を例えば1μmに
絞ったレーザ光を半導体ウエハ110に照射する。そし
て、このときの散乱光を、集光器104で集光する。こ
のとき、レーザ光の照射角度は、PL測定の場合(上記
工程)と同一でもよいが、他の角度でもよい。また、
ウエハステージ101をX−Y面上で走査することによ
って、散乱光のマッピング像を撮ることも可能である。
Then, as the fourth inspection of the thin film, the scattered light is observed (S206). In this observation, the semiconductor wafer 110 is irradiated with laser light whose beam diameter is narrowed to, for example, 1 μm from the yag laser of the light source unit 102. Then, the scattered light at this time is condensed by the condenser 104. At this time, the irradiation angle of the laser light may be the same as in the case of PL measurement (the above process), but may be another angle. Also,
It is also possible to take a mapping image of scattered light by scanning the wafer stage 101 on the XY plane.

【0040】レーザ光を約1μmに絞ることにより、薄
膜内にレーザ光が入り込んで欠陥部に達し、散乱強度が
増大する。また、マッピングを行うことにより、薄膜内
の欠陥の分布を測定することが可能となる。
By narrowing the laser light to about 1 μm, the laser light enters the thin film to reach the defect portion and the scattering intensity increases. Further, by performing mapping, it becomes possible to measure the distribution of defects in the thin film.

【0041】図7は、このようにして得られた欠陥分布
を示す概念図である。同図において、(a)はレーザ光
の入射角度が15.1度の場合であり、(b)はこの入
射角度が0.2度の場合である。
FIG. 7 is a conceptual diagram showing the defect distribution thus obtained. In the figure, (a) shows the case where the incident angle of the laser beam is 15.1 degrees, and (b) shows the case where the incident angle is 0.2 degrees.

【0042】本実施形態では、半導体ウエハの角度をX
線で設定することとしてるので(上記工程)、レーザ
光の照射角度の再現性を向上させることができ、このた
め低角入射が容易となる。また、角度依存性の精度が厳
密となるので、薄膜の深さ方向に対する欠陥の分布を知
ることが可能となり、このため薄膜内の欠陥のみを測定
することができる。GaAs基板301(図3参照)中
には104 個/cm2程度の結晶欠陥が含まれているの
で、基板中の欠陥と薄膜中の欠陥とを分離して評価する
ことは、非常に重要である。
In this embodiment, the angle of the semiconductor wafer is X.
Since it is set with a line (the above-mentioned step), the reproducibility of the irradiation angle of the laser beam can be improved, and thus the low-angle incidence becomes easy. Further, since the accuracy of the angle dependence becomes strict, it becomes possible to know the distribution of defects in the depth direction of the thin film, and therefore only the defects in the thin film can be measured. Since the GaAs substrate 301 (see FIG. 3) contains about 10 4 crystal defects / cm 2 , it is very important to separate and evaluate the defects in the substrate and the defects in the thin film. Is.

【0043】その後、これらの各特性(S204〜S
206参照)の結果に基づいて、当該バッチの半導体ウ
エハ110の薄膜品質の良否を評価する(S207)。
この品質評価は、上述の各特性の結果を別々に検討して
判断するのではなく、これらの特性を相互に関連付けて
判断する。例えば、一部の検査による評価は「不良」で
あっても、他の検査結果が非常に良好であった場合は、
最終的な品質評価を「良」とする場合もある。
Thereafter, each of these characteristics (S204-S
Based on the result of (206), the quality of the thin film quality of the semiconductor wafer 110 of the batch is evaluated (S207).
In this quality evaluation, the results of the above-mentioned respective characteristics are not separately examined and judged, but the characteristics are mutually correlated and judged. For example, if the evaluation by some tests is "poor", but the other test results are very good,
In some cases, the final quality evaluation may be “good”.

【0044】また、必要な場合は、各特性の結果に合せ
て、エピタキシャル成長装置のパラメータを変更する。
If necessary, the parameters of the epitaxial growth apparatus are changed according to the result of each characteristic.

【0045】その後、このような品質評価をクリアした
半導体ウエハ110のみを、次の製造工程に投入する
(S208)。そして、かかる半導体ウエハ110を用
いた半導体装置(ここでは高周波用トランジスタ)が完
成すると、この半導体装置の品質を評価して最終的な良
/不良を決定する(S208)。
After that, only the semiconductor wafer 110 which has passed such quality evaluation is put into the next manufacturing process (S208). Then, when a semiconductor device (here, a high frequency transistor) using the semiconductor wafer 110 is completed, the quality of the semiconductor device is evaluated and a final pass / fail is determined (S208).

【0046】最後に、完成した装置の品質評価結果を
半導体ウエハ110の各特性の評価結果と比較するなど
し、必要に応じて半導体ウエハ110の評価基準を変更
する(S209)。また、必要であれば、この評価基準
の変更に合せてエピタキシャル成長装置のパラメータも
変更する。このように、各特性と良否の評価基準との関
係は、上述の各特性の測定結果を当該半導体ウエハ10
1から作製した半導体装置の最終的な良/不良の判断結
果と比較することによって、経験的に決定される。
Finally, the quality evaluation result of the completed device is compared with the evaluation result of each characteristic of the semiconductor wafer 110, and the evaluation standard of the semiconductor wafer 110 is changed as necessary (S209). Further, if necessary, the parameters of the epitaxial growth apparatus are also changed in accordance with the change of this evaluation standard. As described above, regarding the relationship between each characteristic and the evaluation standard of acceptability, the measurement result of each characteristic described above is used for the semiconductor wafer 10
It is determined empirically by comparing with the final judgment result of good / bad of the semiconductor device manufactured from 1.

【0047】図8に、本実施形態を用いて半導体ウエハ
110の評価を行った場合の、最終的な半導体装置(こ
こでは高周波用トランジスタ)の歩留りの推移の一例を
示す。同図において、縦軸は歩留り(%)であり、横軸
はロット番号である。また、白丸は本実施形態の評価方
法を用いた場合であり、黒丸は従来の評価方法(図9参
照)を用いた場合である。
FIG. 8 shows an example of the yield transition of the final semiconductor device (here, a high frequency transistor) when the semiconductor wafer 110 is evaluated using this embodiment. In the figure, the vertical axis is the yield (%), and the horizontal axis is the lot number. White circles indicate the case where the evaluation method of this embodiment is used, and black circles indicate the case where the conventional evaluation method (see FIG. 9) is used.

【0048】同図に示したように、本実施形態によれ
ば、半導体装置の歩留りを平均で30%低減させること
ができ、さらには、ロットごとの歩留りのばらつきも抑
えることができた。これは、本実施形態が非破壊検査を
実現しているからである。すなわち、本実施形態によれ
ば、その後の製造工程で半導体装置の不良品が発生した
場合に、その不良品の製造に用いられた半導体ウエハ自
身の測定結果に基づいて各特性の相互の関連性を解析す
ることができ、同一バッチの他の半導体ウエハ110の
測定結果で代替する必要はない。このため、各特性につ
いての相互の関連性の解析を厳密に行うことができるの
で、半導体基板の膜品質に対する評価基準の正確さを増
大させることができ、これにより、評価の信頼性を向上
させることができるのである。
As shown in the figure, according to this embodiment, the yield of the semiconductor device can be reduced by 30% on average, and further, the variation in the yield between lots can be suppressed. This is because the present embodiment realizes nondestructive inspection. That is, according to this embodiment, when a defective semiconductor device is generated in the subsequent manufacturing process, the mutual relation of each characteristic is based on the measurement result of the semiconductor wafer itself used for manufacturing the defective product. Can be analyzed and it is not necessary to substitute the measurement results of other semiconductor wafers 110 in the same batch. For this reason, since it is possible to rigorously analyze the mutual relevance of each characteristic, it is possible to increase the accuracy of the evaluation standard for the film quality of the semiconductor substrate, thereby improving the reliability of the evaluation. It is possible.

【0049】さらに、本実施形態によれば、半導体基板
の移送や評価位置の設定が一度でよいので、評価工程の
所要時間を短縮することもできる。
Furthermore, according to this embodiment, the semiconductor substrate can be transferred and the evaluation position can be set only once, so that the time required for the evaluation process can be shortened.

【0050】[0050]

【発明の効果】以上詳細に説明したように、本発明によ
れば、信頼性が高い半導体基板の評価方法を提供するこ
とができ、これにより、半導体装置の歩留りの向上や評
価時間の短縮を図ることができるので、半導体装置の製
造コストを低減させる上で有効である。
As described in detail above, according to the present invention, it is possible to provide a highly reliable method for evaluating a semiconductor substrate, which improves the yield of semiconductor devices and shortens the evaluation time. Therefore, it is effective in reducing the manufacturing cost of the semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に使用される評価装置の構
成を示す概念図である。
FIG. 1 is a conceptual diagram showing a configuration of an evaluation device used in an embodiment of the present invention.

【図2】本発明の一実施形態に係る評価方法の手順を示
すフローチャートである。
FIG. 2 is a flowchart showing a procedure of an evaluation method according to an embodiment of the present invention.

【図3】本発明の一実施形態で使用する半導体基板の薄
膜構造を示す断面図である。
FIG. 3 is a cross-sectional view showing a thin film structure of a semiconductor substrate used in an embodiment of the present invention.

【図4】本発明の一実施形態に係る評価方法で得られた
蛍光X線分析結果を示すグラフである。
FIG. 4 is a graph showing a fluorescent X-ray analysis result obtained by an evaluation method according to an embodiment of the present invention.

【図5】本発明の一実施形態に係る評価方法で得られた
ロッキングカーブを示すグラフである。
FIG. 5 is a graph showing a rocking curve obtained by the evaluation method according to the embodiment of the present invention.

【図6】本発明の一実施形態に係る評価方法で得られた
フォトルミネッセンスの測定結果を示すグラフである。
FIG. 6 is a graph showing measurement results of photoluminescence obtained by an evaluation method according to an embodiment of the present invention.

【図7】本発明の一実施形態に係る評価方法で得られた
欠陥分布を概念的に示す図であり、(a)はレーザ光の
入射角度が15.1度の場合、(b)はこの入射角度が
0.2度の場合である。
FIG. 7 is a diagram conceptually showing a defect distribution obtained by an evaluation method according to an embodiment of the present invention, in which (a) is a case where an incident angle of laser light is 15.1 degrees, and (b) is a figure. This is the case where this incident angle is 0.2 degrees.

【図8】本発明の一実施形態に係る評価方法を行った場
合の、最終的な半導体装置の歩留りの推移の一例を示す
グラフである。
FIG. 8 is a graph showing an example of the transition of the final yield of semiconductor devices when the evaluation method according to the embodiment of the present invention is performed.

【図9】従来の評価方法の手順を概略的に示すフローチ
ャートである。
FIG. 9 is a flowchart schematically showing the procedure of a conventional evaluation method.

【符号の説明】[Explanation of symbols]

101 ウエハステージ 102 光源部 103 シンチレーションカウンタ 104 集光器 105 受光器 106 分光器 107 ウエハ搬送系 108 制御演算部 110 半導体ウエハ Reference Signs List 101 wafer stage 102 light source section 103 scintillation counter 104 condenser 105 photodetector 106 spectroscope 107 wafer transfer system 108 control calculation section 110 semiconductor wafer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G01N 21/64 G01N 21/64 Z 21/88 21/88 E 23/20 23/20 23/223 23/223 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G01N 21/64 G01N 21/64 Z 21/88 21/88 E 23/20 23/20 23/223 23/223

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】評価を行うための半導体基板を載置台に載
置した後、この載置台に載置された前記半導体基板の位
置および角度を調整部で調整する基板保持過程と、 複数種類の評価に使用される複数種類の評価光を複数種
類の光源から前記載置台上の前記半導体基板に順次また
は同時に照射し、このときの反射光または蛍光を複数種
類の光検出器でそれぞれ検出することにより、前記半導
体基板の複数種類の特性を測定する検査過程と、 この検査過程で測定された前記複数種類の特性を、この
検査過程を経た前記半導体基板から作製された半導体装
置に対する最終的な良/不良の判断結果と比較すること
により、前記半導体基板の評価基準を決定または修正す
る評価基準決定過程と、 を備えたことを特徴とする半導体基板の評価方法。
1. A substrate holding process of mounting a semiconductor substrate for evaluation on a mounting table, and then adjusting a position and an angle of the semiconductor substrate mounted on the mounting table by an adjusting section, and a plurality of types of substrate holding steps. Irradiate multiple types of evaluation light used for evaluation from the multiple types of light sources to the semiconductor substrate on the mounting table sequentially or simultaneously, and detect reflected light or fluorescence at this time with multiple types of photodetectors, respectively. The inspection process for measuring a plurality of types of characteristics of the semiconductor substrate, and the final characteristics of the plurality of types of characteristics measured in the inspection process for a semiconductor device manufactured from the semiconductor substrate that has undergone the inspection process. A method of evaluating a semiconductor substrate, comprising: an evaluation criterion determining step of determining or modifying the evaluation criterion of the semiconductor substrate by comparing with a determination result of failure.
【請求項2】前記検査過程で使用する前記光源として、
少なくともX線源、アルゴン・レーザまたはヤグ・レー
ザのいずれかを含むことを特徴とする請求項1記載の半
導体基板の評価方法。
2. The light source used in the inspection process,
The semiconductor substrate evaluation method according to claim 1, further comprising at least one of an X-ray source, an argon laser, and a yag laser.
【請求項3】前記検査過程で使用する前記光検出器とし
て、少なくとも回折X線検出用のシンチレーション・カ
ウンタ、蛍光X線用検出器、または、レーザ光用集光器
および光電子倍増管のいずれかを含むことを特徴とする
請求項1記載の半導体基板の評価方法。
3. The photodetector used in the inspection process is at least one of a scintillation counter for detecting diffracted X-rays, a detector for fluorescent X-rays, or a condenser for laser light and a photomultiplier tube. The method for evaluating a semiconductor substrate according to claim 1, further comprising:
【請求項4】前記複数種類の特性を測定が、蛍光X線分
析、ロッキングカーブ測定、フォトルミネッセンス測定
または散乱光観察のいずれかを含むことを特徴とする請
求項1記載の半導体装置の評価方法。
4. The method for evaluating a semiconductor device according to claim 1, wherein the measurement of the plurality of types of characteristics includes any of fluorescent X-ray analysis, rocking curve measurement, photoluminescence measurement, and scattered light observation. .
JP7325928A 1995-12-14 1995-12-14 Evaluation method for semiconductor device Pending JPH09167789A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7325928A JPH09167789A (en) 1995-12-14 1995-12-14 Evaluation method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7325928A JPH09167789A (en) 1995-12-14 1995-12-14 Evaluation method for semiconductor device

Publications (1)

Publication Number Publication Date
JPH09167789A true JPH09167789A (en) 1997-06-24

Family

ID=18182167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7325928A Pending JPH09167789A (en) 1995-12-14 1995-12-14 Evaluation method for semiconductor device

Country Status (1)

Country Link
JP (1) JPH09167789A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335400A (en) * 1997-05-27 1998-12-18 Japan Energy Corp Evaluating method for compound semiconductor epitaxial wafer including gaas-algaas supergrid structure layer
JPH1186282A (en) * 1997-06-25 1999-03-30 Hitachi Electron Eng Co Ltd Magnetic disc defect inspection method and apparatus
JP2000055841A (en) * 1998-08-13 2000-02-25 Fujitsu Ltd X-ray analysis method
JP2000315713A (en) * 1999-04-30 2000-11-14 Hitachi Cable Ltd Production of compound semiconductor epitaxial wafer
JP2001500613A (en) * 1996-09-10 2001-01-16 バイオ―ラド マイクロメジャーメント リミテッド Apparatus and method for detecting microdefects in semiconductor
WO2002090955A1 (en) * 2001-05-04 2002-11-14 Niton Corporation X-ray fluorescence combined with laser induced photon spectroscopy
JP2005020032A (en) * 2004-10-15 2005-01-20 Matsushita Electric Ind Co Ltd Method and device for manufacturing semiconductor device
US7763820B1 (en) 2003-01-27 2010-07-27 Spectramet, Llc Sorting pieces of material based on photonic emissions resulting from multiple sources of stimuli
JP2013536436A (en) * 2010-08-24 2013-09-19 ケーエルエー−テンカー コーポレイション Defect inspection and photoluminescence measurement system
JP2017187350A (en) * 2016-04-04 2017-10-12 住友化学株式会社 Surface inspection method of semiconductor wafer

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001500613A (en) * 1996-09-10 2001-01-16 バイオ―ラド マイクロメジャーメント リミテッド Apparatus and method for detecting microdefects in semiconductor
JPH10335400A (en) * 1997-05-27 1998-12-18 Japan Energy Corp Evaluating method for compound semiconductor epitaxial wafer including gaas-algaas supergrid structure layer
JPH1186282A (en) * 1997-06-25 1999-03-30 Hitachi Electron Eng Co Ltd Magnetic disc defect inspection method and apparatus
JP2000055841A (en) * 1998-08-13 2000-02-25 Fujitsu Ltd X-ray analysis method
JP2000315713A (en) * 1999-04-30 2000-11-14 Hitachi Cable Ltd Production of compound semiconductor epitaxial wafer
WO2002090955A1 (en) * 2001-05-04 2002-11-14 Niton Corporation X-ray fluorescence combined with laser induced photon spectroscopy
US6801595B2 (en) 2001-05-04 2004-10-05 Niton Corporation X-ray fluorescence combined with laser induced photon spectroscopy
US7763820B1 (en) 2003-01-27 2010-07-27 Spectramet, Llc Sorting pieces of material based on photonic emissions resulting from multiple sources of stimuli
US8476545B2 (en) 2003-01-27 2013-07-02 Spectramet, Llc Sorting pieces of material based on photonic emissions resulting from multiple sources of stimuli
JP2005020032A (en) * 2004-10-15 2005-01-20 Matsushita Electric Ind Co Ltd Method and device for manufacturing semiconductor device
JP2013536436A (en) * 2010-08-24 2013-09-19 ケーエルエー−テンカー コーポレイション Defect inspection and photoluminescence measurement system
JP2017187350A (en) * 2016-04-04 2017-10-12 住友化学株式会社 Surface inspection method of semiconductor wafer

Similar Documents

Publication Publication Date Title
TWI774708B (en) Methods and systems for inspection of semiconductor structures
US10887580B2 (en) Three-dimensional imaging for semiconductor wafer inspection
JP5980822B2 (en) How to do surface inspection
KR101518801B1 (en) Computer-implemented methods, carrier media, and systems for selecting polarization settings for an inspection system
US5801824A (en) Large area defect monitor tool for manufacture of clean surfaces
EP2609418B1 (en) Defect inspection and photoluminescence measurement system
US20120006131A1 (en) Method of inspecting a semiconductor device and an apparatus thereof
JP6545164B2 (en) Methods, computer readable media and systems for determining one or more parameters of a wafer inspection process
KR20080100363A (en) Methods and systems for determining a characteristic of a wafer
US9891538B2 (en) Adaptive sampling for process window determination
US20210010949A1 (en) Methods And Systems For Optical Surface Defect Material Characterization
JPH09167789A (en) Evaluation method for semiconductor device
US5631733A (en) Large area defect monitor tool for manufacture of clean surfaces
JP2003045928A (en) METHOD FOR EVALUATING Cu CONTAMINATION IN SEMICONDUCTOR SILICON WAFER
US7433032B2 (en) Method and apparatus for inspecting defects in multiple regions with different parameters
EP3290910B1 (en) Method for judging whether semiconductor wafer is non-defective wafer by using laser scattering method
KR101360251B1 (en) Reviewing apparatus of wafer defect and Method thereof
JP2006064496A (en) Measuring method and measuring device for surface roughness of magnetic disk substrate and manufacturing method for magnetic disk
JP2003086644A (en) Device and method for inspecting non-structured wafer
JPH08189896A (en) Surface foreign matter inspecting device and surface foreign matter classifying method using the inspecting device
KR20200145108A (en) Defect inspection equipment for semiconductor devices
KR20240142696A (en) Defect Classification Equipment comprising basal plane dislocation of Silicon Carbide Substrate using PhotoLuminescence based on Single Incident Light and Defect Classification Method using The Same
Hamada et al. Inspection system for high-yield production of VLSI wafers; Kobudomari seisan wo sasaeru handotai kenshutsu system
JP2000028752A (en) Method for detecting foreign object on photo detector