[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH09148880A - Electronic circuit, filter device using it and radio equipment - Google Patents

Electronic circuit, filter device using it and radio equipment

Info

Publication number
JPH09148880A
JPH09148880A JP8246076A JP24607696A JPH09148880A JP H09148880 A JPH09148880 A JP H09148880A JP 8246076 A JP8246076 A JP 8246076A JP 24607696 A JP24607696 A JP 24607696A JP H09148880 A JPH09148880 A JP H09148880A
Authority
JP
Japan
Prior art keywords
capacitance
capacitor
circuit
resistance
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8246076A
Other languages
Japanese (ja)
Other versions
JP3283191B2 (en
Inventor
Takashi Ueno
野 隆 上
Tetsuro Itakura
倉 哲 朗 板
Hiroshi Tanimoto
本 洋 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24607696A priority Critical patent/JP3283191B2/en
Publication of JPH09148880A publication Critical patent/JPH09148880A/en
Application granted granted Critical
Publication of JP3283191B2 publication Critical patent/JP3283191B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform an operation without distortion even if the signal of a high peak level is inputted at the time of the low power source voltage by the adjustment of the distribution of the capacity values in an FDNR(frequency- dependent negative resistance), to make the high resistance generated by the input of a signal into a small value by an equivalent conversion and to reduce parasitic capacity accompanying the resistance. SOLUTION: In the FDNR type active filter composed on an integrated circuit, an FDNR circuit 10 is realized by connecting the inversion input 16 of an operational amplifier 14 with each one end of first capacity 11 and an impedance element 6, connecting the output terminal 17 of the operational amplifier 14 with each one end of the impedance element 6 and the second capacity 12 and connecting the other ends with each other of the first capacity 11 and the second capacity 12. In the impedance element 6, a resistance 7 and a resistance 8 are serially connected, the connection terminals of the resistances 7 and 8 are connected with the one end of a resistance 9 and the other end of the resitance 9 is alternatingly grounded. The size of the value of the second capacity 12 is larger than that of the first capacity 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、アナログ集積回路
に構成される電子回路及びこれを用いたフィルタ装置に
関連し、特に周波数依存性負性抵抗(以下、FDNR−
frequency-dependent negative resistance −)回路の
ような電子回路及びこれを用いたフィルタ装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit formed in an analog integrated circuit and a filter device using the same, and particularly to a frequency-dependent negative resistance (hereinafter referred to as FDNR-).
The present invention relates to an electronic circuit such as a frequency-dependent negative resistance −) circuit and a filter device using the same.

【0002】[0002]

【従来の技術】集積回路上にフィルタを構成する場合、
アクティブ素子を用いることによりインダクタを用いな
いフィルタ回路を実現することが可能となる。この実現
方法としては演算増幅器による帰還回路を用いた例やG
mアンプを用いた例等が種々提案されている。
2. Description of the Related Art When constructing a filter on an integrated circuit,
By using the active element, it is possible to realize a filter circuit that does not use an inductor. As a method for realizing this, an example using a feedback circuit using an operational amplifier or G
Various examples using an m-amp have been proposed.

【0003】アクティブフィルタの設計手順の一つとし
て、インダクタンスと容量、および抵抗により構成され
た梯子形フィルタ回路から、容量とアクティブ素子、お
よび抵抗を用いて等価変換を行う方法がある。例えば図
13に示すようにFord・Girlingの回路と呼
ばれる(FDNR(Frequency Dependent Negative Res
istor )とR、Cに等価変換する手法がある(IEEE PRO
C. Vol. 128,Pt. G.No.4, pp.195-pp.197 参照)。
As one of the designing procedures of an active filter, there is a method of performing equivalent conversion from a ladder type filter circuit composed of an inductance, a capacitance and a resistance by using the capacitance, the active element and the resistance. For example, as shown in FIG. 13, it is called a Ford / Girling circuit (FDNR (Frequency Dependent Negative Res).
istor) and R, C are equivalent conversion methods (IEEE PRO
C. Vol. 128, Pt. G. No. 4, pp. 195-pp. 197).

【0004】図13は、FDNR変換を説明するための
回路図であり、符号3は、容量C1及びC2の接続点、
11は第1の容量(C1)、12は第2の容量(C
2)、13は第1の抵抗(R0)である。第1及び第2
の容量11及び12の接続点3の一端の逆側である他端
間には、第1の抵抗13と演算増幅器14とが並列接続
されている。演算増幅器14は、接地端子15に接続さ
れる正側入力と、反転入力16が供給される負側入力
と、出力17とを有している。
FIG. 13 is a circuit diagram for explaining the FDNR conversion. Reference numeral 3 is a connection point of the capacitors C1 and C2,
11 is the first capacitance (C1), 12 is the second capacitance (C1)
2) and 13 are first resistors (R0). First and second
A first resistor 13 and an operational amplifier 14 are connected in parallel between the other ends of the connection points 3 of the capacitors 11 and 12 opposite to the one end. The operational amplifier 14 has a positive side input connected to the ground terminal 15, a negative side input to which the inverting input 16 is supplied, and an output 17.

【0005】図14ではこの等価変換を用いて実現した
3次の低域通過フィルタの例を示している。図14にお
いて、入力端子1と出力端子2との間には、等価変換し
て得られる抵抗25及び26が直列に介挿され、抵抗2
6と出力端子2との間には、等価変換して得られる容量
29が並列に接続されている。抵抗25及び26の間に
は、FDNR回路10が並列に接続されており、このF
DNR回路10は入力端子1及び出力端子2間にそれぞ
れ並列に接続される第1および第2の容量11及び12
と、この第1及び第2の容量11及び12のそれぞれの
一端に介挿される第1の抵抗13と、この第1の抵抗1
3に並列に接続される演算増幅器14と、を備えてい
る。この演算増幅器14は、接地端子15に接続される
正側入力と、前記第1の容量11と第1の抵抗13の一
端に接続される反転入力16と、前記第2の容量12の
一端及び第1の抵抗13の他端に接続される演算出力1
7と、を有している。以下に、図14のフィルタ回路へ
の変換手順について述べる。
FIG. 14 shows an example of a third-order low-pass filter realized by using this equivalent conversion. In FIG. 14, resistors 25 and 26 obtained by equivalent conversion are inserted in series between the input terminal 1 and the output terminal 2, and the resistor 2
A capacitor 29 obtained by equivalent conversion is connected in parallel between 6 and the output terminal 2. The FDNR circuit 10 is connected in parallel between the resistors 25 and 26.
The DNR circuit 10 includes first and second capacitors 11 and 12 connected in parallel between the input terminal 1 and the output terminal 2, respectively.
And a first resistor 13 inserted into one end of each of the first and second capacitors 11 and 12, and the first resistor 1
3 and an operational amplifier 14 connected in parallel. This operational amplifier 14 includes a positive side input connected to a ground terminal 15, an inverting input 16 connected to one ends of the first capacitor 11 and the first resistor 13, one end of the second capacitor 12 and Calculation output 1 connected to the other end of the first resistor 13
7 and. The conversion procedure to the filter circuit of FIG. 14 will be described below.

【0006】これは図15(a)に示すような実現する
フィルタのモデルとなるLCR梯子形フィルタにおい
て、図15(b)のようなLを用いない構成つまりもと
の梯子形フィルタをsで割った形に変換する。これによ
りインダクタンスは抵抗に、抵抗は容量に、容量はFD
NR(インピーダンスにするとs−2の付いた項)に変
換される。受動素子にFDNRそのものは実存しない
が、能動回路を用いて図13に示すようにFDNRを等
価的に実現することが出来る。
This is an LCR ladder filter as a model of a filter to be realized as shown in FIG. 15 (a), in which L is not used as shown in FIG. 15 (b), that is, the original ladder filter is s. Convert to a divided form. As a result, inductance becomes resistance, resistance becomes capacitance, and capacitance becomes FD.
It is converted to NR (termed by s−2 when impedance is used). Although the FDNR itself does not actually exist in the passive element, the FDNR can be equivalently realized by using an active circuit as shown in FIG.

【0007】このフィルタ回路の特徴は信号入出力経路
とFDNRを構成する演算増幅器の入出力間のDC経路
が完全に遮断されていることにある。このFDNRを用
いてフィルタを構成することにより、演算増幅器で発生
するDCオフセット電圧がフィルタ出力に現れないた
め、フィルタ設計時に演算増幅器で発生するDCオフセ
ットに無関係な設計が行える。DCオフセットは疑似入
力となってフィルタのS/Nを劣化させるので、これは
低域通過フィルタにとって非常に好ましい性質である。
また演算増幅器のDC電圧と信号経路のDC電位を独立
に扱え、回路設計の自由度が大幅に増える。
The characteristic of this filter circuit is that the DC path between the signal input / output path and the input / output of the operational amplifier constituting the FDNR is completely cut off. By constructing a filter using this FDNR, the DC offset voltage generated in the operational amplifier does not appear in the filter output, so that a design independent of the DC offset generated in the operational amplifier can be performed when designing the filter. This is a very desirable property for a low pass filter because the DC offset becomes a pseudo input and degrades the S / N of the filter.
Further, the DC voltage of the operational amplifier and the DC potential of the signal path can be treated independently, which greatly increases the degree of freedom in circuit design.

【0008】このように利点を多く有する回路ではある
が、次のような問題点があった。このフィルタの通過帯
域内の利得そのものは0dBであるが、FDNRを構成
する演算増幅器の出力では例えば数dB〜数十dBの信
号利得がある。そのため低電源電圧で比較的大レベルの
信号を扱う場合、演算増幅器出力での信号レベルが演算
増幅器の動作出力範囲を越えて信号が歪むという欠点が
あった。
Although the circuit has many advantages as described above, it has the following problems. The gain itself in the pass band of this filter is 0 dB, but the output of the operational amplifier forming the FDNR has a signal gain of, for example, several dB to several tens of dB. Therefore, when handling a signal of a relatively large level with a low power supply voltage, the signal level at the output of the operational amplifier exceeds the operation output range of the operational amplifier and the signal is distorted.

【0009】一方、無線機のベースバンドのような低周
波帯(数十〜数百kHz)でこのフィルタを用いる場
合、フィルタを構成する素子値が大きくなり、集積化を
考える場合、特に不都合がある。
On the other hand, when this filter is used in a low frequency band (several tens to several hundreds of kHz) such as the base band of a radio device, the element value forming the filter becomes large, which is particularly inconvenient when considering integration. is there.

【0010】すなわち、FDNRの値Dの等価変換の条
件が D=C1・C2・R0 (1) と表される。集積化する場合、等価変換の結果用いられ
る容量値C1、C2は集積回路上で実現できる容量値で
なければならず、占有面積の都合であまり大きくできな
い。Dの値を一定とすると、(1)式からC1、C2の
値(これも集積回路上で実現可能な値:数十pF程度)
で割ると、R0の値は数百kΩ以上の高抵抗となる。こ
の抵抗を集積回路上で実現すると、占有面積が非常に大
きくなる。また図16に示すように、集積回路に構成さ
れる抵抗には数pF〜数十pF程度の寄生容量がIC基
板等にたいして分布している。この抵抗は演算増幅器の
負帰還ループを構成しているため、この寄生容量により
帰還ループで位相遅れが生じ、所望の負帰還が行われな
くなる。その結果、交流信号に対する動作が不安定にな
ったり、場合によっては発振するという問題があった。
That is, the condition for equivalent conversion of the FDNR value D is expressed as D = C1.C2.R0 (1). In the case of integration, the capacitance values C1 and C2 used as a result of equivalent conversion must be capacitance values that can be realized on the integrated circuit, and cannot be increased so much because of the occupied area. Assuming that the value of D is constant, the values of C1 and C2 are calculated from the equation (1) (this is also a value that can be realized on an integrated circuit: several tens of pF).
When divided by, the value of R0 has a high resistance of several hundreds kΩ or more. If this resistance is realized on an integrated circuit, the occupied area becomes very large. Further, as shown in FIG. 16, a parasitic capacitance of about several pF to several tens of pF is distributed over the IC substrate or the like in the resistance formed in the integrated circuit. Since this resistance constitutes a negative feedback loop of the operational amplifier, this parasitic capacitance causes a phase delay in the feedback loop, so that desired negative feedback cannot be performed. As a result, there has been a problem that the operation with respect to the AC signal becomes unstable and, in some cases, oscillation occurs.

【0011】[0011]

【発明が解決しようとする課題】本発明は、アクティブ
フィルタ回路に用いるFDNRにおいて低電源電圧の下
でも大振幅の信号が入力されてもFDNRを構成する回
路の歪みが少なく、また安定に動作するFDNR回路を
提供することにある。
DISCLOSURE OF THE INVENTION According to the present invention, in the FDNR used in an active filter circuit, even if a signal with a large amplitude is input even under a low power supply voltage, the distortion of the circuit constituting the FDNR is small and the FDNR operates stably. It is to provide an FDNR circuit.

【0012】[0012]

【課題を解決するための手段】本発明の半導体集積回路
は、第1の演算増幅器の反転入力に第1の容量と第1の
抵抗の一端が接続され、前記演算増幅器の出力端に第2
の抵抗および第2の容量の一端が接続され、第1の容量
と第2の容量のもう一端同士が接続され、また第1の抵
抗と第2の抵抗のもう一端同士も片側が交流的に接地さ
れた第3の抵抗と接続することでFDNR回路を実現し
たものにおいて、掲記第2の容量値の大きさが第1の容
量に比べて大きいことを特徴とする。
In the semiconductor integrated circuit of the present invention, one end of the first capacitor and the first resistor is connected to the inverting input of the first operational amplifier, and the second end is connected to the output end of the operational amplifier.
Of the first resistor and the second capacitor are connected, the other ends of the first capacitor and the second capacitor are connected, and the other ends of the first resistor and the second resistor are also AC connected on one side. An FDNR circuit realized by connecting to a grounded third resistor is characterized in that the magnitude of the second capacitance mentioned above is larger than that of the first capacitance.

【0013】本発明の他の態様として、第1の抵抗に代
えて少なくとも2つ以上の抵抗が直列に接続され、これ
らの抵抗列の接続端に一方の端子が交流的に接地されて
いる抵抗のもう一端が少なくとも1つ以上接続されてい
るものを備えたことを特徴とする。
As another aspect of the present invention, at least two or more resistors are connected in series instead of the first resistor, and one terminal is AC-grounded at one end of the resistor string. The other end is connected with at least one or more.

【0014】本発明の如く、第1の容量により第2の容
量を大きく選ぶことにより、演算増幅器の出力での振幅
を下げ、低電圧電源でも低歪で動作させる事が可能であ
る。また負帰還回路を形成する抵抗の構成を変えること
で抵抗値の総和を下げて集積回路の占有面積を減らし、
同時に寄生容量を低減する事により安定性を改善でき
る。
As in the present invention, by largely selecting the second capacitance by the first capacitance, it is possible to reduce the amplitude at the output of the operational amplifier and operate with low distortion even with a low voltage power supply. Also, by changing the configuration of the resistors forming the negative feedback circuit, the total sum of the resistance values is reduced to reduce the area occupied by the integrated circuit,
At the same time, the stability can be improved by reducing the parasitic capacitance.

【0015】[0015]

【発明の実施の形態】図2(a)に示すFDNR回路に
用いている演算増幅器出力端の、C1、C2が共通に接
続されている節点3に対する電圧利得は、 G=−A・R0 /[{(1+A)/sC1}+R0 ] (2) ここでA:演算増幅器のDCゲインである。特にA>>
1の場合には、 G=−sC1・R0 となる。すなわち、容量C1の大きさを小さくすると利
得は下がる。
BEST MODE FOR CARRYING OUT THE INVENTION The voltage gain of an output terminal of an operational amplifier used in the FDNR circuit shown in FIG. 2A with respect to a node 3 to which C1 and C2 are commonly connected is G = -A.R 0 / [{(1 + A) / sC1} + R 0 ] (2) where A is the DC gain of the operational amplifier. Especially A >>
In the case of 1, G = −sC1 · R 0 . That is, the gain decreases as the size of the capacitor C1 decreases.

【0016】一方FDNRの値Dおよび等価容量CのF
DNR等価変換の条件が D=C1・C2・R0 (3) C=C1+C2 (4) と表される。FDNRの値Dおよび等価容量Cを所望の
設計値にするためには、C1とC2が反比例の関係にな
る。以上の2つの条件から、信号利得を抑えるためには
C1をできるだけ小さく、C2を大きくすることによ
り、演算増幅器出力での振幅を小さくでき、これにより
演算増幅器出力で信号が歪むのを低減できる。
On the other hand, the FDNR value D and the equivalent capacitance C F
The condition for DNR equivalent conversion is expressed as D = C1 · C2 · R0 (3) C = C1 + C2 (4). In order to set the FDNR value D and the equivalent capacitance C to desired design values, C1 and C2 have an inversely proportional relationship. From the above two conditions, in order to suppress the signal gain, by making C1 as small as possible and making C2 large, the amplitude at the output of the operational amplifier can be made small, and thus the signal distortion at the output of the operational amplifier can be reduced.

【0017】図1は本発明の第1の実施の形態に係るF
DNRを用いたアクティブローパスフィルタの回路図で
ある。図では3次のローパスフィルタを示している。こ
れは図15を用いて前にも説明したようにLCRの梯子
形フィルタから等価変換してアクティブ素子とRCで実
現しているものである。詳細については図14において
前述したのでここでは相違点のみ説明する。
FIG. 1 shows an F according to a first embodiment of the present invention.
It is a circuit diagram of an active low-pass filter using DNR. In the figure, a third-order low-pass filter is shown. This is realized by the active element and RC by equivalent conversion from the LCR ladder filter as described above with reference to FIG. Since the details have been described with reference to FIG. 14, only the differences will be described here.

【0018】図1において、図14に示される回路と異
なる点は、FDNR回路10の詳細な構成である。すな
わち、図14のFDNR回路10は第1及び第2の容量
11及び12の一端間に第1の抵抗13を備えていた
が、図1のFDNR回路10はこの代わりに、インピー
ダンス素子6を介挿している。このインピーダンス素子
6は、第1及び第2の容量11及び12のそれぞれ一端
間に介挿される抵抗7及び8の直列体と、一端が前記抵
抗7及び8の接続点に接続されると共に他端が接地され
た抵抗9と、を備えている。
In FIG. 1, the point different from the circuit shown in FIG. 14 is the detailed configuration of the FDNR circuit 10. That is, the FDNR circuit 10 of FIG. 14 includes the first resistor 13 between one ends of the first and second capacitors 11 and 12, but the FDNR circuit 10 of FIG. 1 uses the impedance element 6 instead. I am inserting it. The impedance element 6 includes a series body of resistors 7 and 8 inserted between one ends of the first and second capacitors 11 and 12, respectively, and one end of which is connected to a connection point of the resistors 7 and 8 and the other end of which is connected. Is grounded to the resistor 9.

【0019】図3は図1に示される第1の実施の形態に
より構成した3次のバターワース形ローパスフィルタの
出力端子2および演算増幅器の出力端17の出力電圧の
周波数特性である。この特性はカットオフ周波数200
kHz(−3dBダウン)で設計し、C1とC2の容量
比は本発明の例でC1:C2=1:9としたものであ
る。演算増幅器の出力端での信号出力がカットオフ周波
数付近で最大となるが、C1とC2の容量比が5:5の
ものに比べ6dB程度低く、つまり振幅で1/2程度に
なっているのがわかる。
FIG. 3 shows the frequency characteristics of the output voltage of the output terminal 2 of the third-order Butterworth type low-pass filter and the output terminal 17 of the operational amplifier constructed according to the first embodiment shown in FIG. This characteristic has a cutoff frequency of 200.
It is designed at kHz (-3 dB down), and the capacitance ratio of C1 and C2 is C1: C2 = 1: 9 in the example of the present invention. The signal output at the output end of the operational amplifier becomes maximum near the cutoff frequency, but it is about 6 dB lower than that of the capacitance ratio of C1 and C2 of 5: 5, that is, about 1/2 in amplitude. I understand.

【0020】図2(b)に示すように、この抵抗の両端
(演算増幅器の入出力端子)にR0に対して小さい、例
えば十分の一程度の抵抗値R1、R2を有する抵抗18
及び19を挿入する。演算増幅器14の反転入力16は
交流的には仮想接地であり、また演算増幅器14の出力
も十分駆動能力があれば抵抗18及び19(R1、R
2)を挿入しても交流的にはほとんど条件は変わらな
い。次いで新たに挿入した抵抗18及び19(R1、R
2)と帰還抵抗13(R0)をΔ形の抵抗ネットワーク
と考えてΔ−T変換を用いてT形ネットワークに置き換
える。
As shown in FIG. 2B, a resistor 18 having resistance values R1 and R2 smaller than R0, for example, about one tenth, is provided at both ends of the resistor (input / output terminals of the operational amplifier).
And 19 are inserted. The inverting input 16 of the operational amplifier 14 is a virtual ground in terms of alternating current, and the output of the operational amplifier 14 has resistors 18 and 19 (R1, R) as long as it has sufficient driving capability.
Even if 2) is inserted, the conditions hardly change in terms of AC. Then, the newly inserted resistors 18 and 19 (R1, R
2) and the feedback resistor 13 (R0) are considered as a Δ type resistance network, and are replaced with a T type network using Δ-T conversion.

【0021】等価変換の関係は、図2(c)の素子番号
を用いて表すと R3=R1・R0/(R0+R1+R2) (5) R4=R1・R2/(R0+R1+R2) (6) R5=R2・R0/(R0+R1+R2) (7) となる。これらの変換の結果、新たに求められた抵抗7
及び8の抵抗値R3、R5は帰還抵抗13の抵抗値R0
の約十分の一程度の大きさになり、抵抗9の抵抗値R4
も抵抗18又は19の抵抗値R1またはR2の十分の一
程度に削減することが出来る。これにより、抵抗の寄生
容量を約十分の一に低減でき安定動作に貢献することが
出来る。
The relationship of equivalent conversion is expressed by using the element numbers of FIG. 2C. R3 = R1.R0 / (R0 + R1 + R2) (5) R4 = R1.R2 / (R0 + R1 + R2) (6) R5 = R2 .. R0 / (R0 + R1 + R2) (7) As a result of these conversions, the newly obtained resistance 7
And the resistance values R3 and R5 of 8 are the resistance value R0 of the feedback resistor 13.
Of the resistance value R4 of the resistor 9
Also, the resistance value R1 or R2 of the resistor 18 or 19 can be reduced to about one tenth. As a result, the parasitic capacitance of the resistor can be reduced to about 1/10, which contributes to stable operation.

【0022】図4は本発明のFDNR回路を用いた第2
の実施形態である。演算増幅器14の帰還抵抗の構成を
図1のような3本の抵抗ネットワークで組んだもの以外
にはしご形に複数段構成したものにより抵抗の総和をよ
り一層低減することができる。また梯子構成を多段にす
ることにより、FDNR回路のDCループゲインを調整
することも可能である。
FIG. 4 shows a second embodiment using the FDNR circuit of the present invention.
FIG. In addition to the configuration of the feedback resistors of the operational amplifier 14 which is formed by three resistor networks as shown in FIG. 1, the total number of resistors can be further reduced by using a ladder-shaped configuration having a plurality of stages. It is also possible to adjust the DC loop gain of the FDNR circuit by making the ladder configuration multistage.

【0023】図5は、本発明のFDNR回路を用いた第
3の実施の形態である。図1では片側接地したイミタン
スを実現していたのに対して、両端子が浮いたイミタン
スを実現した実施の形態である。キャパシタ12の容量
値C2に対してキャパシタ11の容量値C1を大きくす
ることにより、演算増幅器出力端の信号レベルを抑える
ことが可能となる。なおイミタンスからFDNRへの変
換の関係は、図1の第1の実施の形態に係る回路と全く
同じである。
FIG. 5 shows a third embodiment using the FDNR circuit of the present invention. In FIG. 1, the immittance in which one side is grounded is realized, whereas in the embodiment in which the immittance in which both terminals are floated is realized. By increasing the capacitance value C1 of the capacitor 11 with respect to the capacitance value C2 of the capacitor 12, the signal level at the output terminal of the operational amplifier can be suppressed. The relationship of conversion from immittance to FDNR is exactly the same as that of the circuit according to the first embodiment of FIG.

【0024】図6は、FDNR回路及びこれを用いたフ
ィルタ回路に用いている抵抗13をスイッチドキャパシ
タ41に置き換えた第4の実施の形態を示している。図
6において、入力端子1とFDNR回路10との間には
スイッチドキャパシタ42が設けられており、また、F
DNR回路10と出力端子2との間にはスイッチドキャ
パシタ43が設けられている。
FIG. 6 shows a fourth embodiment in which the resistor 13 used in the FDNR circuit and the filter circuit using the same is replaced with a switched capacitor 41. In FIG. 6, a switched capacitor 42 is provided between the input terminal 1 and the FDNR circuit 10, and F
A switched capacitor 43 is provided between the DNR circuit 10 and the output terminal 2.

【0025】これにより、大抵抗を少ない容量とスイッ
チング素子により実現できるため、集積回路の占有面積
を小さくすることができる。また、精度は容量比で決ま
るため、抵抗と容量で構成した場合に比べて高精度な伝
達特性を実現することが可能である。また、FDNR回
路を構成している帰還抵抗をスイッチドキャパシタによ
り実現することにより、寄生容量を小さくできるので安
定性の良いものを実現できる。
As a result, a large resistance can be realized with a small capacitance and a switching element, so that the area occupied by the integrated circuit can be reduced. Further, since the accuracy is determined by the capacity ratio, it is possible to realize a highly accurate transfer characteristic as compared with the case where the resistance and the capacity are used. Further, by realizing the feedback resistance that constitutes the FDNR circuit by using a switched capacitor, the parasitic capacitance can be reduced, so that a highly stable one can be realized.

【0026】図7は本発明の第5の実施の形態に係るF
DNR回路の回路図である。図1の第1の実施の形態に
係るフィルタ装置の構成において、接地端子15は、演
算増幅器14を単電源動作させる場合に演算増幅器の動
作に適したバイアスを印加させる必要がある。そのため
演算増幅器の非反転入力16の端子、あるいは帰還抵抗
ネットの接地端15を一定の直流電圧を加えつつ交流的
に接地された状態を維持する必要がある。これを実現す
る方法として一般に出力インピーダンスの十分低い外部
電圧源55を用意する。
FIG. 7 shows an F according to the fifth embodiment of the present invention.
It is a circuit diagram of a DNR circuit. In the configuration of the filter device according to the first embodiment of FIG. 1, the ground terminal 15 needs to apply a bias suitable for the operation of the operational amplifier when the operational amplifier 14 is operated by a single power supply. Therefore, it is necessary to maintain a state in which the terminal of the non-inverting input 16 of the operational amplifier or the ground terminal 15 of the feedback resistor net is grounded in an AC manner while applying a constant DC voltage. As a method for realizing this, an external voltage source 55 having a sufficiently low output impedance is generally prepared.

【0027】しかし消費電流や回路規模などの制約など
からこれを受動素子で実現する場合、接地端子を電源5
5から抵抗により分圧した回路56で実現することも可
能である。取り扱う周波数帯に対して交流インピーダン
スを低くするためにこの分圧抵抗56の接続端に容量を
介して接地してもよい。また、FDNR回路の帰還抵抗
7,8のネットワークにおいて、片側が接地された抵抗
を2つの抵抗57,58で実現し、その一方の抵抗57
一端を電源側に、他端を抵抗7,8の接続点に、また他
方の抵抗58の一端を抵抗7,8の接続点に接続するこ
とで、ループゲインを変えることなく抵抗ネットワーク
の直流電位を設定することができる。
However, when this is realized by a passive element due to restrictions such as current consumption and circuit scale, the ground terminal should be the power source 5.
It is also possible to realize it by a circuit 56 in which 5 is divided by a resistor. In order to lower the AC impedance with respect to the frequency band to be handled, the connection end of the voltage dividing resistor 56 may be grounded via a capacitor. Further, in the network of the feedback resistors 7 and 8 of the FDNR circuit, one of the resistors 57 and 58 realizes a resistor whose one side is grounded and which is one of the resistors 57 and 58.
By connecting one end to the power supply side, the other end to the connection point of the resistors 7 and 8, and the other end of the resistor 58 to the connection point of the resistors 7 and 8, the DC potential of the resistor network can be maintained without changing the loop gain. Can be set.

【0028】図8は本発明による第6の実施の形態であ
る。図4における直列接続された抵抗の接続点から交流
的な接地点の間に接続されている抵抗を、図7と同様、
電源側とGND側に各々一端が接続される抵抗57,5
8により実現したもので、交流接地を実現する外部電源
を必要としない。
FIG. 8 shows a sixth embodiment according to the present invention. The resistance connected between the connection point of the series-connected resistors in FIG. 4 and the AC ground point is the same as in FIG.
Resistors 57 and 5 each having one end connected to the power supply side and the GND side
It is realized by No. 8 and does not require an external power source for realizing AC grounding.

【0029】図9は本発明に係る第7の実施の形態であ
る。図9において、入力端子1と出力端子2との間に
は、FDNR回路10に並列に受動素子回路50を介挿
している。この受動素子回路50は、一端が入力端子1
と出力端子2間に接続され、他端が第1の容量11に接
続された抵抗51と、この抵抗51に並列に接続されて
一端が端子1及び2間に接続されると共に他端が第2の
容量12に接続される抵抗52と、抵抗51及び52の
それぞれの一端側の2つの接続点の間に直列に介挿され
た抵抗53と、を備えている。フィルタの遮断域で十分
な減衰量が得られない場合、必要に応じてある周波数に
対してノッチを挿入して必要な減衰量を確保することが
ある。
FIG. 9 shows a seventh embodiment according to the present invention. In FIG. 9, a passive element circuit 50 is inserted in parallel with the FDNR circuit 10 between the input terminal 1 and the output terminal 2. The passive element circuit 50 has an input terminal 1 at one end.
Is connected between the output terminal 2 and the output terminal 2, and the other end is connected to the first capacitor 11, and the resistor 51 is connected in parallel to the resistor 51 so that one end is connected between the terminals 1 and 2 and the other end is The resistor 52 is connected to the second capacitor 12, and the resistor 53 is inserted in series between two connection points on one end side of each of the resistors 51 and 52. When sufficient attenuation cannot be obtained in the cutoff region of the filter, a notch may be inserted at a certain frequency as necessary to secure the required amount of attenuation.

【0030】図10はLPFの特性を持ったフィルタ回
路にノッチを加えた伝達特性が得られる受動素子モデル
の構成を示す。図11にノッチを加えたLPFの周波数
特性を示す。図10(a)のように片側が接地された容
量22に直列にインダクタンス45を挿入することで、
この容量22とインダクタンス45の直列共振周波数f
oで対接地インピーダンスが極めて小さくなる。そのた
め共振周波数fo付近の通過特性は極めて零に近くな
る。その結果、図11のようにこのフィルタ回路の入出
力間の伝達特性を周波数軸で見ると、このインダクタン
ス45を印加する前のフィルタの周波数特性202に対
して直列共振周波数foで伝達指数が極めて零に近いノ
ッチ203が加わった特性201が観測される。LPF
の単調減衰域のまだ十分な減衰量が得られない周波数
で、大きな減衰量を必要とするときに、この周波数にf
oを合わせ込むことにより、フィルタの次数を増やすこ
となく必要とする減衰量を確保することも可能である。
このモデルから各インピーダンスからsで割る変換を行
う(図10(b))。
FIG. 10 shows the structure of a passive element model in which a transfer characteristic obtained by adding a notch to a filter circuit having an LPF characteristic is obtained. FIG. 11 shows the frequency characteristic of the LPF with a notch. By inserting the inductance 45 in series with the capacitance 22 whose one side is grounded as shown in FIG.
Series resonance frequency f of this capacitance 22 and inductance 45
At o, the impedance to ground becomes extremely small. Therefore, the pass characteristic near the resonance frequency fo becomes extremely close to zero. As a result, when the transfer characteristic between the input and output of this filter circuit is viewed on the frequency axis as shown in FIG. The characteristic 201 with the notch 203 close to zero added is observed. LPF
When a large amount of attenuation is required at a frequency where sufficient attenuation is not yet obtained in the monotonic attenuation region of
By adjusting o, it is possible to secure the required attenuation without increasing the order of the filter.
From this model, each impedance is converted by dividing by s (FIG. 10 (b)).

【0031】図10(b)において、入力端子1及び出
力端子2間にはFDNR回路と並列に受動素子回路46
が介挿されている。この受動素子回路46は、FDNR
回路を等価変換して得られたイミタンス27と直列に挿
入された抵抗47と、この抵抗47の接続点と入力端子
1及び出力端子2との間には抵抗25及び26がそれぞ
れ介挿されている。なお、図10(c)は、図9におけ
るFDNR回路10を等価変換してイミタンス27と容
量28とで表わしたものである。
In FIG. 10B, the passive element circuit 46 is provided between the input terminal 1 and the output terminal 2 in parallel with the FDNR circuit.
Is inserted. This passive element circuit 46 has a FDNR
A resistor 47 inserted in series with the immittance 27 obtained by equivalent conversion of the circuit, and resistors 25 and 26 are respectively interposed between the connection point of the resistor 47 and the input terminal 1 and the output terminal 2. There is. Note that FIG. 10C shows the FDNR circuit 10 in FIG. 9 which is equivalently converted and is represented by the immittance 27 and the capacitor 28.

【0032】ここで、LPFの場合阻止域に挿入するノ
ッチの周波数foは大抵LPFのカットオフ周波数fc
に比べ高いので、信号ラインに介挿される抵抗が有する
抵抗値に対しFDNR回路に直列に接続される抵抗の抵
抗値は非常に小さくなる。例えば、信号ラインに入る抵
抗が数kΩのオーダーだとした場合、FDNR回路内の
抵抗値は数〜数10Ω程度の非常に小さな値に変換され
ることが多い。このような低い値の抵抗をLSIにおい
て実現する場合、配線抵抗の影響や配線と素子の接続を
行なっているコンタクトでの抵抗の影響によりノッチの
周波数を所定の値に精度良く設定することができない。
そこで、T形の抵抗ネットワークをΔ形に等価変換する
ことにより全て同等のオーダーの抵抗値に変換すること
ができ、配線抵抗やコンタクト抵抗等によるノッチの周
波数が所定の値に設定できないという問題を解決でき
る。変換の方法は先に説明した式(5)〜(7)の関係
を逆に用いることで得られる。
In the case of the LPF, the frequency fo of the notch inserted in the stop band is usually the cutoff frequency fc of the LPF.
The resistance value of the resistance connected in series to the FDNR circuit is very small compared to the resistance value of the resistance inserted in the signal line. For example, when the resistance that enters the signal line is on the order of several kΩ, the resistance value in the FDNR circuit is often converted to a very small value of about several to several tens of Ω. When such a low resistance is realized in an LSI, the notch frequency cannot be accurately set to a predetermined value due to the influence of the wiring resistance and the resistance of the contact connecting the wiring and the element. .
Therefore, by equivalently converting the T-type resistance network into the Δ-type, it is possible to convert all of them into resistance values of the same order, and the problem that the notch frequency due to the wiring resistance, contact resistance, etc. cannot be set to a predetermined value. Solvable. The conversion method can be obtained by reversing the relationships of the expressions (5) to (7) described above.

【0033】以上説明した実施例においてFDNR回路
を1組用いた例を示したが、FDNR回路を複数個用意
して縦続に接続することによって、より高次のフィルタ
回路を実現することも可能である。
In the above-described embodiment, an example in which one FDNR circuit is used is shown. However, a higher order filter circuit can be realized by preparing a plurality of FDNR circuits and connecting them in cascade. is there.

【0034】図12は本発明の電子回路(FDNR回
路)を用いた低域通過回路(LPF)を無線機に適用し
た第8の実施の形態を示すブロック図である。
FIG. 12 is a block diagram showing an eighth embodiment in which a low pass circuit (LPF) using the electronic circuit (FDNR circuit) of the present invention is applied to a radio device.

【0035】図12において、無線機60は、無線周波
数(RF−Radio Frequency −)信号を送信又は受信す
るアンテナ61と、信号の送信又は受信を切換える切換
スイッチ62と、アンテナ61を介して入力されたRF
信号をベースバンド(基底周波数)信号に直接変換する
周波数変換手段63と、直接変換により得られたベース
バンド信号をチャネル選択する低域通過フィルタ(LP
F−Low Pass Filter−)64と、受信されたRF信号
をアナログ/ディジタル(A/D)変換すると共にベー
スバンド信号をディジタル/アナログ(D/A)変換す
るディジタル信号処理部65と、D/A変換されたベー
スバンド信号の量子化雑音を除去するLPF66と、ベ
ースバンド信号を(RF)信号に変換する周波数変換手
段67と、を備えている。
In FIG. 12, a radio device 60 is inputted via an antenna 61 for transmitting or receiving a radio frequency (RF-Radio Frequency-) signal, a changeover switch 62 for switching transmission or reception of the signal, and an antenna 61. RF
A frequency conversion means 63 for directly converting a signal into a baseband (base frequency) signal, and a low pass filter (LP) for channel-selecting the baseband signal obtained by the direct conversion.
F-Low Pass Filter-) 64, a digital signal processing unit 65 for analog / digital (A / D) converting the received RF signal and a digital / analog (D / A) conversion for the baseband signal, and D / An LPF 66 for removing the quantization noise of the A-converted baseband signal and a frequency conversion means 67 for converting the baseband signal into an (RF) signal are provided.

【0036】図12で示すような無線機において適用の
効果のあるブロックとして、一つは受信機(RX)にお
いてアンテナから入力されたRF信号を直接周波数変換
されて得られるベースバンド信号のチャネル選択をする
フィルタである。もう一つは送信器(TX)においてデ
ィジタル信号処理部から出力されるベースバンド信号を
RF信号にアップコンバートする直前にベースバンド変
調信号のD/A変換後の量子化雑音等を取り除くフィル
タである。これらのフィルタでDCオフセットが発生す
ると、例えばQPSK変調信号のようにDCまで周波数
成分を含む信号の場合、受信機ではこの変調信号とDC
オフセット成分との区別が付かなくなり受信できなくな
る。また送信器ではこのDC成分が周波数変換後のキャ
リアリークとなる。本発明のFDNR回路を用いたLP
FはDCオフセットを生じないので、このLPFを無線
機に用いることで、上記フィルタのDCオフセットによ
る問題を解決することができる。
As a block having an effect of application in the radio as shown in FIG. 12, one is channel selection of a baseband signal obtained by directly frequency converting an RF signal input from an antenna in a receiver (RX). It is a filter that does. The other is a filter that removes quantization noise after D / A conversion of the baseband modulated signal immediately before up-converting the baseband signal output from the digital signal processing unit in the transmitter (TX) to an RF signal. . When a DC offset occurs in these filters, in the case of a signal including frequency components up to DC, such as a QPSK modulated signal, the receiver receives this modulated signal and DC.
It cannot be distinguished from the offset component and cannot be received. Further, in the transmitter, this DC component becomes carrier leak after frequency conversion. LP using the FDNR circuit of the present invention
Since F does not generate a DC offset, by using this LPF in a radio device, the problem due to the DC offset of the above filter can be solved.

【0037】[0037]

【発明の効果】以上説明したように、本発明によればF
DNR回路の実現に付随して生じる高抵抗を等価変換に
より小さな値に変換し、レイアウト面積やFDNRの動
作安定性上問題となっていた寄生容量の削減を図ること
ができる。またFDNRを構成する容量値の配分を工夫
することで低電源電圧の下でも高ピークレベルの信号が
入力されても歪みの少ない動作をすることができる。
As described above, according to the present invention, F
The high resistance that accompanies the realization of the DNR circuit can be converted into a small value by equivalent conversion, and the parasitic capacitance, which has been a problem in the layout area and the operational stability of the FDNR, can be reduced. Further, by devising the distribution of the capacitance values forming the FDNR, it is possible to operate with less distortion even under a low power supply voltage or when a high peak level signal is input.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る周波数依存性
負性抵抗(FDNR)回路を備えるフィルタ装置の回路
図。
FIG. 1 is a circuit diagram of a filter device including a frequency-dependent negative resistance (FDNR) circuit according to a first embodiment of the present invention.

【図2】本発明に係るフィルタ装置の等価変換をそれぞ
れ示す回路図。
FIG. 2 is a circuit diagram showing an equivalent conversion of the filter device according to the present invention.

【図3】本発明に係るフィルタ装置の等価変換を説明す
る特性図。
FIG. 3 is a characteristic diagram illustrating equivalent conversion of the filter device according to the present invention.

【図4】本発明の第2の実施の形態に係るFDNR回路
を示す回路図。
FIG. 4 is a circuit diagram showing an FDNR circuit according to a second embodiment of the present invention.

【図5】本発明の第3の実施の形態に係るFDNR回路
の等価変換を示す回路図。
FIG. 5 is a circuit diagram showing equivalent conversion of an FDNR circuit according to a third embodiment of the present invention.

【図6】本発明の第4の実施の形態に係るフィルタ装置
を示す回路図。
FIG. 6 is a circuit diagram showing a filter device according to a fourth embodiment of the present invention.

【図7】本発明の第5の実施の形態に係るFDNR回路
を示す回路図。
FIG. 7 is a circuit diagram showing an FDNR circuit according to a fifth embodiment of the present invention.

【図8】本発明の第6の実施の形態に係るFDNR回路
を示す回路図。
FIG. 8 is a circuit diagram showing an FDNR circuit according to a sixth embodiment of the present invention.

【図9】本発明の第7の実施の形態に係るフィルタ装置
を示す回路図。
FIG. 9 is a circuit diagram showing a filter device according to a seventh embodiment of the present invention.

【図10】本発明に係るフィルタ装置における受動素子
モデルの構成をそれぞれ示す回路図。
FIG. 10 is a circuit diagram showing a configuration of a passive element model in the filter device according to the present invention.

【図11】図9の実施の形態に係るフィルタ装置の伝達
特性を示す特性図。
11 is a characteristic diagram showing transfer characteristics of the filter device according to the embodiment of FIG.

【図12】本発明の第8の実施の形態に係るフィルタ装
置を適用した無線機を示すブロック図。
FIG. 12 is a block diagram showing a wireless device to which a filter device according to an eighth embodiment of the present invention is applied.

【図13】一般的なFDNR変換を説明する回路図。FIG. 13 is a circuit diagram illustrating general FDNR conversion.

【図14】従来のFDNR回路を用いたフィルタ装置を
示す回路図。
FIG. 14 is a circuit diagram showing a filter device using a conventional FDNR circuit.

【図15】3次のローパスフィルタの等価変換を説明す
る回路図。
FIG. 15 is a circuit diagram illustrating equivalent conversion of a third-order low-pass filter.

【図16】抵抗に分布している寄生容量を説明する回路
図。
FIG. 16 is a circuit diagram illustrating parasitic capacitance distributed in a resistor.

【符号の説明】[Explanation of symbols]

3 C1及びC2の接続点 6 インピーダンス素子 10 FDNR回路 11 第1の容量素子 12 第2の容量素子 14 演算増幅器 15 反転入力 16 接地端子 3 Connection point of C1 and C2 6 Impedance element 10 FDNR circuit 11 1st capacity element 12 2nd capacity element 14 Operational amplifier 15 Inversion input 16 Ground terminal

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】差動増幅器の反転入力端子に第1の容量素
子の一端と抵抗成分を含むインピーダンス素子の一端が
接続され、前記差動増幅器の出力端子に前記インピーダ
ンス素子の他端および前記第1の容量素子の容量値より
も大きな容量値を有する第2の容量素子の一端が接続さ
れ、前記第1の容量素子の他端と前記第2の容量素子の
他端が互いに接続して成る電子回路。
1. An inverting input terminal of a differential amplifier is connected to one end of a first capacitive element and one end of an impedance element including a resistance component, and an output terminal of the differential amplifier is connected to the other end of the impedance element and the first impedance element. One end of a second capacitance element having a capacitance value larger than that of the first capacitance element is connected, and the other end of the first capacitance element and the other end of the second capacitance element are connected to each other. Electronic circuit.
【請求項2】少なくとも演算増幅器の反転入力に第1の
容量と第1の抵抗の一端が接続され、前記演算増幅器の
出力端に前記第1の抵抗および第2の容量の一端が接続
され、前記第1の容量と前記第2の容量のもう一端同士
が接続して成る回路において、前記第2の容量値の大き
さが第1の容量値に比べて大きいことを特徴とする電子
回路。
2. A first capacitor and one end of a first resistor are connected to at least an inverting input of an operational amplifier, and one ends of the first resistor and a second capacitor are connected to an output end of the operational amplifier, An electronic circuit comprising a circuit in which the other ends of the first capacitor and the second capacitor are connected to each other, wherein the magnitude of the second capacitance value is larger than that of the first capacitance value.
【請求項3】前記第1の抵抗が、第3の容量と前記第3
の容量の充放電を行なうスイッチ素子を用いたスイッチ
ドキャパシタ回路により構成されることを特徴とする請
求項2に記載の電子回路。
3. The first resistor comprises a third capacitor and the third capacitor.
The electronic circuit according to claim 2, wherein the electronic circuit is configured by a switched capacitor circuit using a switching element that charges and discharges the capacitance of.
【請求項4】演算増幅器の反転入力に第1の容量の一端
が接続され、前記演算増幅器の出力端に第2の容量の一
端が接続され、前記第1の容量と前記第2の容量のもう
一端同士が接続され、前記演算増幅器の反転入力と出力
端に第1から第n(n≧2)の複数の抵抗が直列に接続
され、前記直列接続された複数の抵抗の接続点から、少
なくとも交流的に接地された1つ以上の複数の抵抗を備
えていることを特徴とする電子回路。
4. An inverting input of an operational amplifier is connected to one end of a first capacitor, an output terminal of the operational amplifier is connected to one end of a second capacitor, and the one end of the first capacitor and the second capacitor is connected. The other ends are connected to each other, a plurality of first to n-th (n ≧ 2) resistors are connected in series to the inverting input and the output end of the operational amplifier, and from the connection point of the plurality of resistors connected in series, An electronic circuit comprising one or more resistors that are at least AC-grounded.
【請求項5】前記第2の容量の値が前記第1の容量に比
べて大きいことを特徴とする請求項4に記載の電子回
路。
5. The electronic circuit according to claim 4, wherein the value of the second capacitance is larger than the value of the first capacitance.
【請求項6】請求項1に記載の電子回路と、抵抗成分を
含む複数の第1のインピーダンス素子と、容量成分を含
む第2のインピーダンス素子とを具備したことを特徴と
するフィルタ装置。
6. A filter device comprising the electronic circuit according to claim 1, a plurality of first impedance elements including a resistance component, and a second impedance element including a capacitance component.
【請求項7】前記抵抗成分に代えて容量とこれらの充放
電の制御を行なうスイッチ素子を用いたスイッチドキャ
パシタ回路により構成されることを特徴とする請求項6
に記載のフィルタ装置。
7. A switched capacitor circuit using a switch element for controlling charge and discharge of the capacitance instead of the resistance component.
3. The filter device according to 1.).
【請求項8】請求項4に記載の電子回路と、複数の抵抗
素子と、容量素子を具備したことを特徴とするフィルタ
装置。
8. A filter device comprising the electronic circuit according to claim 4, a plurality of resistance elements, and a capacitance element.
【請求項9】請求項6に記載のフィルタ装置と、無線周
波数(RF)信号及びベースバンド信号間で周波数を変
換する周波数変換手段と、ベースバンド信号をディジタ
ル変換して処理する信号処理部とを少なくとも具備した
ことを特徴とする無線装置。
9. A filter device according to claim 6, frequency conversion means for converting a frequency between a radio frequency (RF) signal and a baseband signal, and a signal processing unit for digitally converting the baseband signal for processing. A wireless device comprising at least:
【請求項10】請求項8に記載のフィルタ装置と、無線
周波数(RF)信号及びベースバンド信号間で周波数を
変換する周波数変換手段と、ベースバンド信号をディジ
タル変換して処理する信号処理部とを少なくとも具備し
たことを特徴とする無線装置。
10. The filter device according to claim 8, frequency conversion means for converting a frequency between a radio frequency (RF) signal and a baseband signal, and a signal processing section for digitally converting the baseband signal for processing. A wireless device comprising at least:
JP24607696A 1995-09-18 1996-09-18 Electronic circuit, filter device and wireless device using the same Expired - Lifetime JP3283191B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24607696A JP3283191B2 (en) 1995-09-18 1996-09-18 Electronic circuit, filter device and wireless device using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-237993 1995-09-18
JP23799395 1995-09-18
JP24607696A JP3283191B2 (en) 1995-09-18 1996-09-18 Electronic circuit, filter device and wireless device using the same

Publications (2)

Publication Number Publication Date
JPH09148880A true JPH09148880A (en) 1997-06-06
JP3283191B2 JP3283191B2 (en) 2002-05-20

Family

ID=26533473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24607696A Expired - Lifetime JP3283191B2 (en) 1995-09-18 1996-09-18 Electronic circuit, filter device and wireless device using the same

Country Status (1)

Country Link
JP (1) JP3283191B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007119264A1 (en) * 2006-03-20 2007-10-25 Fujitsu Limited Input impedance circuit and low-pass filter circuit
WO2008068821A1 (en) * 2006-12-01 2008-06-12 Fujitsu Limited Buffer with offset adjusting function
JP2008530836A (en) * 2005-02-09 2008-08-07 シャフナー・エーエムファウ・アクチェンゲゼルシャフト Active EMC filters for medical applications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008530836A (en) * 2005-02-09 2008-08-07 シャフナー・エーエムファウ・アクチェンゲゼルシャフト Active EMC filters for medical applications
WO2007119264A1 (en) * 2006-03-20 2007-10-25 Fujitsu Limited Input impedance circuit and low-pass filter circuit
WO2008068821A1 (en) * 2006-12-01 2008-06-12 Fujitsu Limited Buffer with offset adjusting function

Also Published As

Publication number Publication date
JP3283191B2 (en) 2002-05-20

Similar Documents

Publication Publication Date Title
US6987966B1 (en) Adaptive radio transceiver with polyphase calibration
US6608527B2 (en) Adaptive radio transceiver with low noise amplification
US7113744B1 (en) Adaptive radio transceiver with a power amplifier
Stevenson et al. An accurate quality factor tuning scheme for IF and high-Q continuous-time filters
JP5870368B2 (en) Components that process wideband analog radio frequencies
Leuzzi et al. Single transistor high linearity and wide dynamic range active inductor
EP2874313B1 (en) Analog active low-pass filters
US5708391A (en) High frequency differential filter with CMOS control
US6469582B2 (en) Voltage tunable active inductorless filter
Anurag et al. OTRA based shadow filters
EP1037380B1 (en) Frequency converter
KR100226594B1 (en) Electronic circuit and filter device using same
JP3283191B2 (en) Electronic circuit, filter device and wireless device using the same
Horng et al. Voltage/Current-Mode Multifunction Filters Using One Current Feedback Amplifier and Grounded Capacitors.
US4920325A (en) Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components
US8497730B1 (en) System for and method of modifying impedance characteristics of circuit elements
US12068738B2 (en) Configurable micro-acoustic RF filter
EP1754308B1 (en) Q enhancement circuit and method
EP1758248B1 (en) Circuit and method for filtering a radio frequency signal
US6774737B1 (en) High Q resonator circuit
Sagbas et al. Current-mode state-variable filter
US10027305B1 (en) Filter including non-magnetic frequency selective limiters
WO2002067412A1 (en) Low power crystal oscillator
JP3410776B2 (en) Quadrature signal generation circuit
WO2019174805A1 (en) Gain control filter circuit, power module comprising a filter circuit and method of adjusting an rf filter circuit to provide a controllable gain

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080301

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120301

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11