JPH09116013A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09116013A JPH09116013A JP27540495A JP27540495A JPH09116013A JP H09116013 A JPH09116013 A JP H09116013A JP 27540495 A JP27540495 A JP 27540495A JP 27540495 A JP27540495 A JP 27540495A JP H09116013 A JPH09116013 A JP H09116013A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- contact holes
- conductor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ゲート酸化膜への損傷を抑制し、深さの異な
るコンタクト孔を開口する。 【解決手段】 Ｐ型半導体基板１１１上の段差を反映し
た第１の酸化膜１１７上に多結晶シリコン膜１１８を堆
積し、さらにその上に第２の酸化膜１１９を堆積し、第
２の酸化膜１１９の上面を完全平坦化する。第１および
第２のコンタクト孔１２１，１２１′の開口時には、第
１のエッチングを多結晶シリコン膜１１８まで行い、第
２（第３）のエッチングによって各電極に至るまで開口
する。この際、コンタクト孔形成領域の膜厚差が、コン
タクト孔エッチング工程において多結晶シリコン膜１１
８によって吸収される。このため、ゲート電極にオーバ
ーエッチをあまりかけなくて良い。よって、ゲート酸化
膜への損傷を抑制することができる。
るコンタクト孔を開口する。 【解決手段】 Ｐ型半導体基板１１１上の段差を反映し
た第１の酸化膜１１７上に多結晶シリコン膜１１８を堆
積し、さらにその上に第２の酸化膜１１９を堆積し、第
２の酸化膜１１９の上面を完全平坦化する。第１および
第２のコンタクト孔１２１，１２１′の開口時には、第
１のエッチングを多結晶シリコン膜１１８まで行い、第
２（第３）のエッチングによって各電極に至るまで開口
する。この際、コンタクト孔形成領域の膜厚差が、コン
タクト孔エッチング工程において多結晶シリコン膜１１
８によって吸収される。このため、ゲート電極にオーバ
ーエッチをあまりかけなくて良い。よって、ゲート酸化
膜への損傷を抑制することができる。
Description
【０００１】
【発明の属する技術分野】この発明はＭＯＳトランジス
タを有する半導体装置およびその製造方法に関する。
タを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体ＬＳＩの高速化、高集積化によ
り、半導体素子および配線の微細化が急速に進行してい
る。このようなＬＳＩにおいては、ＭＯＳトランジスタ
等の半導体素子による段差により、上層配線のパターニ
ングが困難となっている。そのため、安定した配線形成
のための段差平坦化が必要となる。その方法として、レ
ジストエッチバック、ＣＭＰ（化学的機械研磨）等の技
術が提案、実践されている。
り、半導体素子および配線の微細化が急速に進行してい
る。このようなＬＳＩにおいては、ＭＯＳトランジスタ
等の半導体素子による段差により、上層配線のパターニ
ングが困難となっている。そのため、安定した配線形成
のための段差平坦化が必要となる。その方法として、レ
ジストエッチバック、ＣＭＰ（化学的機械研磨）等の技
術が提案、実践されている。
【０００３】図３は段差平坦化が行われた半導体装置の
一部の断面図を示す。図３において、４１１はＰ型半導
体基板（シリコン基板）である。４１２は素子分離領域
（ＳｉＯ2 ）、４１３はＮ型拡散層領域である。４１４
は多結晶シリコン膜、４１５はタングステンシリサイド
膜、４１６は酸化膜であり、これらの多層構造はゲート
電極配線４２０を構成している。４１７は層間絶縁膜と
しての酸化膜、４１８はＮ型拡散層領域４１３に接続さ
れる金属配線、４１８′はタングステンシリサイド膜４
１５に接続される金属配線である。
一部の断面図を示す。図３において、４１１はＰ型半導
体基板（シリコン基板）である。４１２は素子分離領域
（ＳｉＯ2 ）、４１３はＮ型拡散層領域である。４１４
は多結晶シリコン膜、４１５はタングステンシリサイド
膜、４１６は酸化膜であり、これらの多層構造はゲート
電極配線４２０を構成している。４１７は層間絶縁膜と
しての酸化膜、４１８はＮ型拡散層領域４１３に接続さ
れる金属配線、４１８′はタングステンシリサイド膜４
１５に接続される金属配線である。
【０００４】しかしながら、この平坦化によって、図３
に示すように、Ｎ型拡散層領域４１３上に形成すべきコ
ンタクト孔４１９の深さＹと素子分離領域４１２上のゲ
ート電極配線４２０上に形成すべきコンタクト孔４１
９′の深さＸとが大きく異なるという結果を引き起こ
す。そのため、この深さの違うコンタクト孔４１９，４
１９′をいかに形成するかが問題となる。
に示すように、Ｎ型拡散層領域４１３上に形成すべきコ
ンタクト孔４１９の深さＹと素子分離領域４１２上のゲ
ート電極配線４２０上に形成すべきコンタクト孔４１
９′の深さＸとが大きく異なるという結果を引き起こ
す。そのため、この深さの違うコンタクト孔４１９，４
１９′をいかに形成するかが問題となる。
【０００５】この問題を解決する方法として第１に挙げ
られるのは、図５に示すように、ゲート電極配線４２０
上のコンタクト形成用のマスクおよび拡散層上のコンタ
クト形成用のマスクの合わせて２枚のマスクを使用する
方法である。以下、図面を用いて、この半導体装置の製
造方法の説明を行う。まず図５（ａ）に示すように、素
子分離領域６１２とＮ型拡散層領域６１３と多結晶シリ
コン膜６１４，タングステンシリサイド膜６１５および
絶縁膜６１６の多層構造からなるゲート電極配線６２４
とを形成したＰ型半導体基板（シリコン基板）６１１上
に酸化膜６１７を堆積した後、酸化膜６１７の上面を、
エッチバック法あるいはＣＭＰ法等を用いて平坦化す
る。
られるのは、図５に示すように、ゲート電極配線４２０
上のコンタクト形成用のマスクおよび拡散層上のコンタ
クト形成用のマスクの合わせて２枚のマスクを使用する
方法である。以下、図面を用いて、この半導体装置の製
造方法の説明を行う。まず図５（ａ）に示すように、素
子分離領域６１２とＮ型拡散層領域６１３と多結晶シリ
コン膜６１４，タングステンシリサイド膜６１５および
絶縁膜６１６の多層構造からなるゲート電極配線６２４
とを形成したＰ型半導体基板（シリコン基板）６１１上
に酸化膜６１７を堆積した後、酸化膜６１７の上面を、
エッチバック法あるいはＣＭＰ法等を用いて平坦化す
る。
【０００６】つぎに図５（ｂ）に示すように、フォトレ
ジスト６１８をマスクとして、任意の拡散層領域６１３
上のみに開口部を設け、拡散層領域６１３の表面とゲー
ト電極配線６２４上面の段差分程度の厚さだけ酸化膜６
１７をエッチングし、コンタクト孔６１９を形成する。
つぎに図５（ｃ）に示すように、フォトレジスト６２０
をマスクとして、任意の拡散層領域６１３上（コンタク
ト孔６１９の形成部）およびゲート電極配線６２４上に
開口部を設け、拡散領域６１３とゲート電極配線６２４
のタングステンシリサイド膜６１５とに至るまで酸化膜
６１７をエッチングし、コンタクト孔６２１，６２１′
を形成する。
ジスト６１８をマスクとして、任意の拡散層領域６１３
上のみに開口部を設け、拡散層領域６１３の表面とゲー
ト電極配線６２４上面の段差分程度の厚さだけ酸化膜６
１７をエッチングし、コンタクト孔６１９を形成する。
つぎに図５（ｃ）に示すように、フォトレジスト６２０
をマスクとして、任意の拡散層領域６１３上（コンタク
ト孔６１９の形成部）およびゲート電極配線６２４上に
開口部を設け、拡散領域６１３とゲート電極配線６２４
のタングステンシリサイド膜６１５とに至るまで酸化膜
６１７をエッチングし、コンタクト孔６２１，６２１′
を形成する。
【０００７】つぎに図５（ｄ）に示すように、コンタク
ト孔６２１，６２１′を金属膜６２３，６２３′で埋め
るとともに、上層金属配線６２２，６２２′を形成して
完成する。以上の方法を用いて、深さの異なるコンタク
ト孔６２１，６２１′の形成を簡単に行うことができ
る。
ト孔６２１，６２１′を金属膜６２３，６２３′で埋め
るとともに、上層金属配線６２２，６２２′を形成して
完成する。以上の方法を用いて、深さの異なるコンタク
ト孔６２１，６２１′の形成を簡単に行うことができ
る。
【０００８】第２の方法として挙げられるのは、酸化膜
６１７のエッチングの際に、酸化膜６１７とゲート電極
配線６２４との選択比を大きくして、ゲート電極配線６
２４があまりエッチングされないようにすることによっ
て、深さの異なる２種類のコンタクト孔６２１，６２
１′を同時に形成する方法である。このため、高選択比
の高密度プラズマエッチング技術の開発が行われてい
る。
６１７のエッチングの際に、酸化膜６１７とゲート電極
配線６２４との選択比を大きくして、ゲート電極配線６
２４があまりエッチングされないようにすることによっ
て、深さの異なる２種類のコンタクト孔６２１，６２
１′を同時に形成する方法である。このため、高選択比
の高密度プラズマエッチング技術の開発が行われてい
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上記に
示す第１の方法では、マスク枚数が１枚増えるととも
に、２枚のマスク間の合わせ精度が問題となり、半導体
装置の微細化、高集積化に適していない。また、第２の
方法では、選択比が大きいとはいっても、ゲート電極配
線に相当量のオーバーエッチがかかるため、アンテナ効
果等によるゲート酸化膜へのダメージが問題となる。特
に素子の微細化に伴い、ゲート酸化膜は薄膜化され、今
や７ｎｍ以下となっているため、ゲート酸化膜が完全に
破壊されてしまうという問題を有していた。
示す第１の方法では、マスク枚数が１枚増えるととも
に、２枚のマスク間の合わせ精度が問題となり、半導体
装置の微細化、高集積化に適していない。また、第２の
方法では、選択比が大きいとはいっても、ゲート電極配
線に相当量のオーバーエッチがかかるため、アンテナ効
果等によるゲート酸化膜へのダメージが問題となる。特
に素子の微細化に伴い、ゲート酸化膜は薄膜化され、今
や７ｎｍ以下となっているため、ゲート酸化膜が完全に
破壊されてしまうという問題を有していた。
【００１０】ここで、アンテナ効果について説明する。
アンテナ効果とは、ＭＯＳトランジスタのゲート電極に
長い配線が接続されている場合、その配線の形成時（コ
ンタクト形成時）のエッチングプラズマダメージによっ
て配線中に発生した電荷がゲート電極の電位を変化させ
る現象である。このときに生じた電位差によって、ゲー
ト酸化膜が損傷を受ける、あるいは破壊されてしまう。
ゲート酸化膜の損傷の度合いは、配線中に発生する電荷
量に依存するため、エッチング時間が長いほど大きくな
る。
アンテナ効果とは、ＭＯＳトランジスタのゲート電極に
長い配線が接続されている場合、その配線の形成時（コ
ンタクト形成時）のエッチングプラズマダメージによっ
て配線中に発生した電荷がゲート電極の電位を変化させ
る現象である。このときに生じた電位差によって、ゲー
ト酸化膜が損傷を受ける、あるいは破壊されてしまう。
ゲート酸化膜の損傷の度合いは、配線中に発生する電荷
量に依存するため、エッチング時間が長いほど大きくな
る。
【００１１】そこで、この発明は、ゲート電極配線上の
絶縁膜中でコンタクトオーバーエッチを吸収することに
よって、ゲート酸化膜へのダメージを抑制できるという
点に着目し得られたものである。この発明の目的は、深
さの異なるコンタクト孔形成のためのマスクが１枚で済
み、マスクの位置合わせ精度の問題がなく、微細化、高
集積化が可能な半導体装置およびその製造方法を提供す
ることである。
絶縁膜中でコンタクトオーバーエッチを吸収することに
よって、ゲート酸化膜へのダメージを抑制できるという
点に着目し得られたものである。この発明の目的は、深
さの異なるコンタクト孔形成のためのマスクが１枚で済
み、マスクの位置合わせ精度の問題がなく、微細化、高
集積化が可能な半導体装置およびその製造方法を提供す
ることである。
【００１２】この発明の他の目的は、深さの異なるコン
タクト孔を有し、かつゲート酸化膜にダメージを受けて
いない半導体装置を提供することである。この発明のさ
らに他の目的は、深さの異なるコンタクト孔を、ゲート
酸化膜へのダメージを与えずに形成できる半導体装置の
製造方法を提供することである。
タクト孔を有し、かつゲート酸化膜にダメージを受けて
いない半導体装置を提供することである。この発明のさ
らに他の目的は、深さの異なるコンタクト孔を、ゲート
酸化膜へのダメージを与えずに形成できる半導体装置の
製造方法を提供することである。
【００１３】
【課題を解決するための手段】この発明は、深さの異な
るコンタクト孔を開口したい拡散層領域上およびゲート
電極配線上の層間絶縁膜中に、絶縁膜との選択比の高い
多結晶シリコン膜等の導電性膜を介在させることによ
り、導電性膜をその上層の絶縁膜のエッチングの際のエ
ッチングストッパとして作用させ、上層の絶縁膜の厚さ
の違いを吸収することを特徴とするものである。
るコンタクト孔を開口したい拡散層領域上およびゲート
電極配線上の層間絶縁膜中に、絶縁膜との選択比の高い
多結晶シリコン膜等の導電性膜を介在させることによ
り、導電性膜をその上層の絶縁膜のエッチングの際のエ
ッチングストッパとして作用させ、上層の絶縁膜の厚さ
の違いを吸収することを特徴とするものである。
【００１４】請求項１記載の半導体装置は、拡散層領域
およびゲート電極配線を形成して表面に段差を有する半
導体基板と、この半導体基板上に順次堆積し最上層の表
面を平坦化した第１の酸化膜、導電体膜および第２の酸
化膜と、第２の酸化膜の表面から第２の酸化膜、導電体
膜および第１の酸化膜を貫通して拡散層まで達する第１
のコンタクト孔と、第２の酸化膜の表面から第２の酸化
膜、導電体膜および第１の酸化膜を貫通してゲート電極
配線まで達する第２のコンタクト孔と、第１のコンタク
ト孔の内周縁の導電体膜の部位の全周に形成した環状の
第３の酸化膜と、第２のコンタクト孔の内周縁の導電体
膜の部位の全周に形成した環状の第４の酸化膜と、第１
のコンタクト孔に充填した第１の導電体と、第２のコン
タクト孔に充填した第２の導電体と、第２の酸化膜上に
形成されて第１および第２の導電体にそれぞれ接続され
る上層配線とを備えている。
およびゲート電極配線を形成して表面に段差を有する半
導体基板と、この半導体基板上に順次堆積し最上層の表
面を平坦化した第１の酸化膜、導電体膜および第２の酸
化膜と、第２の酸化膜の表面から第２の酸化膜、導電体
膜および第１の酸化膜を貫通して拡散層まで達する第１
のコンタクト孔と、第２の酸化膜の表面から第２の酸化
膜、導電体膜および第１の酸化膜を貫通してゲート電極
配線まで達する第２のコンタクト孔と、第１のコンタク
ト孔の内周縁の導電体膜の部位の全周に形成した環状の
第３の酸化膜と、第２のコンタクト孔の内周縁の導電体
膜の部位の全周に形成した環状の第４の酸化膜と、第１
のコンタクト孔に充填した第１の導電体と、第２のコン
タクト孔に充填した第２の導電体と、第２の酸化膜上に
形成されて第１および第２の導電体にそれぞれ接続され
る上層配線とを備えている。
【００１５】この構成によると、導電体膜をエッチング
ストッパとして第２の酸化膜に第１および第２のコンタ
クト孔の形成のためのエッチングが行われることにな
り、拡散層領域上で厚く、ゲート電極配線上で薄い第２
の酸化膜の膜厚の差を吸収できる。そして、導電体膜を
エッチングした後、厚さがほぼ均一な第１の酸化膜をエ
ッチングすることにより、深さの異なる第１および第２
のコンタクト孔が形成され、ゲート電極配線に対するオ
ーバーエッチは最小限に抑えられることになり、ゲート
酸化膜へのダメージを最小限に抑えることができる。ま
た、第１および第２のコンタクト孔を形成するためのマ
スクは１枚でよく、深さの異なるコンタクト孔形成のた
めのマスクが１枚で済み、マスクの位置合わせ精度の問
題がなく、微細化、高集積化が可能である。
ストッパとして第２の酸化膜に第１および第２のコンタ
クト孔の形成のためのエッチングが行われることにな
り、拡散層領域上で厚く、ゲート電極配線上で薄い第２
の酸化膜の膜厚の差を吸収できる。そして、導電体膜を
エッチングした後、厚さがほぼ均一な第１の酸化膜をエ
ッチングすることにより、深さの異なる第１および第２
のコンタクト孔が形成され、ゲート電極配線に対するオ
ーバーエッチは最小限に抑えられることになり、ゲート
酸化膜へのダメージを最小限に抑えることができる。ま
た、第１および第２のコンタクト孔を形成するためのマ
スクは１枚でよく、深さの異なるコンタクト孔形成のた
めのマスクが１枚で済み、マスクの位置合わせ精度の問
題がなく、微細化、高集積化が可能である。
【００１６】請求項２記載の半導体装置は、請求項１の
半導体装置における導電体膜が多結晶シリコン膜であ
る。請求項３記載の半導体装置の製造方法は、拡散層領
域およびゲート電極配線を形成して表面に段差を有する
半導体基板上に第１の酸化膜、導電体膜および第２の酸
化膜を順次堆積した後、第２の酸化膜の表面を平坦化す
る。ついで、第２の酸化膜を拡散層領域上およびゲート
電極配線上でそれぞれ、フォトレジストをマスクとして
導電体膜に至るまでエッチングして第１および第２のコ
ンタクト孔を開口する。ついで、第１および第２のコン
タクト孔の底面の導電体膜をそれぞれエッチングし、第
１および第２のコンタクト孔の底面がそれぞれ第１の酸
化膜に至るまで第１および第２のコンタクト孔を深め
る。ついで、第１および第２のコンタクト孔の底面の第
１の酸化膜をそれぞれフォトレジストをマスクとしてエ
ッチングし、第１および第２のコンタクト孔の底面がそ
れぞれ拡散層領域およびゲート電極配線に至るまで第１
および第２のコンタクト孔を深める。ついで、フォトレ
ジストを除去した後、導電体膜において第１および第２
のコンタクト孔の内周面に露出した部分をそれぞれ酸化
して第３および第４の酸化膜を形成する。ついで、第１
および第２のコンタクト孔を第１および第２の導電体で
それぞれ埋めるとともに、第１および第２の導電体にそ
れぞれ接続される上層配線を第２の酸化膜上に形成す
る。
半導体装置における導電体膜が多結晶シリコン膜であ
る。請求項３記載の半導体装置の製造方法は、拡散層領
域およびゲート電極配線を形成して表面に段差を有する
半導体基板上に第１の酸化膜、導電体膜および第２の酸
化膜を順次堆積した後、第２の酸化膜の表面を平坦化す
る。ついで、第２の酸化膜を拡散層領域上およびゲート
電極配線上でそれぞれ、フォトレジストをマスクとして
導電体膜に至るまでエッチングして第１および第２のコ
ンタクト孔を開口する。ついで、第１および第２のコン
タクト孔の底面の導電体膜をそれぞれエッチングし、第
１および第２のコンタクト孔の底面がそれぞれ第１の酸
化膜に至るまで第１および第２のコンタクト孔を深め
る。ついで、第１および第２のコンタクト孔の底面の第
１の酸化膜をそれぞれフォトレジストをマスクとしてエ
ッチングし、第１および第２のコンタクト孔の底面がそ
れぞれ拡散層領域およびゲート電極配線に至るまで第１
および第２のコンタクト孔を深める。ついで、フォトレ
ジストを除去した後、導電体膜において第１および第２
のコンタクト孔の内周面に露出した部分をそれぞれ酸化
して第３および第４の酸化膜を形成する。ついで、第１
および第２のコンタクト孔を第１および第２の導電体で
それぞれ埋めるとともに、第１および第２の導電体にそ
れぞれ接続される上層配線を第２の酸化膜上に形成す
る。
【００１７】この構成によると、導電体膜をエッチング
ストッパとして第２の酸化膜に第１および第２のコンタ
クト孔の形成のためのエッチングが行われることにな
り、拡散層領域上で厚く、ゲート電極配線上で薄い第２
の酸化膜の膜厚の差を吸収できる。そして、導電体膜を
エッチングした後、厚さがほぼ均一な第１の酸化膜をエ
ッチングすることにより、深さの異なる第１および第２
のコンタクト孔が形成され、ゲート電極配線に対するオ
ーバーエッチは最小限に抑えられることになり、ゲート
酸化膜へのダメージを最小限に抑えることができる。ま
た、第１および第２のコンタクト孔を形成するためのマ
スクは１枚でよく、深さの異なるコンタクト孔形成のた
めのマスクが１枚で済み、マスクの位置合わせ精度の問
題がなく、微細化、高集積化が可能である。
ストッパとして第２の酸化膜に第１および第２のコンタ
クト孔の形成のためのエッチングが行われることにな
り、拡散層領域上で厚く、ゲート電極配線上で薄い第２
の酸化膜の膜厚の差を吸収できる。そして、導電体膜を
エッチングした後、厚さがほぼ均一な第１の酸化膜をエ
ッチングすることにより、深さの異なる第１および第２
のコンタクト孔が形成され、ゲート電極配線に対するオ
ーバーエッチは最小限に抑えられることになり、ゲート
酸化膜へのダメージを最小限に抑えることができる。ま
た、第１および第２のコンタクト孔を形成するためのマ
スクは１枚でよく、深さの異なるコンタクト孔形成のた
めのマスクが１枚で済み、マスクの位置合わせ精度の問
題がなく、微細化、高集積化が可能である。
【００１８】請求項４記載の半導体装置の製造方法は、
拡散層領域およびゲート電極配線を形成して表面に段差
を有する半導体基板上に第１の酸化膜、導電体膜、第２
の酸化膜を順次堆積した後、第２の酸化膜の表面を平坦
化する。ついで、第２の酸化膜を拡散層領域上およびゲ
ート電極配線上でそれぞれ、フォトレジストをマスクと
して導電体膜に至るまでエッチングして第１および第２
のコンタクト孔を開口する。ついで、フォトレジストを
除去した後、導電体膜において第１および第２のコンタ
クト孔の底面に露出した部分およびその周辺部分をそれ
ぞれ酸化して第３および第４の酸化膜を形成する。つい
で、異方性エッチングを用いて、第２の酸化膜の上面、
第３および第４の酸化膜ならびに第１の酸化膜をエッチ
ングして、第１および第２のコンタクト孔の底面がそれ
ぞれ拡散層領域およびゲート電極配線に至るまで第１お
よび第２のコンタクト孔を深める。ついで、第１および
第２のコンタクト孔を第１および第２の導電体でそれぞ
れ埋めるとともに、第１および第２の導電体にそれぞれ
接続される上層配線を第２の酸化膜上に形成する。
拡散層領域およびゲート電極配線を形成して表面に段差
を有する半導体基板上に第１の酸化膜、導電体膜、第２
の酸化膜を順次堆積した後、第２の酸化膜の表面を平坦
化する。ついで、第２の酸化膜を拡散層領域上およびゲ
ート電極配線上でそれぞれ、フォトレジストをマスクと
して導電体膜に至るまでエッチングして第１および第２
のコンタクト孔を開口する。ついで、フォトレジストを
除去した後、導電体膜において第１および第２のコンタ
クト孔の底面に露出した部分およびその周辺部分をそれ
ぞれ酸化して第３および第４の酸化膜を形成する。つい
で、異方性エッチングを用いて、第２の酸化膜の上面、
第３および第４の酸化膜ならびに第１の酸化膜をエッチ
ングして、第１および第２のコンタクト孔の底面がそれ
ぞれ拡散層領域およびゲート電極配線に至るまで第１お
よび第２のコンタクト孔を深める。ついで、第１および
第２のコンタクト孔を第１および第２の導電体でそれぞ
れ埋めるとともに、第１および第２の導電体にそれぞれ
接続される上層配線を第２の酸化膜上に形成する。
【００１９】この構成によると、導電体膜をエッチング
ストッパとして第２の酸化膜に第１および第２のコンタ
クト孔の形成のためのエッチングが行われることにな
り、拡散層領域上で厚く、ゲート電極配線上で薄い第２
の酸化膜の膜厚の差を吸収できる。そして、導電体膜を
エッチングした後、厚さがほぼ均一な第１の酸化膜をエ
ッチングすることにより、深さの異なる第１および第２
のコンタクト孔が形成され、ゲート電極配線に対するオ
ーバーエッチは最小限に抑えられることになり、ゲート
酸化膜へのダメージを最小限に抑えることができる。ま
た、第１および第２のコンタクト孔を形成するためのマ
スクは１枚でよく、深さの異なるコンタクト孔形成のた
めのマスクが１枚で済み、マスクの位置合わせ精度の問
題がなく、微細化、高集積化が可能である。
ストッパとして第２の酸化膜に第１および第２のコンタ
クト孔の形成のためのエッチングが行われることにな
り、拡散層領域上で厚く、ゲート電極配線上で薄い第２
の酸化膜の膜厚の差を吸収できる。そして、導電体膜を
エッチングした後、厚さがほぼ均一な第１の酸化膜をエ
ッチングすることにより、深さの異なる第１および第２
のコンタクト孔が形成され、ゲート電極配線に対するオ
ーバーエッチは最小限に抑えられることになり、ゲート
酸化膜へのダメージを最小限に抑えることができる。ま
た、第１および第２のコンタクト孔を形成するためのマ
スクは１枚でよく、深さの異なるコンタクト孔形成のた
めのマスクが１枚で済み、マスクの位置合わせ精度の問
題がなく、微細化、高集積化が可能である。
【００２０】請求項５記載の半導体装置の製造方法は、
請求項３または請求項４記載の半導体装置の製造方法に
おいて、導電体膜が多結晶シリコン膜である。
請求項３または請求項４記載の半導体装置の製造方法に
おいて、導電体膜が多結晶シリコン膜である。
【００２１】
（第１の実施の形態）以下、この発明の第１の実施の形
態を図面を参照しながら説明する。図１はこの発明の第
１の実施の形態における半導体装置の製造方法を示す工
程順断面図である。
態を図面を参照しながら説明する。図１はこの発明の第
１の実施の形態における半導体装置の製造方法を示す工
程順断面図である。
【００２２】まず図１（ａ）に示すように、素子分離領
域（ＳｉＯ2 ）１１２とＮ型拡散層領域１１３と多結晶
シリコン膜１１４，タングステンシリサイド膜１１５お
よび酸化膜（ＳｉＯ2 膜）１１６の多層構造からなるゲ
ート電極配線１２６を形成したＰ型半導体基板（シリコ
ン基板）１１１上に層間絶縁用の第１の酸化膜（ＳｉＯ
2 膜）１１７を堆積した後、導電体膜である多結晶シリ
コン膜１１８を堆積する。つぎに、層間絶縁用の第２の
酸化膜（ＳｉＯ2 膜）１１９を堆積した後、その上面を
エッチバック法あるいはＣＭＰ（化学的機械研磨）法等
を用いて平坦化する。第１の酸化膜１１７，多結晶シリ
コン膜１１８および第２の酸化膜１１９の堆積は連続的
に行われる。
域（ＳｉＯ2 ）１１２とＮ型拡散層領域１１３と多結晶
シリコン膜１１４，タングステンシリサイド膜１１５お
よび酸化膜（ＳｉＯ2 膜）１１６の多層構造からなるゲ
ート電極配線１２６を形成したＰ型半導体基板（シリコ
ン基板）１１１上に層間絶縁用の第１の酸化膜（ＳｉＯ
2 膜）１１７を堆積した後、導電体膜である多結晶シリ
コン膜１１８を堆積する。つぎに、層間絶縁用の第２の
酸化膜（ＳｉＯ2 膜）１１９を堆積した後、その上面を
エッチバック法あるいはＣＭＰ（化学的機械研磨）法等
を用いて平坦化する。第１の酸化膜１１７，多結晶シリ
コン膜１１８および第２の酸化膜１１９の堆積は連続的
に行われる。
【００２３】つぎに図１（ｂ）に示すように、任意の拡
散層領域１１３上およびゲート電極配線１２６上の第２
の酸化膜１１９を、フォトレジスト１２０をマスクとし
て、多結晶シリコン膜１１８に至るまでエッチングして
第１および第２のコンタクト孔１２１，１２１′を開口
する。つぎに図１（ｃ）に示すように、図１（ｂ）中に
示す第１および第２のコンタクト孔１２１，１２１′の
底面の多結晶シリコン膜１１８をそれぞれエッチング
し、第１および第２のコンタクト孔１２１，１２１′の
底面がそれぞれ第１の酸化膜１１７に至るまで第１およ
び第２のコンタクト孔１２１，１２１′を深める。
散層領域１１３上およびゲート電極配線１２６上の第２
の酸化膜１１９を、フォトレジスト１２０をマスクとし
て、多結晶シリコン膜１１８に至るまでエッチングして
第１および第２のコンタクト孔１２１，１２１′を開口
する。つぎに図１（ｃ）に示すように、図１（ｂ）中に
示す第１および第２のコンタクト孔１２１，１２１′の
底面の多結晶シリコン膜１１８をそれぞれエッチング
し、第１および第２のコンタクト孔１２１，１２１′の
底面がそれぞれ第１の酸化膜１１７に至るまで第１およ
び第２のコンタクト孔１２１，１２１′を深める。
【００２４】つぎに図１（ｄ）に示すように、図１
（ｃ）中の第１および第２のコンタクト孔１２１，１２
１′の底面の第１の酸化膜１１７を、フォトレジスト１
２０をマスクとして、Ｎ型拡散層領域１１３およびゲー
ト電極配線１２６のタングステンシリサイド膜１１５に
至るまでエッチングし、第１および第２のコンタクト孔
１２１，１２１′の底面がそれぞれ拡散層領域１１３お
よびゲート電極配線１２６のタングステンシリサイド膜
１１５に至るまで第１および第２のコンタクト孔１２
１，１２１′を深める。つぎに、フォトレジスト１２０
を除去した後、多結晶シリコン膜１１８において第１お
よび第２のコンタクト孔１２１，１２１′の内周面に露
出した部分をそれぞれ熱酸化して第３および第４の酸化
膜１２４，１２４′を形成する。
（ｃ）中の第１および第２のコンタクト孔１２１，１２
１′の底面の第１の酸化膜１１７を、フォトレジスト１
２０をマスクとして、Ｎ型拡散層領域１１３およびゲー
ト電極配線１２６のタングステンシリサイド膜１１５に
至るまでエッチングし、第１および第２のコンタクト孔
１２１，１２１′の底面がそれぞれ拡散層領域１１３お
よびゲート電極配線１２６のタングステンシリサイド膜
１１５に至るまで第１および第２のコンタクト孔１２
１，１２１′を深める。つぎに、フォトレジスト１２０
を除去した後、多結晶シリコン膜１１８において第１お
よび第２のコンタクト孔１２１，１２１′の内周面に露
出した部分をそれぞれ熱酸化して第３および第４の酸化
膜１２４，１２４′を形成する。
【００２５】つぎに図１（ｅ）に示すように、第１およ
び第２のコンタクト孔１２１，１２１′を導電体である
第１および第２の金属膜１２３，１２３′で埋めるとと
もに、上層金属配線１２５，１２５′を形成して完成す
る。以上のように構成された半導体装置の製造方法につ
いて、以下図１、図３および図４を用いてその効果を説
明する。
び第２のコンタクト孔１２１，１２１′を導電体である
第１および第２の金属膜１２３，１２３′で埋めるとと
もに、上層金属配線１２５，１２５′を形成して完成す
る。以上のように構成された半導体装置の製造方法につ
いて、以下図１、図３および図４を用いてその効果を説
明する。
【００２６】まず図１（ｂ）において、エッチング法と
してＣＨＦ3 およびＣＦ4 のガスのドライエッチングを
用いることによって、第２の酸化膜１１９と多結晶シリ
コン膜１１８のエッチング選択比を３０以上確保するこ
とができる。そのため、図中の第１および第２のコンタ
クト孔１２１，１２１′の形成領域の第２の酸化膜１１
９の段差を多結晶シリコン膜１１８がエッチングストッ
パとなることによって吸収することができる。
してＣＨＦ3 およびＣＦ4 のガスのドライエッチングを
用いることによって、第２の酸化膜１１９と多結晶シリ
コン膜１１８のエッチング選択比を３０以上確保するこ
とができる。そのため、図中の第１および第２のコンタ
クト孔１２１，１２１′の形成領域の第２の酸化膜１１
９の段差を多結晶シリコン膜１１８がエッチングストッ
パとなることによって吸収することができる。
【００２７】また、図１（ｃ）において、ＨＢｒおよび
Ｃｌ2 ガスのドライエッチングを用いることによって、
多結晶シリコン膜１１８と第１の酸化膜１１７のエッチ
ング選択比を５０以上確保することができる。そのた
め、図１（ｂ）に示すコンタクト孔エッチング工程と併
せて、図中の第１および第２のコンタクト孔１２１，１
２１′の底面を、双方とも多結晶シリコン膜１１８の底
面、つまり第１の絶縁膜１１７の表面に合わせることが
できる。多結晶シリコン膜１１８は、第１の酸化膜１１
７の堆積直後に、平坦化工程を行わず堆積する。よっ
て、Ｎ型拡散層領域１１３上およびゲート電極配線１２
６上かつ、多結晶シリコン膜１１８下の酸化膜１１７の
膜厚はほぼ同一となる。このため、図１（ｄ）に示す工
程において、Ｎ型拡散層領域１１３およびゲート電極配
線１２６へ至る第１および第２のコンタクト孔１２１，
１２１′の形成は、ほぼ同一処理時間で行うことができ
る。
Ｃｌ2 ガスのドライエッチングを用いることによって、
多結晶シリコン膜１１８と第１の酸化膜１１７のエッチ
ング選択比を５０以上確保することができる。そのた
め、図１（ｂ）に示すコンタクト孔エッチング工程と併
せて、図中の第１および第２のコンタクト孔１２１，１
２１′の底面を、双方とも多結晶シリコン膜１１８の底
面、つまり第１の絶縁膜１１７の表面に合わせることが
できる。多結晶シリコン膜１１８は、第１の酸化膜１１
７の堆積直後に、平坦化工程を行わず堆積する。よっ
て、Ｎ型拡散層領域１１３上およびゲート電極配線１２
６上かつ、多結晶シリコン膜１１８下の酸化膜１１７の
膜厚はほぼ同一となる。このため、図１（ｄ）に示す工
程において、Ｎ型拡散層領域１１３およびゲート電極配
線１２６へ至る第１および第２のコンタクト孔１２１，
１２１′の形成は、ほぼ同一処理時間で行うことができ
る。
【００２８】図３は従来例の半導体集積回路装置の任意
の場所における断面図であり、図４は従来の高選択エッ
チングを用いた方法とこの発明の実施の形態の方法と
で、半導体集積回路装置内のＭＯＳキャパシタの酸化膜
耐圧（印加電圧対ゲート−基板間リーク電流特性）を示
すものであり、実線Ｘ1 の実施の形態の場合で、実線Ｘ
2 は従来例の場合である。
の場所における断面図であり、図４は従来の高選択エッ
チングを用いた方法とこの発明の実施の形態の方法と
で、半導体集積回路装置内のＭＯＳキャパシタの酸化膜
耐圧（印加電圧対ゲート−基板間リーク電流特性）を示
すものであり、実線Ｘ1 の実施の形態の場合で、実線Ｘ
2 は従来例の場合である。
【００２９】図３に示すように、層間絶縁膜４１７上を
完全平坦化した場合、ゲート電極配線４２０上の酸化膜
厚ＸとＮ型拡散層領域４１３上の酸化膜厚Ｙが大きく異
なる。そのため、膜厚の薄いゲート電極配線４２０上の
コンタクト孔４１９′が先ず開口され、拡散層域領域４
１３へのコンタクト孔４１９が開口されるまでの処理
は、ゲート電極配線４２０に対してオーバーエッチング
となって作用する。そのため、ゲート電極配線４２０に
はダメージが印加されることになる。そのため、ＭＯＳ
キャパシタのゲート酸化膜は損傷を受け、図４の実線Ｘ
2 で示すように破壊されてしまう。しかしながらこの発
明の実施の形態では、このオーバーエッチが多結晶シリ
コン膜１１８で吸収できるため、ゲート電極配線１２６
にダメージを与えることはない。そのため、図４の実線
Ｘ1 で示すように、ゲート酸化膜は良好な耐圧特性を示
す。
完全平坦化した場合、ゲート電極配線４２０上の酸化膜
厚ＸとＮ型拡散層領域４１３上の酸化膜厚Ｙが大きく異
なる。そのため、膜厚の薄いゲート電極配線４２０上の
コンタクト孔４１９′が先ず開口され、拡散層域領域４
１３へのコンタクト孔４１９が開口されるまでの処理
は、ゲート電極配線４２０に対してオーバーエッチング
となって作用する。そのため、ゲート電極配線４２０に
はダメージが印加されることになる。そのため、ＭＯＳ
キャパシタのゲート酸化膜は損傷を受け、図４の実線Ｘ
2 で示すように破壊されてしまう。しかしながらこの発
明の実施の形態では、このオーバーエッチが多結晶シリ
コン膜１１８で吸収できるため、ゲート電極配線１２６
にダメージを与えることはない。そのため、図４の実線
Ｘ1 で示すように、ゲート酸化膜は良好な耐圧特性を示
す。
【００３０】以上のように、この実施の形態によれば、
層間絶縁膜（１１７，１１９）内に多結晶シリコン膜１
１８を埋め込むことにより、つまり、第１の酸化膜１１
７の上に導電体膜１１８を積層しさらにその上に第２の
酸化膜１１９を積層した３層構造とし、最上層の第２の
酸化膜１１９のみを平坦化する構成を採用することによ
り、層間絶縁膜完全平坦化によって発生する膜厚差を、
第１および第２のコンタクト孔１２１，１２１′の開口
時に吸収することができ、ゲート電極配線１２６へのオ
ーバーエッチを少なくでき、ゲート酸化膜の損傷を抑制
することができる。つまり、導電体膜１１８をエッチン
グストッパとして第２の酸化膜１１９に第１および第２
のコンタクト孔１２１，１２１′の形成のためのエッチ
ングが行われることになり、拡散層領域１１３上で厚
く、ゲート電極配線１２６上で薄い第２の酸化膜１１９
の膜厚の差を吸収できる。そして、導電体膜１１８をエ
ッチングした後、厚さがほぼ均一な第１の酸化膜１１７
をエッチングすることにより、深さの異なる第１および
第２のコンタクト孔１２１，１２１′が形成され、ゲー
ト電極配線１２６に対するオーバーエッチは最小限に抑
えられることになり、ゲート酸化膜へのダメージを最小
限に抑えることができる。また、第１および第２のコン
タクト孔１２１，１２１′を形成するためのマスクは１
枚でよく、深さの異なるコンタクト孔形成のためのマス
クが１枚で済み、マスクの位置合わせ精度の問題がな
く、微細化、高集積化が可能である。
層間絶縁膜（１１７，１１９）内に多結晶シリコン膜１
１８を埋め込むことにより、つまり、第１の酸化膜１１
７の上に導電体膜１１８を積層しさらにその上に第２の
酸化膜１１９を積層した３層構造とし、最上層の第２の
酸化膜１１９のみを平坦化する構成を採用することによ
り、層間絶縁膜完全平坦化によって発生する膜厚差を、
第１および第２のコンタクト孔１２１，１２１′の開口
時に吸収することができ、ゲート電極配線１２６へのオ
ーバーエッチを少なくでき、ゲート酸化膜の損傷を抑制
することができる。つまり、導電体膜１１８をエッチン
グストッパとして第２の酸化膜１１９に第１および第２
のコンタクト孔１２１，１２１′の形成のためのエッチ
ングが行われることになり、拡散層領域１１３上で厚
く、ゲート電極配線１２６上で薄い第２の酸化膜１１９
の膜厚の差を吸収できる。そして、導電体膜１１８をエ
ッチングした後、厚さがほぼ均一な第１の酸化膜１１７
をエッチングすることにより、深さの異なる第１および
第２のコンタクト孔１２１，１２１′が形成され、ゲー
ト電極配線１２６に対するオーバーエッチは最小限に抑
えられることになり、ゲート酸化膜へのダメージを最小
限に抑えることができる。また、第１および第２のコン
タクト孔１２１，１２１′を形成するためのマスクは１
枚でよく、深さの異なるコンタクト孔形成のためのマス
クが１枚で済み、マスクの位置合わせ精度の問題がな
く、微細化、高集積化が可能である。
【００３１】（第２の実施の形態）以下、この発明の第
２の実施の形態を図面を参照しながら説明する。図１は
この発明の第２の実施の形態における半導体装置の製造
方法を示す工程順断面図である。まず図２（ａ）に示す
ように、素子分離領域（ＳｉＯ2 ）２１２とＮ型拡散層
領域２１３と多結晶シリコン膜２１４，タングステンシ
リサイド膜２１５および酸化膜（ＳｉＯ2 膜）２１６の
多層構造からなるゲート電極配線２２６を形成したＰ型
半導体基板（シリコン基板）２１１上に層間絶縁用の第
１の酸化膜（ＳｉＯ2 膜）２１７を堆積した後、導電体
膜である多結晶シリコン膜２１８を堆積する。つぎに、
層間絶縁用の第２の酸化膜（ＳｉＯ2 膜）２１９を堆積
した後、その上面をエッチバック法あるいはＣＭＰ法等
を用いて平坦化する。
２の実施の形態を図面を参照しながら説明する。図１は
この発明の第２の実施の形態における半導体装置の製造
方法を示す工程順断面図である。まず図２（ａ）に示す
ように、素子分離領域（ＳｉＯ2 ）２１２とＮ型拡散層
領域２１３と多結晶シリコン膜２１４，タングステンシ
リサイド膜２１５および酸化膜（ＳｉＯ2 膜）２１６の
多層構造からなるゲート電極配線２２６を形成したＰ型
半導体基板（シリコン基板）２１１上に層間絶縁用の第
１の酸化膜（ＳｉＯ2 膜）２１７を堆積した後、導電体
膜である多結晶シリコン膜２１８を堆積する。つぎに、
層間絶縁用の第２の酸化膜（ＳｉＯ2 膜）２１９を堆積
した後、その上面をエッチバック法あるいはＣＭＰ法等
を用いて平坦化する。
【００３２】つぎに図２（ｂ）に示すように、任意の拡
散層領域２１３上およびゲート電極配線２２６上の第２
の酸化膜２１９を、フォトレジスト２２０をマスクとし
て、多結晶シリコン膜２１８に至るまでエッチングして
第１および第２のコンタクト孔２２１，２２１′を開口
する。つぎに図２（ｃ）に示すように、フォトレジスト
２２０を除去した後、多結晶シリコン膜２１８において
図２（ｂ）中に示す第１および第２のコンタクト孔２２
１，２２１′の底面に露出した部分およびその周辺部分
をそれぞれ熱酸化し、第３および第４の酸化膜（ＳｉＯ
2 膜）２２２，２２２′を形成する。
散層領域２１３上およびゲート電極配線２２６上の第２
の酸化膜２１９を、フォトレジスト２２０をマスクとし
て、多結晶シリコン膜２１８に至るまでエッチングして
第１および第２のコンタクト孔２２１，２２１′を開口
する。つぎに図２（ｃ）に示すように、フォトレジスト
２２０を除去した後、多結晶シリコン膜２１８において
図２（ｂ）中に示す第１および第２のコンタクト孔２２
１，２２１′の底面に露出した部分およびその周辺部分
をそれぞれ熱酸化し、第３および第４の酸化膜（ＳｉＯ
2 膜）２２２，２２２′を形成する。
【００３３】つぎに図２（ｄ）に示すように、異方性エ
ッチングを用いて、第２の酸化膜２１９の上面、第３お
よび第４の酸化膜２２２，２２２′および第１の酸化膜
２１７をエッチングして、第１および第２のコンタクト
孔２２１，２２１′の底面が、Ｎ型拡散層領域２１３お
よびゲート電極配線２２６のタングステンシリサイド膜
２１５に至るまで第１および第２のコンタクト孔２２
１，２２１′を深める。
ッチングを用いて、第２の酸化膜２１９の上面、第３お
よび第４の酸化膜２２２，２２２′および第１の酸化膜
２１７をエッチングして、第１および第２のコンタクト
孔２２１，２２１′の底面が、Ｎ型拡散層領域２１３お
よびゲート電極配線２２６のタングステンシリサイド膜
２１５に至るまで第１および第２のコンタクト孔２２
１，２２１′を深める。
【００３４】つぎに図２（ｅ）に示すように、第１およ
び第２のコンタクト孔２２１，２２１′を導電体である
第１および第２の金属膜２２５，２２５′で埋めるとと
もに、上層金属配線２２４，２２４′を形成して完成す
る。以上のように構成された半導体装置の製造方法の効
果について説明する。まず図２（ｂ）において、エッチ
ング法としてＣＨＦ3 およびＣＦ4 のガスのドライエッ
チングを用い、第２の酸化膜２１９と多結晶シリコン膜
２１８のエッチング選択比を３０以上確保することによ
って第１および第２のコンタクト孔２２１，２２１′を
開口する。この時、図中の第１および第２のコンタクト
孔２２２１，２２１′の形成領域の第２の酸化膜２１９
の段差を多結晶シリコン膜２１８がエッチングストッパ
となることによって吸収することができる。
び第２のコンタクト孔２２１，２２１′を導電体である
第１および第２の金属膜２２５，２２５′で埋めるとと
もに、上層金属配線２２４，２２４′を形成して完成す
る。以上のように構成された半導体装置の製造方法の効
果について説明する。まず図２（ｂ）において、エッチ
ング法としてＣＨＦ3 およびＣＦ4 のガスのドライエッ
チングを用い、第２の酸化膜２１９と多結晶シリコン膜
２１８のエッチング選択比を３０以上確保することによ
って第１および第２のコンタクト孔２２１，２２１′を
開口する。この時、図中の第１および第２のコンタクト
孔２２２１，２２１′の形成領域の第２の酸化膜２１９
の段差を多結晶シリコン膜２１８がエッチングストッパ
となることによって吸収することができる。
【００３５】また、図２（ｃ）において、第１および第
２のコンタクト孔２２１，２２１′の底面に露出した多
結晶シリコン膜２１８を酸化することによって、図２
（ｄ）に示すように、Ｎ型拡散層領域１１３およびゲー
ト電極配線１２６へ至るコンタクト孔２２１，２２１′
を１回のエッチングで形成することができる。この工程
においても、ゲート電極配線２２６上およびＮ型拡散層
領域２１３上の酸化膜厚はほぼ同一であるため、ゲート
電極配線２２６へのオーバーエッチ量を抑制し、ゲート
酸化膜に損傷を与えることはない。
２のコンタクト孔２２１，２２１′の底面に露出した多
結晶シリコン膜２１８を酸化することによって、図２
（ｄ）に示すように、Ｎ型拡散層領域１１３およびゲー
ト電極配線１２６へ至るコンタクト孔２２１，２２１′
を１回のエッチングで形成することができる。この工程
においても、ゲート電極配線２２６上およびＮ型拡散層
領域２１３上の酸化膜厚はほぼ同一であるため、ゲート
電極配線２２６へのオーバーエッチ量を抑制し、ゲート
酸化膜に損傷を与えることはない。
【００３６】この実施の形態の効果は、第１および第２
のコンタクト孔２２１，２２１′の底面に露出した多結
晶シリコン膜２１８を酸化して第３および第４の酸化膜
に変化させることにより、第２の酸化膜の孔開けと多結
晶シリコン膜２１８の孔開けと第１の酸化膜の孔開けと
の３回のエッチングが第１の実施の形態で必要であった
のが、この第２の実施の形態では、コンタクト孔２２
１，２２１′の形成のためのエッチングの回数が、２回
で済むようになって工程が簡略化された点以外は、前述
の第１の実施の形態と同様であり、この実施の形態の場
合にも図４の実線Ｘ1 で示すような酸化膜耐圧は良好な
特性となる。
のコンタクト孔２２１，２２１′の底面に露出した多結
晶シリコン膜２１８を酸化して第３および第４の酸化膜
に変化させることにより、第２の酸化膜の孔開けと多結
晶シリコン膜２１８の孔開けと第１の酸化膜の孔開けと
の３回のエッチングが第１の実施の形態で必要であった
のが、この第２の実施の形態では、コンタクト孔２２
１，２２１′の形成のためのエッチングの回数が、２回
で済むようになって工程が簡略化された点以外は、前述
の第１の実施の形態と同様であり、この実施の形態の場
合にも図４の実線Ｘ1 で示すような酸化膜耐圧は良好な
特性となる。
【００３７】以上のように、この実施の形態によれば、
層間絶縁膜（２１７，２１９）内に多結晶シリコン膜２
１８を埋め込むことにより、つまり、第１の酸化膜２１
７の上に導電体膜２１８を積層しさらにその上に第２の
酸化膜２１９を積層した３層構造とし、最上層の第２の
酸化膜２１９のみを平坦化する構成を採用することによ
り、層間絶縁膜完全平坦化によって発生する膜厚差を、
第１および第２のコンタクト孔２２１，２２１′の開口
時に吸収することができ、ゲート電極配線２２６へのオ
ーバーエッチを少なくでき、ゲート酸化膜の損傷を抑制
することができる。つまり、導電体膜２１８をエッチン
グストッパとして第２の酸化膜２１９に第１および第２
のコンタクト孔２２１，２２１′の形成のためのエッチ
ングが行われることになり、拡散層領域２１３上で厚
く、ゲート電極配線２２６上で薄い第２の酸化膜２１９
の膜厚の差を吸収できる。そして、導電体膜２１８をエ
ッチングした後、厚さがほぼ均一な第１の酸化膜２１７
をエッチングすることにより、深さの異なる第１および
第２のコンタクト孔２２１，２２１′が形成され、ゲー
ト電極配線２２６に対するオーバーエッチは最小限に抑
えられることになり、ゲート酸化膜へのダメージを最小
限に抑えることができる。また、第１および第２のコン
タクト孔２２１，２２１′を形成するためのマスクは１
枚でよく、深さの異なるコンタクト孔形成のためのマス
クが１枚で済み、マスクの位置合わせ精度の問題がな
く、微細化、高集積化が可能である。また、第１の実施
の形態における３回のエッチング工程を２回に削減する
ことができる。
層間絶縁膜（２１７，２１９）内に多結晶シリコン膜２
１８を埋め込むことにより、つまり、第１の酸化膜２１
７の上に導電体膜２１８を積層しさらにその上に第２の
酸化膜２１９を積層した３層構造とし、最上層の第２の
酸化膜２１９のみを平坦化する構成を採用することによ
り、層間絶縁膜完全平坦化によって発生する膜厚差を、
第１および第２のコンタクト孔２２１，２２１′の開口
時に吸収することができ、ゲート電極配線２２６へのオ
ーバーエッチを少なくでき、ゲート酸化膜の損傷を抑制
することができる。つまり、導電体膜２１８をエッチン
グストッパとして第２の酸化膜２１９に第１および第２
のコンタクト孔２２１，２２１′の形成のためのエッチ
ングが行われることになり、拡散層領域２１３上で厚
く、ゲート電極配線２２６上で薄い第２の酸化膜２１９
の膜厚の差を吸収できる。そして、導電体膜２１８をエ
ッチングした後、厚さがほぼ均一な第１の酸化膜２１７
をエッチングすることにより、深さの異なる第１および
第２のコンタクト孔２２１，２２１′が形成され、ゲー
ト電極配線２２６に対するオーバーエッチは最小限に抑
えられることになり、ゲート酸化膜へのダメージを最小
限に抑えることができる。また、第１および第２のコン
タクト孔２２１，２２１′を形成するためのマスクは１
枚でよく、深さの異なるコンタクト孔形成のためのマス
クが１枚で済み、マスクの位置合わせ精度の問題がな
く、微細化、高集積化が可能である。また、第１の実施
の形態における３回のエッチング工程を２回に削減する
ことができる。
【００３８】
【発明の効果】この発明によれば、層間絶縁膜を第１の
酸化膜と例えば多結晶シリコン膜からなる導電体膜と第
２の酸化膜のサンドイッチ構造とすることにより、深さ
の異なる第１および第２のコンタクト孔を、ゲート酸化
膜へ損傷を与えず同時形成することができる。また、第
１および第２のコンタクト孔を１枚のマスクで形成する
ことかでき、半導体集積回路装置の高密度化および高集
積化が可能となる。
酸化膜と例えば多結晶シリコン膜からなる導電体膜と第
２の酸化膜のサンドイッチ構造とすることにより、深さ
の異なる第１および第２のコンタクト孔を、ゲート酸化
膜へ損傷を与えず同時形成することができる。また、第
１および第２のコンタクト孔を１枚のマスクで形成する
ことかでき、半導体集積回路装置の高密度化および高集
積化が可能となる。
【図１】この発明の第１の実施の形態における半導体装
置の製造方法を示す工程順断面図である。
置の製造方法を示す工程順断面図である。
【図２】この発明の第２の実施の形態における半導体装
置の製造方法を示す工程順断面図である。
置の製造方法を示す工程順断面図である。
【図３】半導体集積装置の任意の場所における断面図で
ある。
ある。
【図４】この発明の実施の形態および従来例の半導体装
置の製造方法による効果を示す、ゲート酸化膜耐圧特性
を示す特性図である。
置の製造方法による効果を示す、ゲート酸化膜耐圧特性
を示す特性図である。
【図５】半導体装置の製造方法の従来例を示す工程順断
面図である。
面図である。
１１１ Ｐ型半導体基板 １１２ 素子分離領域 １１３ Ｎ型拡散層領域 １１４ 多結晶シリコン膜 １１５ タングステンシリサイド膜 １１６ 酸化膜 １１７ 第１の酸化膜 １１８ 多結晶シリコン膜（導電体膜） １１９ 第２の酸化膜 １２０ フォトレジスト １２１ 第１のコンタクト孔 １２１′ 第２のコンタクト孔 １２３ 第１の金属膜 １２３′ 第２の金属膜 １２４ 第３の酸化膜 １２４′ 第４の酸化膜 １２５ 上層金属配線 １２５′ 上層金属配線 １２６ ゲート電極配線 ２１１ Ｐ型半導体基板 ２１２ 素子分離領域 ２１３ Ｎ型拡散層領域 ２１４ 多結晶シリコン膜 ２１５ タングステンシリサイド膜 ２１６ 酸化膜 ２１７ 第１の酸化膜 ２１８ 多結晶シリコン膜（導電体膜） ２１９ 第２の酸化膜 ２２０ フォトレジスト ２２１ 第１のコンタクト孔 ２２１′ 第２のコンタクト孔 ２２２ 第１の酸化膜 ２２２′ 第２の酸化膜 ２２４ 上層金属配線 ２２４′ 上層金属配線 ２２５ 第１の金属膜 ２２５′ 第２の金属膜 ４１１ Ｐ型半導体基板 ４１２ 素子分離領域 ４１３ Ｎ型拡散層領域 ４１４ 多結晶シリコン膜 ４１５ タングステンシリサイド膜 ４１６ 酸化膜 ４１７ 酸化膜 ４１８ 金属配線 ６１１ Ｐ型半導体基板 ６１２ 素子分離領域 ６１３ Ｎ型拡散層領域 ６１４ 多結晶シリコン膜 ６１５ タングステンシリサイド膜 ６１６ 酸化膜 ６１７ 酸化膜 ６１８ フォトレジスト ６１９ コンタクト孔 ６２０ フォトレジスト ６２１ コンタクト孔 ６２１′ コンタクト孔 ６２２ 上層金属配線 ６２２′ 上層金属配線 ６２３ 金属膜 ６２３′ 金属膜 ６２４ ゲート電極配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬川 瑞樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (5)
- 【請求項１】 拡散層領域およびゲート電極配線を形成
して表面に段差を有する半導体基板と、この半導体基板
上に順次堆積し最上層の表面を平坦化した第１の酸化
膜、導電体膜および第２の酸化膜と、前記第２の酸化膜
の表面から前記第２の酸化膜、前記導電体膜および前記
第１の酸化膜を貫通して前記拡散層まで達する第１のコ
ンタクト孔と、前記第２の酸化膜の表面から前記第２の
酸化膜、前記導電体膜および前記第１の酸化膜を貫通し
て前記ゲート電極配線まで達する第２のコンタクト孔
と、前記第１のコンタクト孔の内周縁の前記導電体膜の
部位の全周に形成した環状の第３の酸化膜と、前記第２
のコンタクト孔の内周縁の前記導電体膜の部位の全周に
形成した環状の第４の酸化膜と、前記第１のコンタクト
孔に充填した第１の導電体と、前記第２のコンタクト孔
に充填した第２の導電体と、前記第２の酸化膜上に形成
されて前記第１および第２の導電体にそれぞれ接続され
る上層配線とを備えた半導体装置。 - 【請求項２】 導電体膜が多結晶シリコン膜である請求
項１記載の半導体装置。 - 【請求項３】 拡散層領域およびゲート電極配線を形成
して表面に段差を有する半導体基板上に第１の酸化膜、
導電体膜および第２の酸化膜を順次堆積した後、前記第
２の酸化膜の表面を平坦化する工程と、 前記第２の酸化膜を前記拡散層領域上および前記ゲート
電極配線上でそれぞれ、フォトレジストをマスクとして
前記導電体膜に至るまでエッチングして第１および第２
のコンタクト孔を開口する工程と、 前記第１および第２のコンタクト孔の底面の導電体膜を
それぞれエッチングし、前記第１および第２のコンタク
ト孔の底面がそれぞれ前記第１の酸化膜に至るまで前記
第１および第２のコンタクト孔を深める工程と、 前記第１および第２のコンタクト孔の底面の第１の酸化
膜をそれぞれ前記フォトレジストをマスクとしてエッチ
ングし、前記第１および第２のコンタクト孔の底面がそ
れぞれ前記拡散層領域および前記ゲート電極配線に至る
まで前記第１および第２のコンタクト孔を深める工程
と、 前記フォトレジストを除去した後、前記導電体膜におい
て前記第１および第２のコンタクト孔の内周面に露出し
た部分をそれぞれ酸化して第３および第４の酸化膜を形
成する工程と、 前記第１および第２のコンタクト孔を第１および第２の
導電体でそれぞれ埋めるとともに、前記第１および第２
の導電体にそれぞれ接続される上層配線を前記第２の酸
化膜上に形成する工程とを含む半導体装置の製造方法。 - 【請求項４】 拡散層領域およびゲート電極配線を形成
して表面に段差を有する半導体基板上に第１の酸化膜、
導電体膜、第２の酸化膜を順次堆積した後、前記第２の
酸化膜の表面を平坦化する工程と、 前記第２の酸化膜を前記拡散層領域上および前記ゲート
電極配線上でそれぞれ、フォトレジストをマスクとして
前記導電体膜に至るまでエッチングして第１および第２
のコンタクト孔を開口する工程と、 前記フォトレジストを除去した後、前記導電体膜におい
て前記第１および第２のコンタクト孔の底面に露出した
部分およびその周辺部分をそれぞれ酸化して第３および
第４の酸化膜を形成する工程と、 異方性エッチングを用いて、前記第２の酸化膜の上面、
前記第３および第４の酸化膜ならびに前記第１の酸化膜
をエッチングして、前記第１および第２のコンタクト孔
の底面がそれぞれ前記拡散層領域および前記ゲート電極
配線に至るまで前記第１および第２のコンタクト孔を深
める工程と、 前記第１および第２のコンタクト孔を第１および第２の
導電体でそれぞれ埋めるとともに、前記第１および第２
の導電体にそれぞれ接続される上層配線を前記第２の酸
化膜上に形成する工程とを含む半導体装置の製造方法。 - 【請求項５】 導電体膜が多結晶シリコン膜である請求
項３または請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27540495A JP3466796B2 (ja) | 1995-10-24 | 1995-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27540495A JP3466796B2 (ja) | 1995-10-24 | 1995-10-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116013A true JPH09116013A (ja) | 1997-05-02 |
| JP3466796B2 JP3466796B2 (ja) | 2003-11-17 |
Family
ID=17555031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27540495A Expired - Fee Related JP3466796B2 (ja) | 1995-10-24 | 1995-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3466796B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197741A (ja) * | 2003-12-31 | 2005-07-21 | Dongbuanam Semiconductor Inc | プラズマのダメージを防止する方法 |
| KR100512904B1 (ko) * | 1999-12-24 | 2005-09-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
1995
- 1995-10-24 JP JP27540495A patent/JP3466796B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512904B1 (ko) * | 1999-12-24 | 2005-09-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP2005197741A (ja) * | 2003-12-31 | 2005-07-21 | Dongbuanam Semiconductor Inc | プラズマのダメージを防止する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3466796B2 (ja) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5593921A (en) | Method of forming vias | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US6221714B1 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| JP3278933B2 (ja) | 半導体装置の製造方法 | |
| US5877082A (en) | Method of manufacturing semiconductor device without plasma damage | |
| JPH10209276A (ja) | 配線形成方法 | |
| US20050142856A1 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR19990048154A (ko) | 다마신 비트라인을 구비하는 반도체장치 및 그 제조방법 | |
| JPH11135623A (ja) | 多層配線装置及びその製造方法 | |
| KR100641491B1 (ko) | 반도체의 극 미세 컨택 플러그 형성방법 | |
| KR100268914B1 (ko) | 반도체소자의배선구조및그의형성방법 | |
| JPH10144788A (ja) | 半導体装置の製造方法 | |
| KR101173478B1 (ko) | 반도체 소자 제조방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| KR100304967B1 (ko) | 반도체소자의 배선 및 그의 형성방법 | |
| KR0172726B1 (ko) | 반도체 소자의 다층금속배선 형성방법 | |
| KR100240249B1 (ko) | 서로 다른 게이트 산화막 및 게이트 전극을 갖는반도체 장치의 제조 방법 | |
| KR940011731B1 (ko) | 개구부의 형성방법 | |
| KR0172725B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR100246102B1 (ko) | 반도체장치의 상부배선층 형성방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR0172298B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| JP2570992B2 (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |