JPH0898395A - 欠相保護機能付き遮断器 - Google Patents

Abstract

(57)【要約】 【目的】検出段階で遅延時間を複数設定でき、動作時間
が設定し易い欠相保護機能付き遮断器を提供するにあ
る。 【構成】欠相検出回路部Ａは第１、第２の検出回路Ｉ、
IIを備え、夫々において設定してある基準電圧Ｖｓ₁ ，
Ｖｓ₂ を負荷電圧が越えたときに、遅延回路４ａ，４ｂ
におけるコンデンサＣ₃ ，Ｃ₄ の充電を開始する。従っ
て２つの検出段階を持ち、また夫々に対応する遅延回路
４ａ、４ｂのコンデンサＣ₃ ，Ｃ₄ に対する充電電流の
大きさ或いはコンデンサの容量を異ならせ、高い基準電
圧を設定している側の第２の検出回路に対応する遅延回
路４ｂの方が充電開始から短い時間で対応するスレッシ
ョルドレベルＶｔｈ₄ に達するようにしてある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、単相３線式電源相の欠
相を検出した場合に電路を遮断する欠相保護機能付き遮
断器に関するものである。

【０００２】

【従来の技術】従来この種の欠相保護機能付き遮断器に
おいては、負荷側の中性線と各相との間の負荷電圧と、
基準電圧とを比較して、負荷電圧が基準電圧を越えると
電路に挿入してある主接点を開放して電源遮断を行い負
荷を保護している。しかしながら例えば定格電圧の１５
０％の電圧と、２００％の電圧が印加された場合にも同
一時間で遮断してしまい、近年の家電製品のようにマイ
クロコンピュータを搭載して過電圧耐圧が低下している
ものが負荷の場合、負荷を十分に保護できないという問
題があった。

【０００３】そこで、本出願人は、特開平５−２９０６
８５号に示すものを提案している。このものは負荷側の
中性線と各相との間の負荷電圧と基準電圧とを比較して
負荷電圧が基準電圧以上になると一定電流でコンデンサ
を充電してコンデンサの電圧が一定以上に達するまで欠
相検出信号の出力を遅延させる構成を持つものである。

【０００４】

【発明が解決しようとする課題】上記の特開平５−２９
０６８５号に示す従来例は欠相時に負荷にかかる電圧の
値に応じた遅延時間を確保し、保護性能の向上を図った
ものであるが、しかしながら動作時間の設定が困難であ
った。本発明は上記問題点に鑑みて為されたもので、請
求項１の発明の目的とするところは、複数の検出段階を
持ち、各検出段階で遅延時間を設定できる欠相保護機能
付き遮断器を提供するにある。

【０００５】請求項２の発明の目的とするところは、請
求項１の発明の目的に加えて負荷保護をより確実にした
欠相保護機能付き遮断器を提供するにある。請求項３の
発明の目的とするところは、請求項１又は請求項２の発
明の目的に加えて部品点数を少なくした欠相保護機能付
き遮断器を提供するにある。請求項４の発明の目的とす
るところは、請求項３の発明の目的に加えて、欠相遮断
後、欠相状態のまま再投入され際に即欠相検出が行えて
負荷保護が図れる欠相保護機能付き遮断器を提供するに
ある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に請求項１の発明では、負荷側の中性線と各相との間の
負荷電圧と基準電圧とを比較して負荷電圧が基準電圧以
上になると欠相を検出する検出回路と、この検出回路が
欠相検出すると検出回路からの一定電流でコンデンサを
充電してコンデンサの電圧が一定以上に達するまで欠相
検出信号の出力を遅延させる遅延回路とを有した欠相検
出手段と、この欠相検出手段から出力される欠相検出信
号にてオンするスイッチ手段と、このスイッチ手段で励
磁される主接点の引外しコイルとを備え、引外しコイル
の励磁によって電路に挿入された主接点を開放する欠相
保護機能付き遮断器において、上記欠相検出手段には夫
々異なる基準電圧を持ち負荷電圧が基準電圧以上となっ
た時に欠相を検出する少なくとも２つの検出回路を有し
たものである。

【０００７】請求項２の発明では、請求項１の発明にお
いて、前記検出回路の少なくとも一つに、基準電圧以上
の負荷電圧が検出されると、当該検出回路からの一定電
流とともに前記コンデンサへ負荷電圧に応じた電流を流
す充電制御手段を備えたものである。請求項３の発明で
は、前記遅延回路は、各検出回路に対して共通とし、各
検出回路が欠相検出すると夫々に対応して一定電流で共
通のコンデンサを充電するものである。

【０００８】請求項４の発明では、基準電圧が高い方の
検出回路の基準電圧を電源投入時から一定率で上昇させ
て定常値に達するまでの時間を、他方の検出回路の基準
電圧が定常値に達するまでの時間よりも遅くしたもので
ある。

【０００９】

【作用】請求項１の発明によれば、欠相検出手段には夫
々異なる基準電圧を持ち負荷電圧が基準電圧以上となっ
た時に欠相を検出する少なくとも２つの検出回路を有し
ているので、複数の検出段階を持つことができ、各検出
段階で遅延時間を設定することが可能となる。

【００１０】請求項２の発明によれば、請求項１又は請
求項２の発明において、前記検出回路の少なくとも一つ
に、所定電圧以上の負荷電圧が検出されると、前記遅延
回路からの一定電流とともに前記コンデンサへ負荷電圧
に応じた電流を流す充電制御手段を備えたものであるか
ら、負荷電圧が所定電圧以上になるとコンデンサの充電
を早めることができて、負荷保護をより確実なものとす
ることができる。

【００１１】請求項３の発明によれば、遅延回路は、各
検出回路が夫々の基準電圧以上になると各検出回路から
一定電流で共通のコンデンサを充電するので、遅延回路
を共通化できて回路部品の点数を削減できる。請求項４
の発明によれば、請求項３の発明において、基準電圧が
高い方の検出回路の基準電圧を電源投入時から一定率で
上昇させて定常値に達するまでの時間を、他方の検出回
路の基準電圧が定常値に達するまでの時間よりも遅くし
たので、定常時において基準電圧の高い方の検出回路が
電源投入時には他方の検出開路が欠相を検出するタイミ
ングよりも早い時期で欠相を検出することが可能とあん
り、そのため欠相状態で電源が投入された場合にあって
も、即時に欠相検出が行えて速やかに負荷保護が図れ、
特に欠相遮断後、欠相原因が除去されないまま再投入さ
れた場合にも確実に負荷保護が図れる。

【００１２】

【実施例】以下、本発明の実施例を図面を参照して説明
する。 （実施例１）図２は本発明の基本となる回路構成を示し
ており、単相３線の各電路Ｌ₁ ，Ｌ ₂ 及び中性線路Ｎに
は主接点Ｓ₁ を夫々挿入してある。一点鎖線の枠で囲ま
れた部分は中性欠相保護回路を示しており、この保護回
路内では電路Ｌ₁ ，Ｌ₂ がダイオードＤＢにより全波整
流されて欠相検出回路部Ａの端子、間に入力し、ま
た中性線路Ｎからの検出線Ｌｎは、電路Ｌ₁ ，Ｌ₂ 間に
接続した抵抗Ｒ₁ 、Ｒ ₂ （＝Ｒ₁ ）の分圧点に接続さ
れ、この分圧点は更に抵抗Ｒ₃ を通じて欠相検出回路部
１の検出端子に接続してある。

【００１３】検出端子の電圧は電源及び負荷が正常に
接続されている場合には振幅の揃った脈流電圧が現れる
ことになるが、中性線路Ｎが断線して欠相が生じると、
Ｌ₁相、Ｌ₂ 相の負荷による分圧比によって交互に大小
となる脈流電圧になり、この端子の電位が所定レベル
を越えると欠相検出回路部Ａで欠相検出が行われて欠相
検出信号が出力端子より出力され、この欠相検出信号
でスイッチング手段であるサイリスタＳＣＲをオンさ
せ、上記の引外しコイルＣＬに励磁電流を流して主接点
Ｓ₁ の開放を行い、負荷保護を図るのである。尚ＺＮＲ
₁ …はサージ吸収素子である。

【００１４】ここで、本実施例における欠相検出回路部
Ａは図１に示すように構成してある。つまり端子は定
電圧回路１の入力端に、端子はグランドに接続され、
ダイオードブリッジＤＢからの脈流電圧を一定電圧の直
流に変換して欠相検出回路部Ａの各回路への動作電源を
得ている。

【００１５】検出端子は、比較器２ａ，２ｂの非反転
端子に夫々接続され、検出端子の電圧が比較器２ａ，
２ｂの反転端子に印加してある基準電圧Ｖｓ₁ ，Ｖｓ₂
と比較されるようになっている。比較器２ａ，２ｂは波
形整形回路３ａ，３ｂとで、夫々第１、第２の検出回路
Ｉ，IIを構成しており、欠相が生じて検出端子に図３
（ａ）に示すような脈流電圧が現れ、比較器２ａ或いは
比較器２ｂの基準電圧Ｖｓ₁ 或いはＶｓ₂ 以上になる
と、比較器２ａ或いは２ｂよりその期間中検出出力が発
生する。

【００１６】波形整形回路３ａ（或いは３ｂ）は図５に
示すように構成されており、比較器２ａ（或いは２ｂ）
の出力が”Ｈ”になると、コンデンサＣ₁ （或いは
Ｃ₂ ）の電荷をノットゲートを介して放電し、負荷電圧
が基準電圧Ｖｓ₁ 或いはＶｓ₂ 以下になって比較器２ａ
（或いは２ｂ）の出力が”Ｌ”になると定電流源２０に
よりコンデンサＣ₁ （或いはＣ₂ ）を図３（ｂ）或いは
（ｃ）に示すように充電する。そしてこの電圧が波形整
形回路３ａ（或いは３ｂ）内の比較器２１のスレッショ
ルドレベルＶｔｈ₁ （或いはＶｔｈ₂ ）を越えた場合に
比較器２１より”Ｌ”出力が発生し、以下時には”Ｈ”
出力が発生する。ここでコンデンサＣ₁ （或いはＣ₂ ）
の充電がスレッショルドレベルＶｔｈ₁ （或いはＶｔｈ
₂ ）を越えるには少なくとも交流電源周波数の３サイク
ル以上、負荷電圧が基準電圧Ｖｓ₁ 或いはＶｓ₂ 以下を
継続することが必要となるように設定している。

【００１７】波形整形回路３ａ，３ｂの出力は夫々遅延
回路４ａ，４ｂに接続されており、この波形整形回路３
ａ，３ｂの比較器２１の”Ｈ”出力を受けて遅延回路４
ａ，４ｂは図３（ｄ）（ｅ）に示すように夫々に設けて
あるコンデンサＣ₃ ，Ｃ₄ を定電流で充電するようにな
っている。つまり図５に示すように遅延回路４ａ（或い
は４ｂ）は比較器２１の出力が”Ｈ”になると、コンデ
ンサＣ₃ （或いはＣ₄）を定電流源２２により一定電流
で充電する。このコンデンサＣ₃ ，Ｃ₄ の電圧は比較器
５ａ，５ｂで、スレッショルドレベルＶｔｈ₃ ，Ｖｔｈ
₄ と比較されるようになっており、このスレッショルド
レベルＶｔｈ₃ ，Ｖｔｈ₄ をコンデンサＣ₃ ，Ｃ₄ の電
圧が越えたえたときに比較器５ａ，５ｂから”Ｈ”信号
を出力する。

【００１８】比較器５ａ，５ｂの出力はオアゲート６を
介して出力回路７に入力しており、出力回路７は何れか
の比較器５ａ，５ｂの出力が”Ｈ”になると、欠相検出
信号を図３（ｆ）に示すように出力端子より出力す
る。このように本実施例では第１、第２の検出回路Ｉ、
IIを備え、夫々において設定してある基準電圧Ｖｓ₁ ，
Ｖｓ₂ を負荷電圧が越えたときに、遅延回路４ａ，４ｂ
におけるコンデンサＣ₃ ，Ｃ₄ の充電を開始するもの
で、複数（実施例では２）の検出段階を持ち、また夫々
に対応する遅延回路４ａ、４ｂのコンデンサＣ ₃ ，Ｃ₄
に対する充電電流の大きさ或いはコンデンサの容量を異
ならせ、高い基準電圧を設定している側の第２の検出回
路に対応する遅延回路４ｂの方が充電開始から短い時間
でスレッショルドレベルＶｔｈ₃ に達するようにしてあ
る。従って負荷電圧が高い場合には短時間で欠相検出信
号が発生し、速やかに負荷保護が図れ、逆に負荷電圧が
低い場合には欠相検出信号が発生するまでの時間が長く
して、一過性による動作等を防いで信頼性を高めてい
る。

【００１９】図４は本実施例における保護領域を示して
おり、Ｘ₁ は第１の検出回路Ｉ、Ｘ ₂ は第２の検出回路
IIの保護領域を示す。 （実施例２）上記実施例１の欠相検出回路部Ａでは第
１、第２の検出回路に対応して遅延回路４ａ，４ｂを設
けたが、本実施例では図６に示すように遅延回路４ａ，
４ｂを共通化して一つの遅延回路４と、比較器５とで欠
相検出信号の遅延を行い、回路部品数の低減を図ってい
る。

【００２０】つまり本実施例では波形整形回路３ａ，３
ｂの出力を遅延回路４が受けてコンデンサＣ₅ を充電す
るようになっており、第１の検出回路Ｉ側の波形整形回
路３ａの出力を受けて図７（ｄ）に示すように遅延回路
４はコンデンサＣ₅ の充電を開始し、その後第２の検出
回路II側の検出レベルを越えたとき波形整形回路３ｂの
出力を受けて充電電流を増加させ、コンデンサＣ₅ を充
電するのである。この場合遅延回路４には各波形成形回
路３ａ，３ｂに対応する定電流源２２を備え、その電流
を加算するようになっている。

【００２１】そして第２の検出回路II側の波形整形回路
３ｂの出力を受けると、コンデンサＣ₅ の充電電圧の上
昇が速くなり、その分比較器５のスレッショルドレベル
Ｖｔｈ₅ を越えるまでの時間が短縮され、図７（ｅ）に
示す出力回路７からの欠相検出信号の出力されるまでの
時間が早くなる。尚第１、第２の検出回路Ｉ、IIの動作
は実施例１と同様に動作するもので、図７（ａ）は検出
端子の電圧と、比較器２ａ，２ｂの基準電圧Ｖｓ₁ ，
Ｖｓ₂ との関係を示し、図７（ｂ）（ｃ）は、図３
（ｂ）（ｃ）と同様に夫々波形整形回路３ａ，３ｂの動
作状態の波形を示している。

【００２２】図８は本実施例における保護領域を示して
おり、Ｘ₁ は第１の検出回路Ｉ、Ｘ ₂ は第２の検出回路
IIの保護領域を示す。 （実施例３）本実施例の欠相検出回路部Ａは実施例１の
回路構成を基本とするとともに、図９に示すように負荷
電圧が基準電圧Ｖｓ₁ 以上となったときに行われる図１
０（ｄ）に示す定電流Ｉ₁ による遅延回路４ａのコンデ
ンサＣ₃ の充電に加え、負荷電圧の大きさに対応した電
流Ｉ₂ を図１０（ｅ）に示すようにコンデンサＣ₃ に流
して充電する電圧−電流変換回路８を第１の検出回路Ｉ
に付設したものである。

【００２３】つまり本実施例では比較器２ａの基準電圧
Ｖｓ₁ と同じ電圧をツエナー電圧とするツエナーダイオ
ードＤＺを電圧−電流変換回路８の入力側に接続して負
荷電圧がツエナー電圧を越えると、このツエナーダイオ
ードＤＺを介して入力される電圧の大きさに応じた電流
Ｉ₂ を図１０（ｅ）に示すように遅延回路４ａのコンデ
ンサＣ₃ に流して充電するのである。

【００２４】従って、図１０（ａ）に示す負荷電圧のレ
ベルが高くなると、それに対応してコンデンサＣ₃ を充
電する充電電流が増大して、図１０（ｆ）に示すコンデ
ンサＣ₃ の電圧の上昇が早くなって、比較器２ａのスレ
ッショルドレベルＶｔｈ₃ に達するまでの時間が短縮さ
れる。つまり負荷電圧に応じて遅延動作時間を可変する
ことができるのである。

【００２５】尚第２の検出回路II側の動作は実施例１に
準じており、図１０（ｇ）に示す遅延回路４ｂのコンデ
ンサＣ₄ の充電電圧は比較器５ｂでスレッショルドレベ
ルＶｔｈ₄ と比較される。比較器５ａ，５ｂの出力はオ
アゲート６を通じて出力回路７に入り、出力回路７は比
較器５ａ，５ｂの何れかの出力が”Ｈ”になったときに
図１０（ｈ）に示す欠相検出信号を出力する。

【００２６】尚図１０（ｂ）（ｃ）は、図３（ｂ）
（ｃ）と同様に夫々波形整形回路３ａ，３ｂの動作状態
の波形を示している。図１１は本実施例における保護領
域を示しており、Ｘ₁ は第１の検出回路Ｉ、Ｘ₂ は第２
の検出回路IIの保護領域を示す。 （実施例４）本実施例の欠相検出回路部Ａは実施例２の
回路構成に実施例３の回路構成を加えたもので、図１２
に示すように負荷電圧が基準電圧Ｖｓ₁ 以上となったと
きに負荷電圧の大きさに対応した図１３（ｅ）に示す電
流Ｉ₂ を遅延回路４のコンデンサＣ₅ に流して充電する
電圧−電流変換回路８を付設したものである。

【００２７】つまり本実施例では比較器２ａの基準電圧
Ｖｓ₁ と同じ電圧のツエナー電圧とするツエナーダイオ
ードＤＺを電圧−電流変換回路８の入力側に接続して負
荷電圧がツエナー電圧を越えると、このツエナーダイオ
ードＤＺを介して入力される電圧の大きさに応じた電流
Ｉ₂ を図１３（ｅ）に示すように遅延回路４のコンデン
サＣ₅ に流して充電するのである。

【００２８】従って、波形整形回路３ａ，３ｂの出力を
受けて遅延回路４のコンデンサＣ₅に図１３（ｄ）に示
す定電流Ｉ₁ が流れて充電されるのに加えて図１３
（ａ）に示す負荷電圧のレベルに応じた電流Ｉ₂ がコン
デンサＣ₅ を充電するため、その分図１３（ｆ）に示す
コンデンサＣ₅ の電圧の上昇が早くなり、比較器５のス
レッショルドレベルＶｔｈ₅ に達するまでの時間が短縮
される。つまり負荷電圧に応じて遅延動作時間を可変す
ることができるのである。

【００２９】尚第１、第２の検出回路Ｉ、IIの動作は実
施例１、２に準じているため、構成及び動作の説明は省
略する。尚図１３（ｂ）（ｃ）は、図３（ｂ）（ｃ）と
同様に夫々波形整形回路３ａ，３ｂの動作状態の波形を
示し、図１３（ｇ）は出力回路７の欠相検出信号を示
す。

【００３０】図１４は本実施例における保護領域を示し
ており、Ｘ₁ は第２の検出回路Ｉ、Ｘ₂ は第２の検出回
路IIの保護領域を示す。以上のように構成された本実施
例は実施例２の特徴と実施例３の特徴とを併せ持つこと
になる。 （実施例５）実施例３における電圧−電流変換回路８は
第１の検出回路Ｉに付設したものであるが、本実施例は
図１５に示すように第２の検出回路IIに付設したもので
ある。つまり本実施例では負荷電圧が基準電圧Ｖｓ₂ 以
上となったときに行われる図１６（ｄ）に示す定電流Ｉ
₁ による遅延回路４ｂのコンデンサＣ₄ の充電に加え、
基準電圧Ｖｓ₂ 以上の負荷電圧の大きさに対応した電流
Ｉ₂ を図１６（ｅ）に示すようにコンデンサＣ₄ に流し
て充電するようにしている。

【００３１】つまり本実施例では比較器２ｂの基準電圧
Ｖｓ₂ と同じ電圧をツエナー電圧とするツエナーダイオ
ードＤＺ’を電圧−電流変換回路８の入力側に接続して
負荷電圧がツエナー電圧を越えると、このツエナーダイ
オードＤＺ’を介して入力される電圧の大きさに応じた
電流Ｉ₂ を図１６（ｅ）に示すように遅延回路４ｂのコ
ンデンサＣ₄ に流して充電するのである。

【００３２】従って、図１６（ａ）に示す基準電圧Ｖｓ
₂ 以上の負荷電圧が発生すると負荷電圧に応じてコンデ
ンサＣ₄ を充電する充電電流が増大し、図１６（ｇ）に
示すコンデンサＣ₄ の電圧の上昇が早くなり、比較器５
ｂのスレッショルドレベルＶｔｈ₄ に達するまでの時間
が短縮される。つまり負荷電圧に応じて遅延動作時間を
可変することができるのである。

【００３３】尚第２の検出回路Ｉ側の動作は実施例１に
準じており、図１６（ｆ）に示す遅延回路４ａのコンデ
ンサＣ₃ の充電電圧は比較器２ａでスレッショルドレベ
ルＶｔｈ₃ と比較される。比較器５ａ，５ｂの出力はオ
アゲート６を通じて出力回路７に入り、出力回路７は比
較器５ａ，５ｂの何れかの出力が”Ｈ”になったときに
図１６（ｈ）に示す欠相検出信号を出力する。

【００３４】尚図１６（ｂ）（ｃ）は、図３（ｂ）
（ｃ）と同様に夫々波形整形回路３ａ，３ｂの動作状態
の波形を示している。図１７は本実施例における保護領
域を示しており、Ｘ₁ は第１の検出回路Ｉ、Ｘ₂ は第２
の検出回路IIの保護領域を示す。 （実施例６）本実施例の欠相検出回路部Ａは実施例２の
回路構成に実施例５の回路構成を加えたもので、図１８
に示すように負荷電圧が基準電圧Ｖｓ₂ 以上となったと
きに負荷電圧の大きさに対応した電流Ｉ₂ を図１９
（ｅ）に示すように遅延回路４のコンデンサＣ₅ に流し
て充電する電圧−電流変換回路８を付設したものであ
る。

【００３５】つまり本実施例では比較器２ｂの基準電圧
Ｖｓ₂ と同じ電圧をツエナー電圧とするツエナーダイオ
ードＤＺ’を電圧−電流変換回路８の入力側に接続して
負荷電圧がツエナー電圧を越えると、このツエナーダイ
オードＤＺを介して入力される電圧の大きさに応じた電
流Ｉ₂ を図１９（ｅ）に示すように遅延回路４のコンデ
ンサＣ₅ に流して充電するのである。

【００３６】従って、波形整形回路３ａ，３ｂの出力を
受けて遅延回路４のコンデンサＣ₅に図１９（ｄ）又は
（ｆ）に示す定電流Ｉ₁ 又Ｉ₃ が流れて充電されるのに
加えて図１９（ａ）に示す基準電圧Ｖｓ₂ 以上の負荷電
圧に応じた電流Ｉ₂ がコンデンサＣ₅ を充電するため、
その分図１９（ｇ）に示すコンデンサＣ₅ の電圧の上昇
が早くなり、比較器５のスレッショルドレベルＶｔｈ₅
も達するまでの時間が短縮される。つまり負荷電圧に応
じて遅延動作時間を可変することができるのである。

【００３７】尚第１、第２の検出回路Ｉ、IIの動作は実
施例１、２に準じているため、構成及び動作の説明は抄
訳する。尚図１９（ｂ）（ｃ）は、図３（ｂ）（ｃ）と
同様に夫々波形整形回路３ａ，３ｂの動作状態の波形を
示し、図１９（ｇ）は出力回路７の欠相検出信号を示
す。

【００３８】図２０は本実施例における保護領域を示し
ており、Ｘ₁ は第１の検出回路Ｉ、Ｘ₂ は第２の検出回
路IIの保護領域を示す。以上のように構成された本実施
例は実施例２の特徴と実施例５の特徴とを併せ持つこと
になる。 （実施例７）本実施例の欠相検出回路部Ａは実施例５の
構成に図２１に示すように比較器２ｃ、波形整形回路３
ｃからなる第３の検出回路III と、それに対応する遅延
回路４ｃ、比較器５ｃを加え、オアーゲート６に３入力
のものを使用したものである。

【００３９】つまり第３の検出回路III の比較器２ｃは
図２２（ａ）に示すように基準電圧Ｖｓ₃ 以上の負荷電
圧が検出端子に入力すると検出出力を発生する。対応
する波形整形回路３ｃは図２２（ｄ）に示すようにコン
デンサＣ₆ の充電、放電を比較器５ｃの検出出力に応じ
て行い、スレッショルドレベルＶｔｈ₆ をコンデンサＣ
₆ の電圧が越えていない場合に出力を遅延回路４ｃに与
える。遅延回路４ｃはこの出力を受けて一定電流でコン
デンサＣ₇ を図２２（ｉ）に示すように充電する。比較
器５ｃはこのコンデンサＣ₇ の電圧がスレッショルドレ
ベルＶｔｈ₇ を越えたときに”Ｈ”信号をオアゲート６
に出力するのである。

【００４０】つまりこの第３の検出回路III 及び遅延回
路４ｃ、比較器５ｃの動作は第１、第２の検出回路Ｉ，
IIと同様な動作を為すのである。そして比較器２ａ乃至
５ｃの何れかから”Ｈ”信号が出力すると、出力回路７
は図２２（ｊ）に示すように欠相検出信号を出力する。
尚図２２（ｂ）（ｃ）は図３（ｂ）（ｃ）と同様に夫々
波形整形回路３ａ，３ｂの動作状態の波形を示し、図２
２（ｅ）は波形整形回路３ｂの出力に対応する遅延回路
４ｂのコンデンサＣ₄ に流す定電流Ｉ₁ を示し、図２２
（ｆ）は電圧−電流変換回路８によるコンデンサＣ₄ に
流す電流Ｉ₂ を示し、また図２２（ｇ）（ｈ）は夫々遅
延回路４ａ，４ｂのコンデンサＣ₃ ，Ｃ₄ の電圧を示
す。

【００４１】本実施例によれば実施例５の特徴に加えて
検出段階を３段に増やしたもので、動作時間の設定をよ
りやり易くしている。図２３は本実施例における保護領
域を示しており、Ｘ₁ は第１の検出回路Ｉ、Ｘ₂ は第２
の検出回路II、Ｘ₃ は第３の検出回路III の保護領域を
示す。 （実施例９）本実施例の欠相検出回路部Ａは実施例６の
構成に図２４に示すように比較器２ｃ、波形整形回路３
ｃからなる第３の検出回路III と、それに対応する遅延
回路４ｃ、比較器５ｃを加えたものである。

【００４２】この第３の検出回路III の動作は実施例８
と同じものであり、この第３の検出回路III の波形整形
回路３ｃの出力を受けた遅延回路４は、第１、第２の検
出回路Ｉ，IIの波形整形回路３ａ，３ｂの出力に対応し
た図２５（ｅ）（ｆ）に示す定電流Ｉ₁ ，Ｉ₂ による充
電、更に図２５（ｇ）に示す電圧−電流変換回路８によ
る電流Ｉ₃ による充電に加えて、図２５（ｈ）に示す定
電流Ｉ₄ による充電を行い、図２５（ｉ）に示すコンデ
ンサＣ₅ の充電電圧の上昇を早め、比較器５のスレッシ
ョルドレベルＶｔｈ₅ を越えるまでの時間を早め、図２
５（ｊ）に示す出力回路７から出力する欠相検出信号を
発生させるまでの遅延時間を可変している。

【００４３】尚図２５（ａ）は検出端子に入力する負
荷電圧を、また図２５（ｂ）（ｃ）は図３（ｂ）（ｃ）
と同様に夫々波形整形回路３ａ，３ｂの動作状態の波形
を示し、図２５（ｄ）は波形整形回路３ｃの動作状態の
波形を示している。本実施例は実施例６の特徴と実施例
８の特徴を併せ持つものである。 （実施例１０）本実施例の欠相検出回路部Ａは実施例１
の構成に図２６に示すように比較器２ｃ、波形整形回路
３ｃからなる第３の検出回路III と、それに対応する遅
延回路４ｃ、比較器５ｃを加え、オアーゲート６に３入
力のものを使用したものである。第３の検出回路III の
動作は実施例８と同じあるからその説明は省略する。

【００４４】図２７（ａ）は検出端子に入力する負荷
電圧を、また図２７（ｂ）（ｃ）は図３（ｂ）（ｃ）と
同様に夫々波形整形回路３ａ，３ｂの動作状態の波形を
示し、図２９（ｄ）は波形整形回路３ｃの動作状態の波
形を示し、図２７（ｅ）（ｆ）（ｇ）は夫々遅延回路５
ａ，５ｂ，５ｃのコンデンサＣ₃ ，Ｃ₄ ，Ｃ₇ を示し、
図２７（ｈ）は出力回路７の欠相検出信号を示す。

【００４５】而して本実施例では検知段階が３段とな
り、保護領域が図２８に示すようになる。尚Ｘ₁ は第１
の検出回路Ｉ、Ｘ₂ は第２の検出回路II、Ｘ₃ は第３の
検出回路III の保護領域を示す。 （実施例１１）本実施例の欠相検出回路部Ａは実施例２
の構成に図２９に示すように比較器２ｃ、波形整形回路
３ｃからなる第３の検出回路III と、それに対応する遅
延回路４ｃ、比較器５ｃを加え、オアーゲート６に３入
力のものを使用したものである。換言すれば実施例１０
における遅延回路と、その後ろの比較器を夫々一つと
し、オアゲートを不要にしたものである。

【００４６】尚第３の検出回路III の動作は実施例８と
同じあるからその説明は省略する。而して本実施例では
実施例１０に比べて回路部品数が削減できることにな
る。図３０（ａ）は検出端子に入力する負荷電圧を、
また図３０（ｂ）（ｃ）は図３（ｂ）（ｃ）と同様に夫
々波形整形回路３ａ，３ｂの動作状態の波形を示し、図
３０（ｄ）は波形整形回路３ｃの動作状態の波形を示
し、図３０（ｅ）は遅延回路５のコンデンサＣを示し、
図３０（ｆ）は出力回路７の欠相検出信号を示す。

【００４７】（実施例１２）本実施例の欠相検出回路部
Ａの構成は図３１に示すように実施例２の構成におい
て、定常時の基準電圧が検出回路Ｉの比較器２ａの定常
時の基準電圧Ｖｓ₁ よりも高い検出回路IIの比較器２ｂ
では、電源投入から一定率で基準電圧値を上昇させて定
常時の基準電圧Ｖｓ₂ に達するまでの時間を検出回路Ｉ
の比較器２ａの基準電圧Ｖｓ₁ の立ち上がりよりも遅く
している。具体的には端子、の電圧、つまり外部に
両端子間に図２に示すように接続されているコンデ
ンサＣ₀の電圧を抵抗Ｒ₁ 、Ｒ₂ で分圧し、その分圧電
圧で基準電圧Ｖｓ₂ を得るようにしたものである。

【００４８】従って主接点Ｓ₁ が投入されて電源が供給
されると検出回路Ｉの比較器２ａの基準電圧Ｖｓ₁ は図
３２（ａ）に示すように即時に立ち上がるが、検出回路
IIの比較器２ａの基準電圧Ｖｓ₂ は外付けのコンデンサ
Ｃ₀ の充電電圧の上昇に伴って一定率で上昇して所定電
圧に達するまでに時間がかかることになる。従って、欠
相が発生している状態で主接点Ｓ₁ が投入されると、検
出端子の電圧が、比較器２ｂの基準電圧Ｖｓ₂ を即越
えて、比較器２ｂより検出出力が発生する。この検出出
力を受けて図３２（ｄ）に示すように遅延回路４はコン
デンサＣ₅ の充電を開始し、その後検出回路Ｉ側の波形
整形回路３ａの出力を受けて充電電流を増加させ、コン
デンサＣ₅ を充電するのである。

【００４９】つまり電源投入時から早い時期にコンデン
サＣ₅ の充電電圧が比較器５のスレッショルドレベルＶ
ｔｈ₅ を越えて図３２（ｅ）に示す出力回路７からの欠
相検出信号の出力されるこにになり、欠相状態で主接点
Ｓ₁ が投入された場合には即時に欠相を検出して回路遮
断を行い、速やかに負荷の保護が図れるのである。尚基
準電圧Ｖｓ₂ が立ち上がってからの欠相発生時の動作は
実施例２と同じであるため、その説明は省略する。

【００５０】尚図３２（ｂ）（ｃ）は、図７（ｂ）
（ｃ）と同様に夫々波形整形回路３ａ，３ｂの動作状態
の波形を示している。また図３３は本実施例における保
護領域を示しており、Ｘ₁ は第１の検出回路Ｉ、Ｘ₂ は
第２の検出回路IIの保護領域を示し、Ｘ₃ は電源投入時
の第２の検出回路IIの保護領域を示す。

【００５１】

【発明の効果】請求項１の発明は、欠相検出手段には夫
々異なる基準電圧を持ち負荷電圧が基準電圧以上となっ
た時に欠相を検出する少なくとも２つの検出回路を有し
ているので、複数の検出段階を持つことができ、各検出
段階で遅延時間を設定することが可能となるという効果
がある。

【００５２】請求項２の発明は、請求項１又は請求項２
の発明において、前記検出回路の少なくとも一つに、所
定電圧以上の負荷電圧が検出されると、前記遅延回路か
らの一定電流とともに前記コンデンサへ負荷電圧に応じ
た電流を流す充電制御手段を備えたものであるから、負
荷電圧が所定電圧以上になるとコンデンサの充電を早め
ることができて、負荷保護をより確実なものとすること
ができる。

【００５３】請求項３の発明は、前記遅延回路を、各検
出回路に対して共通とし、各検出回路が欠相検出すると
夫々に対応して一定電流で共通のコンデンサを充電する
ので、遅延回路を共通化できて回路部品の点数を削減で
きるという効果がある。請求項４の発明は、請求項３の
発明において、基準電圧が高い方の検出回路の基準電圧
を電源投入時から一定率で上昇させて定常値に達するま
での時間を、他方の検出回路の基準電圧が定常値に達す
るまでの時間よりも遅くしたので、定常時において基準
電圧の高い方の検出回路が電源投入時には他方の検出開
路が欠相を検出するタイミングよりも早い時期で欠相を
検出することが可能とあんり、そのため欠相状態で電源
が投入された場合にあっても、即時に欠相検出が行えて
速やかに負荷保護が図れ、特に欠相遮断後、欠相原因が
除去されないまま再投入された場合にも確実に負荷保護
が図れるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１の欠相検出回路部の回路構成
図である。

【図２】同上の全体の回路構成図である。

【図３】同上の動作説明用波形図である。

【図４】同上の保護領域説明図である。

【図５】同上の要部の具体回路図である。

【図６】本発明の実施例２の欠相検出回路部の回路構成
図である。

【図７】同上の動作説明用波形図である。

【図８】同上の保護領域説明図である。

【図９】本発明の実施例３の欠相検出回路部の回路構成
図である。

【図１０】同上の動作説明用波形図である。

【図１１】同上の保護領域説明図である。

【図１２】本発明の実施例４の欠相検出回路部の回路構
成図である。

【図１３】同上の動作説明用波形図である。

【図１４】同上の保護領域説明図である。

【図１５】本発明の実施例５の欠相検出回路部の回路構
成図である。

【図１６】同上の動作説明用波形図である。

【図１７】同上の保護領域説明図である。

【図１８】本発明の実施例６の欠相検出回路部の回路構
成図である。

【図１９】同上の動作説明用波形図である。

【図２０】同上の保護領域説明図である。

【図２１】本発明の実施例７の欠相検出回路部の回路構
成図である。

【図２２】同上の動作説明用波形図である。

【図２３】同上の保護領域説明図である。

【図２４】本発明の実施例８の欠相検出回路部の回路構
成図である。

【図２５】同上の動作説明用波形図である。

【図２６】同上の保護領域説明図である。

【図２７】本発明の実施例９の欠相検出回路部の回路構
成図である。

【図２８】同上の保護領域説明図である。

【図２９】本発明の実施例１０の欠相検出回路部の回路
構成図である。

【図３０】同上の動作説明用波形図である。

【図３１】本発明の実施例１１の欠相検出回路部の回路
構成図である。

【図３２】同上の動作説明用波形図である。

【図３３】同上の保護領域説明図である。

【符号の説明】

１ 定電圧回路 ２ａ，２ｂ 比較器 ３ａ，３ｂ 波形整形回路 ４ａ，４ｂ 遅延回路 ５ａ，５ｂ 比較器 ６ オアゲート ７ 出力回路 Ｉ，II 検出回路 Ａ 欠相検出回路部 Ｃ₁ 乃至Ｃ₄ コンデンサ Ｖｓ₁ ，Ｖｓ₂ 基準電圧 Ｖｔｈ₃ スレッショルドレベル

Claims (4)

【特許請求の範囲】
1. 【請求項１】負荷側の中性線と各相との間の負荷電圧と
   基準電圧とを比較して負荷電圧が基準電圧以上になると
   欠相を検出する検出回路と、この検出回路が欠相検出す
   ると一定電流でコンデンサを充電してコンデンサの電圧
   が一定以上に達するまで欠相検出信号の出力を遅延させ
   る遅延回路とを有した欠相検出手段と、この欠相検出手
   段から出力される欠相検出信号にてオンするスイッチ手
   段と、このスイッチ手段で励磁される主接点の引外しコ
   イルとを備え、引外しコイルの励磁によって電路に挿入
   された主接点を開放する欠相保護機能付き遮断器におい
   て、上記欠相検出手段には夫々異なる基準電圧を持ち負
   荷電圧が基準電圧以上となった時に欠相を検出する少な
   くとも２つの検出回路を有して成ることを特徴とする欠
   相保護機能付き遮断器。
2. 【請求項２】前記検出回路の少なくとも一つに、所定電
   圧以上の負荷電圧が検出されると、当該検出回路からの
   一定電流とともに前記コンデンサへ負荷電圧に応じた電
   流を流す充電制御手段を備えたことを特徴とする欠相保
   護機能付き遮断器。
3. 【請求項３】前記遅延回路は、各検出回路に対して共通
   とし、各検出回路が欠相検出すると夫々に対応して一定
   電流で共通のコンデンサを充電することを特徴とする請
   求項１又は２記載の欠相保護機能付き遮断器。
4. 【請求項４】基準電圧が高い方の検出回路の基準電圧を
   電源投入時から一定率で上昇させて定常値に達するまで
   の時間を、他方の検出回路の基準電圧が定常値に達する
   までの時間よりも遅くしたことを特徴とする請求項３記
   載の欠相保護機能付き遮断器。