JPH088747A - アナログ／デジタル変換回路 - Google Patents

Abstract

(57)【要約】 【目的】汎用のＡ／Ｄ変換器を複数用いて高解像度でＡ
／Ｄ変換を行う。 【構成】入力端子１３より入力された０〜Ｖm の範囲で
変化する入力アナログ信号Ｖi は、ローパスフィルタ１
４を通過して増幅回路１０ａ，１０ｂに入力される。入
力信号Ｖi は増幅回路１０ａで２倍に増幅され、リミッ
ト回路１２ａで最大値をＶm に制限され、ワンチップマ
イコン９０の第１のＡ／Ｄ変換器に入力される。入力信
号Ｖi は増幅回路１０ｂで２倍に増幅され１／２Ｖm で
オフセットされリミット回路１２ｂで最小値を０に制限
され、ワンチップマイコン９０の第２のＡ／Ｄ変換器に
入力される。第１のＡ／Ｄ変換器の変換結果と第２のＡ
／Ｄ変換器の変換結果をワンチップマイコン９０内の演
算部により合計して、入力信号Ｖi に対するＡ／Ｄ変換
結果を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ／デジタル変
換回路に関し、特に、汎用のアナログ／デジタル変換器
を用いて、より高解像度でアナログ／デジタル変換を行
えるアナログ／デジタル変換回路に関する。

【０００２】

【従来の技術】計測・制御機器や家電機器など様々な装
置・機器において、装置の小型化、性能・信頼性の向
上、コストダウンなどのために、マイクロコンピュータ
（以後、マイコンと言う）を用いた制御が行われてい
る。そのような制御装置では、観察したアナログ信号を
デジタル信号に変換するアナログ／デジタル変換（以
後、Ａ／Ｄ変換と言う）回路が必須であり、種々のＡ／
Ｄ変換器が提供されている。また、Ａ／Ｄ変換回路を内
蔵したワンチップマイコンも提供されている。そのよう
な汎用のＡ／Ｄ変換器において、量子化ステップ数は、
たとえば、８ビット、１６ビットというように予め決め
られている場合が多い。その場合、Ａ／Ｄ変換器の分解
能は、入力信号の最大電圧を外部から設定することによ
り間接的に決定される。

【０００３】

【発明が解決しようとする課題】しかし、そのような汎
用のＡ／Ｄ変換器や、ＩＣチップに内蔵されたＡ／Ｄ変
換器を用いて、所定の範囲の入力信号を所定の量子化ス
テップ数でＡ／Ｄ変換をしようとすると、うまく適用で
きない場合があった。つまり、入力信号の最大値をＡ／
Ｄ変換の範囲として設定すると所望の解像度が得られ
ず、また、所望の解像度となるように最大値を設定する
と、入力信号の全範囲をＡ／Ｄ変換することができなく
なる場合があった。高精度の制御が要求される制御装置
や計測機器に汎用Ａ／Ｄ変換器を用いる場合には、特に
このような問題が生じ易かった。その場合には、汎用品
ではなく、精度の高い、変換ビット数の多いＡ／Ｄ変換
器を用いなければならなかった。また、Ａ／Ｄ変換器内
蔵ワンチップマイコンであれば、内蔵のＡ／Ｄ変換は使
用せず、外部に別個のＡ／Ｄ変換回路を設けなければな
らなかった。そのため、回路の面積が大きくなり、コス
トアップになるという問題も生じた。

【０００４】したがって、本発明の目的は、汎用のＡ／
Ｄ変換器、あるいは、マイコンに内蔵されているＡ／Ｄ
変換器を用いて、所定の範囲の入力アナログ信号を、高
解像度で、すなわちより細かい量子化ステップでＡ／Ｄ
変換を行うことが可能なＡ／Ｄ変換回路を提供すること
にある。

【０００５】

【課題を解決するための手段】前記問題を解決するため
に、まず、入力アナログ信号を増幅してＡ／Ｄ変換器に
入力することにより、相対的に量子化ステップを小さく
し、解像度が細かくなるようにした。その場合、Ａ／Ｄ
変換器のビット幅は固定長であるため変換可能な範囲が
狭くなるのを防ぐため、複数のＡ／Ｄ変換器を用いて、
各々別個の範囲をＡ／Ｄ変換するようにした。また、前
記複数のＡ／Ｄ変換器により変換されたデジタル信号を
演算手段により累計することにより、入力アナログ信号
に対するデジタル値を得るようにした。

【０００６】本発明のＡ／Ｄ変換回路は、入力アナログ
信号を所定の増幅率で増幅し、各々別個のオフセット値
に基づいてオフセットするＮ個の増幅回路と、前記Ｎ個
の信号を各々独立してＡ／Ｄ変換するＮ個のＡ／Ｄ変換
回路と、前記Ｎ個のＡ／Ｄ変換回路の出力値に基づいて
演算処理を行い、入力アナログ信号に対応するデジタル
信号を得る演算手段とより構成される。前記増幅率は、
前記入力アナログ信号をＮ倍に増幅する値である。前記
各々別個のオフセット値は、増幅されたアナログ信号の
連続性を保ちつつ、入力アナログ信号の変化の範囲を実
質的に１／Ｎづつ順次ずらすように設定される値であ
る。

【０００７】好適には、前記オフセット値は、隣接する
増幅回路で増幅された信号が、アナログ／デジタル変換
器の少なくとも１量子化ステップ以上重複するように規
定され、前記演算回路は、前記Ｎ個のアナログ／デジタ
ル変換器で変換されたデジタル信号を加算し、前記重複
に相当する値を減じて入力アナログ信号に対応するデジ
タル信号を算出する。また好適には、本発明のアナログ
／デジタル変換回路は、前記増幅回路の出力信号をアナ
ログ／デジタル変換器の変換可能な範囲内に制限するリ
ミット回路を有する。特定的には、本発明のＡ／Ｄ変換
器と演算回路は、Ａ／Ｄ変換器内蔵ワンチップマイコン
のＡ／Ｄ変換器および演算器を用いる。

【０００８】

【作用】本発明のＡ／Ｄ変換回路においては、入力アナ
ログ信号を増幅してＡ／Ｄ変換器に入力しているため、
Ａ／Ｄ変換器の量子化ステップが同じであっても、入力
信号に対しては、相対的により細かなステップで量子化
を行っていることになる。また、増幅された入力信号の
範囲を複数の範囲に分割し、分割された各範囲ごとに独
立してＡ／Ｄ変換を行っているため、入力信号を増幅し
たことにより入力信号の範囲が拡大したことに対処でき
る。すなわち、入力信号を増幅したことにより相対的に
Ａ／Ｄ変換可能な範囲が狭まることがない。また、分割
された範囲を合わせると、前記増幅された入力信号の範
囲を包含できるように各Ａ／Ｄ変換器でＡ／Ｄ変換を行
う範囲を決定しているため、その複数のＡ／Ｄ変換器の
出力を演算することにより、全体のＡ／Ｄ変換結果が得
られる。

【０００９】

【実施例】第１実施例 本発明の第１実施例について図１、図２を参照して説明
する。本発明のＡ／Ｄ変換回路の第１実施例として、Ａ
／Ｄ変換器内蔵のワンチップマイコンを用いて本発明を
実施した場合について説明する。図１は第１実施例のＡ
／Ｄ変換回路の構成を示す回路図である。Ａ／Ｄ変換回
路１は、入力端子１３、ローパスフィルタ１４、増幅・
オフセット回路、リミット回路１２ａ，１２ｂ、およ
び、ワンチップマイコン９０より構成される。前記増幅
・オフセット回路は、増幅回路１０ａ，１０ｂ、およ
び、定電圧源１１ａ，１１ｂより構成される。ワンチッ
プマイコン９０は、２個のＡ／Ｄ変換器および演算部を
有する。

【００１０】以下、各部の構成、動作について説明す
る。入力端子１３は、アナログ信号Ｖi が入力される入
力端子である。本実施例において、Ａ／Ｄ変換回路１に
入力されるアナログ信号Ｖi は、０〔Ｖ〕〜Ｖm 〔Ｖ〕
の範囲内の振幅で変化する信号とする。ローパスフィル
タ１４は、ノイズなどの影響による入力信号Ｖi の急激
な変動を防ぐために、入力信号Ｖi の高周波成分を遮断
するフィルタであり、抵抗Ｒ0とコンデンサＣ０を図示
のごとく接続したものである。入力信号Ｖi は、このロ
ーパスフィルタ１４を通過し、増幅回路１０ａ，１０ｂ
に入力される。

【００１１】増幅回路１０ａ，１０ｂは、各々定電圧源
１１ａ、１１ｂとともに、増幅・オフセット回路を構成
する。増幅回路１０ａ，１０ｂは、オペアンプＡ1 、抵
抗Ｒ１，Ｒ２が図示のごとく接続されている作動増幅回
路である。増幅回路１０ａと増幅回路１０ｂは同一の回
路構成である。それら増幅回路１０ａ，１０ｂの増幅率
Ｇは、抵抗Ｒ１，Ｒ２の抵抗値により数式１のように定
まる。

【００１２】

【数１】

【００１３】なお、本実施例においては、抵抗Ｒ１と抵
抗Ｒ２の抵抗値は等しい。すなわち、ｒ１＝ｒ２であ
る。したがって、数式１より、増幅率Ｇ＝２となる。

【００１４】定電圧源１１ａ，１１ｂは、増幅回路１０
ａ，１０ｂのアンプＡ1 の−入力端子に印加されるオフ
セット電圧を生成するための定電圧源である。本実施例
における、定電圧源１１ａ，１１ｂの出力電圧Ｖsa，Ｖ
sbを数式２に示す。

【００１５】

【数２】

【００１６】このような、増幅回路１０ａ，１０ｂおよ
び定電圧源１１ａ，１１ｂより構成される増幅・オフセ
ット回路においては、入力信号Ｖi に対して、数式３お
よび数式４に示す出力信号Ｖoa，Ｖobを出力する。

【００１７】

【数３】

【００１８】

【数４】

【００１９】すなわち、増幅回路１０ａの出力信号Ｖoa
としては、入力信号Ｖi を２倍に増幅した信号が得られ
る。また、増幅回路１０ｂの出力信号Ｖobとしては、入
力信号Ｖi を２倍に増幅し、入力信号Ｖi の最大値Ｖm
でオフセットした値が得られる。

【００２０】リミット回路１２ａ，１２ｂは、増幅回路
１０ａ，１０ｂの出力信号Ｖoa，Ｖobをワンチップマイ
コン９０に入力するために、所定内の値に制限するリミ
ット回路である。リミット回路１２ａは、前記所定内の
値を規定する最小電圧および最大電圧を発生する２つの
定電圧源と、それら２つの定電圧源と増幅回路１０ａの
出力端子を接続する２つのダイオードＤ1 ，Ｄ2 より構
成される。

【００２１】ダイオードＤ1 は、前記最小電圧を発生す
る定電圧源と、増幅回路１０ａの出力端子との間に、前
記定電圧源から増幅回路１０ａの出力端子の方向が順方
向となるように接続される。これにより、増幅回路１０
ａの出力信号Ｖoaが、前記最小電圧以下になると、ダイ
オードＤ1 が導通状態となり、出力信号Ｖoaを前記最小
電圧で保持する。本実施例において、前記最小電圧は、
入力信号Ｖi の最小値であり、ワンチップマイコン９０
のＡ／Ｄ変換入力の最小電圧でもある０〔Ｖ〕である。

【００２２】ダイオードＤ2 は、前記最大電圧を発生す
る定電圧源と、増幅回路１０ａの出力端子との間に、増
幅回路１０ａの出力端子から前記定電圧源の方向が順方
向となるように接続される。これにより、増幅回路１０
ａの出力信号Ｖoaが、前記最大電圧以上となると、ダイ
オードＤ2 が導通状態となり、出力信号Ｖoaを前記最大
電圧で保持する。本実施例において、前記最大電圧は、
後述するようにワンチップマイコン９０のＡ／Ｄ変換入
力の最大電圧に設定されている入力信号Ｖi の最大値Ｖ
m 〔Ｖ〕である。このように、増幅回路１０ａの出力信
号Ｖoaは、リミット回路１２ａにより数式５に示すよう
にＡ／Ｄ変換器入力信号Ｖiaに変換され、チャンネル１
より、ワンチップマイコン９０の第１のＡ／Ｄ変換器に
入力される。

【００２３】

【数５】

【００２４】リミット回路１２ｂもリミット回路１２ａ
と同じ回路であり、増幅回路１０ｂの出力信号Ｖobは、
リミット回路１２ｂによりＡ／Ｄ変換器入力信号Ｖibに
変換される。変換された入力信号Ｖibは、チャンネル２
より、ワンチップマイコン９０の第２のＡ／Ｄ変換器に
入力される。

【００２５】ワンチップマイコン９０は、内部に２個の
Ａ／Ｄ変換器と、プログラムにより制御される演算部を
有するマイクロコンピュータである。第１のＡ／Ｄ変換
器はチャンネル１から入力されたアナログ信号Ｖiaを、
第２のＡ／Ｄ変換器はチャンネル２から入力されたアナ
ログ信号Ｖibを、各々独立にＡ／Ｄ変換し、量子化され
たデジタル値Ｑ１，Ｑ２が得られる。この２つのＡ／Ｄ
変換器は、ワンチップマイコン９０の外部より入力され
る基準電圧を最大値として、０〔Ｖ〕からその入力最大
電圧までを２５６ステップ（８ビット）に量子化するＡ
／Ｄ変換器である。本実施例においては、その基準電圧
として、入力アナログ信号Ｖi の最大値Ｖm 〔Ｖ〕を入
力する。

【００２６】前記各々のＡ／Ｄ変換器により８ビットに
量子化されたデジタル値Ｑ１，Ｑ２は、ワンチップマイ
コン９０内の演算部において演算され、入力信号Ｖi に
対するＡ／Ｄ変換値Ｑが求められる。前記演算は予めワ
ンチップマイコン９０内に記録されたプログラムにより
制御される。この制御プログラムのフローチャートを図
２に示す。演算回路においては、まず、第１のＡ／Ｄ変
換器の出力値Ｑ１を読み込む（ステップ１）。次に、第
２のＡ／Ｄ変換器の出力値Ｑ２を読み込む（ステップ
２）。そして、その２つの出力値Ｑ１，Ｑ２に基づい
て、数式６により、入力信号Ｖi に対するデジタル変換
値Ｑを算出する（ステップ３）。

【００２７】

【数６】

【００２８】以上各部の動作について説明したが、第１
実施例のＡ／Ｄ変換回路の全体の動作について、表１を
参照して説明する。

【００２９】

【表１】

【００３０】入力端子１３より入力された、０〔Ｖ〕〜
Ｖm 〔Ｖ〕の値をとる入力アナログ信号Ｖi は、ローパ
スフィルタ１４を通過し、増幅回路１０ａと増幅回路１
０ｂに入力される。増幅回路１０ａ、および、増幅回路
１０ｂは、増幅率Ｇはともに２であるが、定電圧源１１
ａ〜１１ｂにより印加されるオフセット電圧Ｖsa，Ｖsb
が異なる。増幅回路１０ａからは、数式３に示すよう
に、入力されたアナログ信号Ｖi が２倍に増幅されて出
力される。増幅回路１０ｂからは、数式４に示すよう
に、入力されたアナログ信号Ｖi を２倍に増幅した値よ
りオフセット値Ｖmを減じた値が出力される。

【００３１】入力信号Ｖi が０〜１／２Ｖm の範囲の場
合、増幅回路１０ａでは、出力信号Ｖoaが０〜Ｖm の範
囲内で変化し、Ａ／Ｄ変換入力ＶiaとしてそのままＡ／
Ｄ変換器に入力される。増幅回路１０ｂでは、出力信号
Ｖobは０〔Ｖ〕以下の値となるので、リミット回路１２
ｂによりＡ／Ｄ変換器への入力信号Ｖibは、０に保持さ
れる。また、入力信号Ｖi が１／２Ｖm 〜Ｖm の範囲の
場合、増幅回路１０ａでは、出力信号ＶoaがＶm 〜２Ｖ
m の間で変化する。これは、Ａ／Ｄ変換入力最大値Ｖm
より大きいため、Ａ／Ｄ変換入力ＶiaはＶm で保持され
る。増幅回路１０ｂでは、出力信号Ｖobが０〜Ｖm の間
で変化し、そのままＡ／Ｄ変換入力Ｖibとなってチャン
ネル２に入力される。したがって、入力信号Ｖi が０〜
１／２Ｖm の範囲の場合は第１のＡ／Ｄ変換器により入
力信号Ｖi に比例した値が得られ、また、入力信号Ｖi
が１／２Ｖm〜Ｖm の範囲の場合は第２のＡ／Ｄ変換器
により入力信号Ｖi に比例した値が得られる。その結
果、第１と第２のＡ／Ｄ変換器の出力値を足し合わせる
ことにより、入力信号Ｖi のＡ／Ｄ変換結果が得られ
る。

【００３２】このように、入力信号Ｖi を２倍に増幅し
て、２個のＡ／Ｄ変換器を用いてＡ／Ｄ変換をおこな
い、それらの出力値を演算し、Ａ／Ｄ変換を行うことに
より、０〜Ｖm の値を９ビットに量子化することができ
る。つまり、Ａ／Ｄ変換領域を狭めることなく、量子化
ステップ、すなわち、解像度を細かくしてＡ／Ｄ変換す
ることができる。

【００３３】第２実施例 本発明の第２実施例について図３〜図５を参照して説明
する。第２実施例のＡ／Ｄ変換回路は、第１実施例のＡ
／Ｄ変換回路において、各増幅回路およびＡ／Ｄ変換器
での変換領域を順次わずかにオーバーラップさせ、デー
タの飛び・抜けを防ぐ構成にしたＡ／Ｄ変換回路であ
る。図３は第２実施例のＡ／Ｄ変換回路の構成を示す回
路図である。Ａ／Ｄ変換回路２は、増幅回路１０ｂに印
加するオフセット電圧の値のみが第１実施例と異なり、
その他の各部の構成・動作は第１実施例と同一である。

【００３４】Ａ／Ｄ変換回路２で用いる、増幅回路１０
ｂにオフセット電圧を印加する定電圧源２１は、いわゆ
るボルテージホロワ回路である。その＋入力端子には、
入力信号の最大値Ｖm を抵抗Ｒ3 および抵抗Ｒ4 で分圧
した電圧が印加されており、その印加電圧がオペアンプ
Ａ2 より出力される。その出力電圧Ｖsbは数式７により
表される。

【００３５】

【数７】

【００３６】また、数式７より、Ｖsb＜Ｖm である。第
２のＡ／Ｄ変換器に入力される信号のオフセット電圧
を、このような電圧Ｖsbに設定した時の、増幅回路１０
ａ，１０ｂ、および、各Ａ／Ｄ変換器の入出力電圧の関
係を表２に示す。

【００３７】

【表２】

【００３８】表２に下線で示すように、第１のＡ／Ｄ変
換器においては、第１実施例同様に、入力信号Ｖi が０
〜１／２Ｖm の範囲の場合に、Ａ／Ｄ変換入力Ｖiaが０
〜Ｖm の範囲内の値をとり、そのままＡ／Ｄ変換器に入
力される。第２のＡ／Ｄ変換器においては、オフセット
電圧が低くなったために、入力信号Ｖi が１／２Ｖsb〜
１／２Ｖsb＋１／２Ｖm の範囲の場合に、Ａ／Ｄ変換入
力Ｖibが０からＶm の範囲内の値をとり、そのままＡ／
Ｄ変換器に入力される。したがって、Ａ／Ｄ変換回路２
では、入力信号Ｖi が１／２Ｖsb〔Ｖ〕〜１／２Ｖm
〔Ｖ〕の範囲の場合には、第１および第２のＡ／Ｄ変換
器の両方に、入力信号Ｖi に比例した値が入力される。

【００３９】このように、第１のＡ／Ｄ変換器と第２の
Ａ／Ｄ変換器の変換範囲が一部重複している場合の、ワ
ンチップマイコン９０内の演算部で行う演算方法を図４
を参照して説明する。図４は、その演算を説明するフロ
ーチャートである。まず、第１のＡ／Ｄ変換器の出力値
Ｑ１を読み込む（ステップ４）。次に、第２のＡ／Ｄ変
換器の出力値Ｑ２を読み込む（ステップ５）。そして、
第１のＡ／Ｄ変換器の出力値Ｑ１が最大値かどうか、つ
まり、Ｑ１＝ＦＦｈか否かを判定する。ＦＦｈでなけれ
ば、入力信号Ｖi は１／２Ｖm 以下なので、第１のＡ／
Ｄ変換器の出力値Ｑ１が、入力信号Ｖi のＡ／Ｄ変換結
果Ｑとなる（ステップ７）。また、第１のＡ／Ｄ変換器
の出力値Ｑ１がＦＦｈであれば、入力信号Ｖi は１／２
Ｖm 以上ということなので、オーバーラップ値αを考慮
した数式８により、Ａ／Ｄ変換結果Ｑを求める。

【００４０】

【数８】

【００４１】また、数式８においては、オーバーラップ
値αは、定電圧源２１の出力電圧や、各抵抗の値が正確
に分かっているものとして計算により求めたが、実際の
回路においては、様々な誤差が存在するので、このオー
バーラップ値αは実測して求めるのが望ましい。その実
測するための回路を図５に示す。図５は、第２実施例の
Ａ／Ｄ変換回路２の入力端子部分に設ける、オーバーラ
ップ値測定回路の回路図である。オーバーラップ値測定
回路４０は、入力端子２３、スイッチ２５、スイッチ２
６、抵抗Ｒ５，コンデンサＣ１、および、入力信号Ｖi
の最大値Ｖm を印加する定電圧源より構成される。この
オーバーラップ値測定回路４０を用いて、オーバーラッ
プ値αを測定する方法について説明する。

【００４２】オーバーラップ値を測定する場合には、ス
イッチ２５およびスイッチ２６を２に切り換える。その
結果、Ａ／Ｄ変換回路２には、０Ｖから最大値Ｖm まで
緩やかに立ち上がる信号が入力される。前記切換と同時
に、ワンチップマイコン９０の演算部において、第２の
Ａ／Ｄ変換器の出力値Ｑ２を繰り返し読み取る（ステッ
プ９）。これを、第２のＡ／Ｄ変換器の出力値Ｑ２が０
以外の値になるまで繰り返す（ステップ１０）。その出
力値Ｑ２が０でなくなったら、第１のＡ／Ｄ変換器の出
力値Ｑ１を読み取る（ステップ１１）。そして、それら
読み取り結果Ｑ１，Ｑ２より、数式９により、オーバー
ラップ値αを算出する（ステップ１２）。

【００４３】

【数９】

【００４４】以上のように、第２実施例のＡ／Ｄ変換回
路２によれば、複数のＡ／Ｄ変換器の有効範囲の境界
で、データが抜けたり、飛んだりすることのないＡ／Ｄ
変換回路が構成可能となる。また、Ａ／Ｄ変換回路の初
期化時に、オーバーラップ値αを測定しておくことによ
り、より正確にＡ／Ｄ変換が可能となる。

【００４５】第３実施例 本発明の第３実施例について図７を参照して説明する。
第１実施例、第２実施例においては、２個のＡ／Ｄ変換
器と、２倍の増幅率をもつ増幅・オフセット回路を用い
て、２倍の解像度のＡ／Ｄ変換回路を構成することにつ
いて説明した。しかし、本発明はこの条件に限られるも
のではなく、任意の解像度のＡ／Ｄ変換回路に適用可能
である。第３実施例として、第１実施例と同様の構成
で、増幅回路およびＡ／Ｄ変換器をＮ個用いて、解像度
をＮ倍にしたＡ／Ｄ変換回路について説明する。

【００４６】図７は、第３実施例のＡ／Ｄ変換回路の構
成を示す回路図である。Ａ／Ｄ変換回路３は、入力端子
３３、ローパスフィルタ３４、Ｎ個の増幅回路３０ａ〜
３０ｄ、Ｎ個の定電圧源３１ａ〜３１ｄ、Ｎ個のリミッ
ト回路３２ａ〜３２ｄ、および、ワンチップマイコン９
１より構成される。ワンチップマイコン９１は、Ｎ個の
Ａ／Ｄ変換器および演算部を有する。Ｎ個のＡ／Ｄ変換
器はチャンネル１〜Ｎに入力されたアナログ信号に対し
て、各々独立に処理を行いデジタル信号を得るＡ／Ｄ変
換器である。前記Ｎ個の増幅回路３０ａ〜３０ｄ、およ
び、Ｎ個の定電圧源３１ａ〜３１ｄは、各々組合わされ
てＮ個の増幅・オフセット回路を構成している。その、
各増幅・オフセット回路の出力値Ｖon（ｎ＝１〜Ｎ）
は、Ｎ個のリミット回路３２ａ〜３２ｄに入力され、所
定範囲内の信号Ｖinに変換され、前記Ｎ個の入力チャン
ネル１〜Ｎに各々入力される。

【００４７】増幅回路３０ａ〜３０ｄの、その増幅率Ｇ
を決定する抵抗Ｒ６，Ｒ７は、増幅率Ｇ＝Ｎとなるよう
に、数式１０を満足する抵抗値の抵抗が用いられてい
る。

【００４８】

【数１０】

【００４９】また、定電圧源３１ａ〜３１ｄの出力電圧
は、各々数式１１に表されている値に設定されている。

【００５０】

【数１１】

【００５１】その他、各部の構成は第１実施例と同じで
ある。このＡ／Ｄ変換回路３の、入力チャンネル、入力
信号Ｖi 、定電圧源の出力Ｖsn、オペアンプ出力Ｖon、
および、Ａ／Ｄ変換入力Ｖinの状態を表３に示す。

【００５２】

【表３】

【００５３】表３に示すように、ｎ番目の入力チャンネ
ルについては、入力信号Ｖi の (n-1)/N×Ｖm 〜 n/N×
Ｖm の間の変化を、Ｎ倍に増幅し、０〜Ｖm の振幅のＡ
／Ｄ変換入力に変換している。また、その範囲以下の場
合は０、 n/N×Ｖm 以上の場合はＶm に保持される。し
たがって、ｎチャンネル全てのＡ／Ｄ変換出力を足し合
わせることにより、Ａ／Ｄ変換結果が得られる。このよ
うに、Ｎ個のＡ／Ｄ変換器を用いれば、入力信号Ｖi を
Ｎ倍にして、Ａ／Ｄ変換範囲を狭めることなく、解像度
をＮ倍にしたＡ／Ｄ変換回路が実現できる。

【００５４】なお、本発明は、第１〜第３実施例に限定
されるものではなく、種々の改変が可能である。たとえ
ば、第１〜第３実施例は全て、Ａ／Ｄ変換器内蔵ワンチ
ップマイコンを用いて本発明のＡ／Ｄ変換回路を実現し
た場合であった。しかし、本発明はこのマイコンを用い
た例に限られるものではない。たとえば、他の特定用途
向けのＡ／Ｄ変換器内蔵のＩＣであってもよい。また、
Ａ／Ｄ変換専用ＩＣ、あるいはＡ／Ｄ変換回路を用いて
実現し、その複数のＡ／Ｄ変換回路の出力を演算手段に
入力して最終結果のデジタル信号を得るような構成であ
っても何ら差し支えない。前記演算手段としては、通常
の汎用プロセッサや演算部を備える各種ＩＣ、また、パ
ーソナルコンピュータなどのようなプログラムにより演
算を行う手段であってもよい。

【００５５】また、第１〜第３実施例においては、入力
信号をローパスフィルタを通過させているが、入力信号
の性質に応じて、フィルタを使用しなくても、また、他
の任意の特性を有するフィルタを用いてよい。さらに、
変化の著しい入力信号のＡ／Ｄ変換を行う場合などに
は、サンプル・ホールド手段を設けてもよい。

【００５６】

【発明の効果】本発明のＡ／Ｄ変換回路によれば、入力
信号をＮ個の増幅器を用いてＮ倍に増幅し、これら増幅
された信号をＮ個のＡ／Ｄ変換器を用いてＡ／Ｄ変換を
行い、そのＡ／Ｄ変換結果を演算して最終的なデジタル
出力信号を得ているので、予め定められている前記Ｎ個
のＡ／Ｄ変換器のそれぞれの量子化ステップより細かい
量子化ステップのＡ／Ｄ変換結果が得られる。すなわ
ち、本発明によれば、分解能の低いＡ／Ｄ変換器を複数
用いて、より高い分解能のＡ／Ｄ変換回路が提供でき
る。

【００５７】また、本発明によれば、隣接する増幅回路
で増幅された信号が、Ｎ個のＡ／Ｄ変換器の１量子化ス
テップ以上重複するように増幅時のオフセット値を規定
しているので、Ｎ個のＡ／Ｄ変換器の有効範囲の境界部
分でのデータの抜けや飛びを防ぎ、連続性を保ってＡ／
Ｄ変換することができる。

【００５８】さらに、本発明によれば、Ｎ個のＡ／Ｄ変
換器に入力される信号を所定最大値と所定最小値の間に
制限しているので、それぞれのＡ／Ｄ変換器に過大な信
号が直接印加されるのを防ぐことができる。

【００５９】さらに、本発明によれば、Ｎ個のＡ／Ｄ変
換器と演算回路とを１つのＩＣチップに一体化している
ので、Ａ／Ｄ変換回路を小型にすることができる。さら
に、標準的な構成部はＩＣチップに搭載し、条件を決定
する部分は外部に設けてあるので、任意の増幅率のＡ／
Ｄ変換回路が提供でき、本発明を種々の用途に適用でき
る。

【図面の簡単な説明】

【図１】本発明の第１実施例のアナログ／デジタル変換
回路の構成を示す回路図である。

【図２】図１に示したアナログ／デジタル変換回路の演
算部の処理を説明するフローチャートである。

【図３】本発明の第２実施例のアナログ／デジタル変換
回路の構成を示す回路図である。

【図４】図３に示したアナログ／デジタル変換回路の演
算部の処理を説明するフローチャートである。

【図５】図３に示したアナログ／デジタル変換回路のオ
ーバーラップ値測定回路の構成を示す回路図である。

【図６】図５に示したオーバーラップ値測定回路を用い
てオーバーラップ値を求める方法を示すフローチャート
である。

【図７】本発明の第３実施例のアナログ／デジタル変換
回路の構成を示す回路図である。

【符号の説明】

１，２，３…Ａ／Ｄ変換回路 １０ａ〜１０ａ，３０ａ〜３０ｄ…増幅回路 １１ａ〜１１ｂ，２１，３１ａ〜３１ｄ…定電圧源 １４，３４…ローパスフィルタ ２５，２６…スイッチ ４０…オーバーラップ値測定回路 ９０，９１…ワンチップマイコン

Claims (4)

【特許請求の範囲】
1. 【請求項１】それぞれ所定の増幅率で入力アナログ信号
   を増幅し、該増幅されたアナログ信号をそれぞれ所定の
   オフセット値でオフセットするＮ個の増幅回路と、 前記Ｎ個の増幅回路により増幅しオフセットされたアナ
   ログ信号を、各々独立して中間デジタル変換信号に変換
   するＮ個のアナログ／デジタル変換器と、 前記Ｎ個のアナログ／デジタル変換器により変換された
   Ｎ個の中間デジタル変換信号を演算して、前記入力アナ
   ログ信号に対応するデジタル変換信号を算出する演算回
   路とを有し、 前記増幅率は、前記入力アナログ信号をＮ倍に増幅する
   値であり、 前記オフセット値はそれぞれ、それぞれの増幅回路で増
   幅されたアナログ信号の連続性を保ちつつ、入力アナロ
   グ信号の変化範囲を実質的に１／Ｎずつ、順次オフセッ
   トさせる値に設定されているアナログ／デジタル変換回
   路。
2. 【請求項２】前記オフセット値は、隣接する増幅回路で
   増幅された信号が、前記アナログ／デジタル変換器の少
   なくとも１量子化ステップ以上重複するように規定さ
   れ、 前記演算回路は、前記アナログ／デジタル変換器で変換
   された中間デジタル変換信号を加算し、前記重複に相当
   する値を減じて、前記デジタル変換信号を算出する請求
   項１記載のアナログ／デジタル変換回路。
3. 【請求項３】前記増幅回路により増幅しオフセットされ
   たアナログ信号が、予め定めた所定最大値より大きい場
   合は当該所定最大値に変換し、予め定めた所定最小値よ
   り小さい場合は当該所定最小値に変換するリミット回路
   をさらに有する請求項１または２記載のアナログ／デジ
   タル変換回路。
4. 【請求項４】前記Ｎ個のアナログ／デジタル変換器各々
   は同じ分解能を有し、それらのアナログ／デジタル変換
   器と前記演算回路とが、１つのＩＣチップに一体化され
   ている請求項１〜３いずれか記載のアナログ／デジタル
   変換回路。