JPH087740B2 - 情報処理装置の通信制御方式 - Google Patents
情報処理装置の通信制御方式Info
- Publication number
- JPH087740B2 JPH087740B2 JP61168021A JP16802186A JPH087740B2 JP H087740 B2 JPH087740 B2 JP H087740B2 JP 61168021 A JP61168021 A JP 61168021A JP 16802186 A JP16802186 A JP 16802186A JP H087740 B2 JPH087740 B2 JP H087740B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- information processing
- processing device
- state
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置の通信制御方式に係り、特
に、外部処理装置よりブロードキヤストにて送られてき
たコマンドを実行するか否かの切換えを、このコマンド
を受信した情報処理装置がその処理装置の状態に応じて
行う情報処理装置の通信制御方式に関する。
に、外部処理装置よりブロードキヤストにて送られてき
たコマンドを実行するか否かの切換えを、このコマンド
を受信した情報処理装置がその処理装置の状態に応じて
行う情報処理装置の通信制御方式に関する。
外部制御装置から情報処理装置にコマンドを送信し、
情報処理装置を制御することが、特開昭55−9202号公報
「サービスプロセツサによる共通制御方式」に開示され
ている。この従来技術は、外部処理装置から複数台の情
報処理装置に対し、ブロードキヤストによりコマンドを
送信することによつて、複数台の情報処理装置を制御す
るものである。従つて、この従来技術によれば、外部装
置からの１回のコマンド送信により、複数台の情報処理
装置を制御することができ、外部制御装置の制御上のロ
ードを減少することができる。
情報処理装置を制御することが、特開昭55−9202号公報
「サービスプロセツサによる共通制御方式」に開示され
ている。この従来技術は、外部処理装置から複数台の情
報処理装置に対し、ブロードキヤストによりコマンドを
送信することによつて、複数台の情報処理装置を制御す
るものである。従つて、この従来技術によれば、外部装
置からの１回のコマンド送信により、複数台の情報処理
装置を制御することができ、外部制御装置の制御上のロ
ードを減少することができる。
しかし、前記従来技術は、複数台の情報処理装置の中
に、コマンド実行可能な状態にある情報処理装置とコマ
ンド実行不可能な状態にある情報処理装置が混在してい
る場合におけるコマンドのブロードキヤストによる送信
についての配慮がなされていな。
に、コマンド実行可能な状態にある情報処理装置とコマ
ンド実行不可能な状態にある情報処理装置が混在してい
る場合におけるコマンドのブロードキヤストによる送信
についての配慮がなされていな。
前述のコマンド実行不可能状態にある情報処理装置と
は、例えば、コマンド受信部が正常でコマンド実行部が
障害となって正常な処理を行うことができない状態とな
っている情報処理装置である。
は、例えば、コマンド受信部が正常でコマンド実行部が
障害となって正常な処理を行うことができない状態とな
っている情報処理装置である。
前記従来技術は、このような障害となっている情報処
理装置と正常停止状態にある情報処理装置とが混在して
いる情報処理装置の正常停止状態にある情報処理装置に
だけ処理を開始させるために、外部処理装置が、処理開
始コマンドをブロードキャストすると、障害となってい
る処理装置も開始コマンドを受け付けて、コマンドをコ
マンド実行部に渡してしまうので、コマンド実行不可能
状態にある情報処理装置が、このコマンドを実行してし
まい、正しく処理を行うことができないという問題点が
あった。
理装置と正常停止状態にある情報処理装置とが混在して
いる情報処理装置の正常停止状態にある情報処理装置に
だけ処理を開始させるために、外部処理装置が、処理開
始コマンドをブロードキャストすると、障害となってい
る処理装置も開始コマンドを受け付けて、コマンドをコ
マンド実行部に渡してしまうので、コマンド実行不可能
状態にある情報処理装置が、このコマンドを実行してし
まい、正しく処理を行うことができないという問題点が
あった。
本発明の目的は、コマンド実行可能状態にある情報処
理装置とコマンド実行不可能状態にある情報処理装置が
混在している場合において、コマンド実行可能状態にあ
る情報処理装置にのみ、ブロードキャストにより送信し
たコマンドの実行を行わせるように、複数の情報処理装
置を制御することを可能にした情報処理装置の通信制御
方式を提供することにある。
理装置とコマンド実行不可能状態にある情報処理装置が
混在している場合において、コマンド実行可能状態にあ
る情報処理装置にのみ、ブロードキャストにより送信し
たコマンドの実行を行わせるように、複数の情報処理装
置を制御することを可能にした情報処理装置の通信制御
方式を提供することにある。
本発明によれば、前記目的は、外部処理装置が情報処
理装置にコマンド処理を行わせる際、外部処理装置が、
情報処理装置のコマンド実行可能状態を示す情報を全て
の情報処理装置に同時にブロードキャストして送信し、
各情報処理装置が、コマンド受け付け部において受信さ
れたこのコマンド実行可能状態を示す情報と状態識別部
からの出力である自情報処理装置の状態を比較し、状態
が一致した場合のみコマンド実行部においてコマンドを
実行するようにすることにより達成される。
理装置にコマンド処理を行わせる際、外部処理装置が、
情報処理装置のコマンド実行可能状態を示す情報を全て
の情報処理装置に同時にブロードキャストして送信し、
各情報処理装置が、コマンド受け付け部において受信さ
れたこのコマンド実行可能状態を示す情報と状態識別部
からの出力である自情報処理装置の状態を比較し、状態
が一致した場合のみコマンド実行部においてコマンドを
実行するようにすることにより達成される。
外部処理装置は、情報処理装置に処理させるべきコマ
ンドをブロードキヤストにより情報処理装置に送信する
場合、情報処理装置のコマンド実行可能条件を示す処理
クラスを各情報処理装置に通知する。各情報処理装置
は、このコマンド実行可能条件と自装置の状態を比較
し、条件を満足していたらコマンド有効状態とし、条件
を満足していなかつたらコマンド無効状態とする。外部
処理装置が、コマンドをブロードキヤストにより各情報
処理装置に発行すると、コマンド有効状態にある情報処
理装置は、受信したコマンドを実行し、コマンド無効状
態にある情報処理装置は、コマンドを無視して実行しな
い。
ンドをブロードキヤストにより情報処理装置に送信する
場合、情報処理装置のコマンド実行可能条件を示す処理
クラスを各情報処理装置に通知する。各情報処理装置
は、このコマンド実行可能条件と自装置の状態を比較
し、条件を満足していたらコマンド有効状態とし、条件
を満足していなかつたらコマンド無効状態とする。外部
処理装置が、コマンドをブロードキヤストにより各情報
処理装置に発行すると、コマンド有効状態にある情報処
理装置は、受信したコマンドを実行し、コマンド無効状
態にある情報処理装置は、コマンドを無視して実行しな
い。
このような作用により、外部処理装置は、実質上、コ
マンド実行可能な条件を満たす情報処理装置に対しての
み、ブロードキヤストによりコマンドを送信することが
できる。
マンド実行可能な条件を満たす情報処理装置に対しての
み、ブロードキヤストによりコマンドを送信することが
できる。
以下、本発明による情報処理装置の通信制御方式を図
面について詳細に説明する。
面について詳細に説明する。
第１図は情報処理装置内のコマンド受信回路の構成を
示すブロツク図、第２図は本発明の一実施例の全体構成
を示すシステム構成図、第３図はコマンド受信回路にお
ける接続コマンドのコード解説図、第４図はコマンド受
信回路におけるステータスレジスタのビツト割当て図で
ある。第１図および第２図において、１はサービスプロ
セツサ（SVP）バス、２は外部処理装置としてのサービ
スプロセツサ（SVP）、10〜12は情報処理装置、31はコ
マンドレジスタ、32はパラメータレジスタ、33はステー
タスレジスタ、41はコマンドデコーダ、131はコマンド
有効フリツプフロツプ、200はコマンド受信回路、300は
CPU本体部である。
示すブロツク図、第２図は本発明の一実施例の全体構成
を示すシステム構成図、第３図はコマンド受信回路にお
ける接続コマンドのコード解説図、第４図はコマンド受
信回路におけるステータスレジスタのビツト割当て図で
ある。第１図および第２図において、１はサービスプロ
セツサ（SVP）バス、２は外部処理装置としてのサービ
スプロセツサ（SVP）、10〜12は情報処理装置、31はコ
マンドレジスタ、32はパラメータレジスタ、33はステー
タスレジスタ、41はコマンドデコーダ、131はコマンド
有効フリツプフロツプ、200はコマンド受信回路、300は
CPU本体部である。
本発明による情報処理装置の通信制御方式は、第２図
に示すように、複数の情報処理装置10〜12が、外部処理
装置としてのサービスプロセツサ（SVP）２とSVPバス１
を介して接続されて構成される。SVP2は、各情報処理装
置10〜12の保守、診断を司る。情報処理装置10〜12は、
全て同一構成であり、情報処理装置10内のコマンド受信
回路200の構成が第１図に示されている。情報処理装置1
0は、コマンド実行部であるCPU本体部300とコマンド受
け付け部であるコマンド受信回路200により構成され、
コマンド受信回路200は、内部バス21を介してSVPバス１
と接続されている。コマンド受信回路200は、SVP2が発
行したコマンドおよびコマンドの実行可能条件を示すパ
ラメータであるコマンド実行可能状態を示す情報を蓄積
する８ビツトのコマンドレジスタ（CMD）31および８ビ
ツトのパラメータレジスタ（PARM）32、CPU本体部300の
状態、すなわち、自情報処理装置の状態を記憶する８ビ
ツトのステータスレジスタ（STS）33、コマンドデコー
ダ41、パラメータとステータスを比較するANDゲート91
〜93、該ANDゲート91〜93の出力信号のORゲート101、該
ORゲート101の出力信号111と接続コマンド信号52によ
り、コマンドが有効か否かを決定するANDゲート121、12
2、コマンド有効状態を示すフリツプフロツプ131、該フ
リツプフロツプ131の出力信号141とコマンドデコーダ41
の出力信号群51との論理積をとるANDゲート61〜63によ
り構成されている。
に示すように、複数の情報処理装置10〜12が、外部処理
装置としてのサービスプロセツサ（SVP）２とSVPバス１
を介して接続されて構成される。SVP2は、各情報処理装
置10〜12の保守、診断を司る。情報処理装置10〜12は、
全て同一構成であり、情報処理装置10内のコマンド受信
回路200の構成が第１図に示されている。情報処理装置1
0は、コマンド実行部であるCPU本体部300とコマンド受
け付け部であるコマンド受信回路200により構成され、
コマンド受信回路200は、内部バス21を介してSVPバス１
と接続されている。コマンド受信回路200は、SVP2が発
行したコマンドおよびコマンドの実行可能条件を示すパ
ラメータであるコマンド実行可能状態を示す情報を蓄積
する８ビツトのコマンドレジスタ（CMD）31および８ビ
ツトのパラメータレジスタ（PARM）32、CPU本体部300の
状態、すなわち、自情報処理装置の状態を記憶する８ビ
ツトのステータスレジスタ（STS）33、コマンドデコー
ダ41、パラメータとステータスを比較するANDゲート91
〜93、該ANDゲート91〜93の出力信号のORゲート101、該
ORゲート101の出力信号111と接続コマンド信号52によ
り、コマンドが有効か否かを決定するANDゲート121、12
2、コマンド有効状態を示すフリツプフロツプ131、該フ
リツプフロツプ131の出力信号141とコマンドデコーダ41
の出力信号群51との論理積をとるANDゲート61〜63によ
り構成されている。
このように構成された情報処理装置10内のコマンド受
信回路200において、コマンドレジスタ31およびパラメ
ータレジスタ32は、SVP2がコマンドを発行したとき、そ
の内容をSVPバス１を介して受取り蓄積する。コマンド
レジスタ31の内容は、コマンドデコーダ41でデコードさ
れ、接続コマンド以外のコマンドの場合、出力信号群51
の中の１つの信号がHighとなり、接続コマンドの場合、
接続コマンド信号52がHighとなる。CPU本体部300の状態
は、信号群310としてステータスレジスタ33に与えられ
保持される。パラメータレジスタ32の内容とステータス
レジスタ33の内容は、信号71〜73および信号81〜83とし
てそれぞれビツト対応にANDゲート91〜93に入力され、
そのAND出力は、ORゲート101に入力される。このORゲー
ト101の出力信号111は、パラメータレジスタ32でHighと
なつたビツトに対応したステータスレジスタ33のビツト
が１つでもHighとなつているとHighとなる。ORゲート10
1の出力信号111の反転信号と、デコーダ41の接続コマン
ド信号52とが、ANDゲート121に入力され、その出力がコ
マンド有効状態を示すフリツプフロツプ131のセツト端
子Ｓに入力される。また、信号111の正信号と接続コマ
ンド信号52とが、ANDゲート122に入力され、その出力が
フリツプフロツプ131のリセツト端子に入力される。こ
のため、接続コマンド信号52がHighのとき、つまり、接
続コマンドが発行されたとき、パラメータで示されるビ
ツトに対応するステータスのビツトが１つもHighでない
場合、フリツプフロツプ131は、セツトされコマンド有
効状態を示し、パラメータで示されるビツトに対応する
ステータスのビツトが１つでもHighであると、フリツプ
フロツプ131は、リセツトされコマンド無効状態を示
す。該フリツプフロツプ131の出力信号141は、コマンド
デコーダ41の出力信号群51の各ビツト毎とANDゲート61
〜63に与えられ、そのAND出力信号群210は、パラメータ
レジスタ32の出力信号群220とともにCPU本体部300に入
力される。コマンドデコーダ41の出力信号群51は、フリ
ツプフロツプ131がコマンド有効状態を示し、その出力
信号141をHighとしているときのみ、ANDゲート61〜63を
介して、信号群210としてCPU本体部300に入力される。
すなわち、SVP2からの接続コマンドによりパラメータで
指定された状態と同じ状態にある情報処理装置は、コマ
ンド無効状態となり、次の接続コマンドがSVP2より発行
されるまで、コマンドの実行を行わない。また、SVPか
らの接続コマンドによりパラメータで指定された状態と
異なる状態にある情報処理装置は、コマンド有効状態と
なり、以降のコマンドを実行することができる。
信回路200において、コマンドレジスタ31およびパラメ
ータレジスタ32は、SVP2がコマンドを発行したとき、そ
の内容をSVPバス１を介して受取り蓄積する。コマンド
レジスタ31の内容は、コマンドデコーダ41でデコードさ
れ、接続コマンド以外のコマンドの場合、出力信号群51
の中の１つの信号がHighとなり、接続コマンドの場合、
接続コマンド信号52がHighとなる。CPU本体部300の状態
は、信号群310としてステータスレジスタ33に与えられ
保持される。パラメータレジスタ32の内容とステータス
レジスタ33の内容は、信号71〜73および信号81〜83とし
てそれぞれビツト対応にANDゲート91〜93に入力され、
そのAND出力は、ORゲート101に入力される。このORゲー
ト101の出力信号111は、パラメータレジスタ32でHighと
なつたビツトに対応したステータスレジスタ33のビツト
が１つでもHighとなつているとHighとなる。ORゲート10
1の出力信号111の反転信号と、デコーダ41の接続コマン
ド信号52とが、ANDゲート121に入力され、その出力がコ
マンド有効状態を示すフリツプフロツプ131のセツト端
子Ｓに入力される。また、信号111の正信号と接続コマ
ンド信号52とが、ANDゲート122に入力され、その出力が
フリツプフロツプ131のリセツト端子に入力される。こ
のため、接続コマンド信号52がHighのとき、つまり、接
続コマンドが発行されたとき、パラメータで示されるビ
ツトに対応するステータスのビツトが１つもHighでない
場合、フリツプフロツプ131は、セツトされコマンド有
効状態を示し、パラメータで示されるビツトに対応する
ステータスのビツトが１つでもHighであると、フリツプ
フロツプ131は、リセツトされコマンド無効状態を示
す。該フリツプフロツプ131の出力信号141は、コマンド
デコーダ41の出力信号群51の各ビツト毎とANDゲート61
〜63に与えられ、そのAND出力信号群210は、パラメータ
レジスタ32の出力信号群220とともにCPU本体部300に入
力される。コマンドデコーダ41の出力信号群51は、フリ
ツプフロツプ131がコマンド有効状態を示し、その出力
信号141をHighとしているときのみ、ANDゲート61〜63を
介して、信号群210としてCPU本体部300に入力される。
すなわち、SVP2からの接続コマンドによりパラメータで
指定された状態と同じ状態にある情報処理装置は、コマ
ンド無効状態となり、次の接続コマンドがSVP2より発行
されるまで、コマンドの実行を行わない。また、SVPか
らの接続コマンドによりパラメータで指定された状態と
異なる状態にある情報処理装置は、コマンド有効状態と
なり、以降のコマンドを実行することができる。
第３図は接続コマンドのコード割当を示しており、接
続コマンドコードは（FF）16である。パラメータは、各
ビツトがステータスレジスタ33の各ビツトに対応してお
り、パラメータのビツトが“0"の場合、何ら機能しない
が、“1"の場合、そのビツトに対応するステータスレジ
スタ33のビツトが“1"であると、フリツプフロツプ131
の出力信号141を“0"とし、ANDゲート61〜63を介して、
以後のコマンドがCPU本体に入力されないようにし、情
報処理装置をコマンド無効状態とする。このことをパラ
メータのビツトとステータスのビツトによる論理式で表
わすと、次式となる。
続コマンドコードは（FF）16である。パラメータは、各
ビツトがステータスレジスタ33の各ビツトに対応してお
り、パラメータのビツトが“0"の場合、何ら機能しない
が、“1"の場合、そのビツトに対応するステータスレジ
スタ33のビツトが“1"であると、フリツプフロツプ131
の出力信号141を“0"とし、ANDゲート61〜63を介して、
以後のコマンドがCPU本体に入力されないようにし、情
報処理装置をコマンド無効状態とする。このことをパラ
メータのビツトとステータスのビツトによる論理式で表
わすと、次式となる。
但し、CMDENB:コパンド有効状態 PARM（０）〜7:パラメータのビツト０〜７ STS（０）〜7:ステータスのビツト０〜７ 第４図は、ステータスレジスタ33のビツト内容を示し
ており、ビツト０は情報処理装置10がシステムより切離
されている場合に“1"となり、ビツト１は情報処理装置
10が障害状態の場合に“1"となる。また、ビツト２は情
報処理装置10が保守状態の場合に“1"となり、ビツト３
は情報処理装置10が停止状態の場合に“1"となる。ビツ
ト４〜７はビツト０〜３の反転信号である。
ており、ビツト０は情報処理装置10がシステムより切離
されている場合に“1"となり、ビツト１は情報処理装置
10が障害状態の場合に“1"となる。また、ビツト２は情
報処理装置10が保守状態の場合に“1"となり、ビツト３
は情報処理装置10が停止状態の場合に“1"となる。ビツ
ト４〜７はビツト０〜３の反転信号である。
次に、複数の情報処理装置10〜12をSVP2から同時に制
御する場合の実際のコマンド手順を説明する。SVPが制
御できる情報処理装置の条件は、その情報処理装置がシ
ステムに接続されていて、かつ障害状態でないことであ
る。
御する場合の実際のコマンド手順を説明する。SVPが制
御できる情報処理装置の条件は、その情報処理装置がシ
ステムに接続されていて、かつ障害状態でないことであ
る。
SVP2は、まず、コマンド実行可能条件を示すパラメー
タを（CO）16として接続コマンド（FF）16を発行する。
この接続コマンドを受信した、各情報処理装置のコマン
ド受信回路200は、ステータスレジスタ33のビツト０、
１が“1"となつている場合、その情報処理装置をコマン
ド無効状態とし、ステータスレジスタのビツト０、１が
“0"である場合、その情報処理装置をコマンド有効状態
とする。すなわち、システムに接続されていて、かつ障
害状態でない情報処理装置のみが有効状態となり、シス
テムに接続されていないか、あるいは障害状態にある情
報処理装置はコマンド無効状態となる。
タを（CO）16として接続コマンド（FF）16を発行する。
この接続コマンドを受信した、各情報処理装置のコマン
ド受信回路200は、ステータスレジスタ33のビツト０、
１が“1"となつている場合、その情報処理装置をコマン
ド無効状態とし、ステータスレジスタのビツト０、１が
“0"である場合、その情報処理装置をコマンド有効状態
とする。すなわち、システムに接続されていて、かつ障
害状態でない情報処理装置のみが有効状態となり、シス
テムに接続されていないか、あるいは障害状態にある情
報処理装置はコマンド無効状態となる。
次に、SVP2は、スタートコマンドを発行する。前述の
接続コマンドによりコマンド有効状態となつている情報
処理装置が、このコマンドを受付けスタートする。
接続コマンドによりコマンド有効状態となつている情報
処理装置が、このコマンドを受付けスタートする。
前述した本発明の実施例では、コマンド実行条件を示
す通信路と、コマンド通信路とを兼用しているが、コマ
ンド実行可能条件を示す専用の通信路を別に設けてもよ
い。この場合、ハードウエアの量は増加するが、SVP2か
らのコマンド実行可能条件の通知と、処理コマンドの発
行を並行して行うことができるので、処理時間を短縮す
ることができる。
す通信路と、コマンド通信路とを兼用しているが、コマ
ンド実行可能条件を示す専用の通信路を別に設けてもよ
い。この場合、ハードウエアの量は増加するが、SVP2か
らのコマンド実行可能条件の通知と、処理コマンドの発
行を並行して行うことができるので、処理時間を短縮す
ることができる。
以上説明したように、本発明によれば、外部処理装置
は、コマンド実行可能条件を満たす情報処理装置に対し
てのみ、ブロードキヤストによりコマンドを発行するこ
とができ、複数台の情報処理装置のコマンド処理を１度
に実行することができるので、処理に要する時間を短縮
することができる。また、外部処理装置は、制御すべき
情報処理装置の台数に関係なく、同一手順でコマンド処
理を実行することができるので、処理を指示する手順を
簡略化することができる。
は、コマンド実行可能条件を満たす情報処理装置に対し
てのみ、ブロードキヤストによりコマンドを発行するこ
とができ、複数台の情報処理装置のコマンド処理を１度
に実行することができるので、処理に要する時間を短縮
することができる。また、外部処理装置は、制御すべき
情報処理装置の台数に関係なく、同一手順でコマンド処
理を実行することができるので、処理を指示する手順を
簡略化することができる。
第１図は本発明の一実施例のコマンド受信回路のブロツ
ク図、第２図は本発明の一実施例のシステム構成図、第
３図は接続コマンドのコード解説図、第４図はステータ
スレジスタのビツト割当て図である。 １……SVPバス、２……サービスプロセツサ（SVP）、10
〜12……情報処理装置、31……コマンドレジスタ、32…
…パラメータレジスタ、33……ステータスレジスタ、41
……コマンドデコーダ、131……コマンド有効フリツプ
フロツプ、200……コマンド受信回路、300……CPU本体
部。
ク図、第２図は本発明の一実施例のシステム構成図、第
３図は接続コマンドのコード解説図、第４図はステータ
スレジスタのビツト割当て図である。 １……SVPバス、２……サービスプロセツサ（SVP）、10
〜12……情報処理装置、31……コマンドレジスタ、32…
…パラメータレジスタ、33……ステータスレジスタ、41
……コマンドデコーダ、131……コマンド有効フリツプ
フロツプ、200……コマンド受信回路、300……CPU本体
部。
Claims (1)
- 【請求項１】外部処理装置と、外部処理装置からのコマ
ンド受け付け部、自情報処理装置の状態識別部、及び、
コマンド実行部を持つ複数の情報処理装置とが通信路に
よって接続されて成る情報処理装置の通信制御方式にお
いて、外部処理装置が情報処理装置にコマンド処理を行
わせる際、外部処理装置は、情報処理装置のコマンド実
行可能状態を示す情報を全ての情報処理装置に同時にブ
ロードキャストして送信し、各情報処理装置は、コマン
ド受け付け部において受信されたこのコマンド実行可能
状態を示す情報と状態識別部からの出力である自情報処
理装置の状態とを比較し、状態が一致した場合にのみコ
マンド実行部においてコマンドを実行することを特徴と
する情報処理装置の通信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168021A JPH087740B2 (ja) | 1986-07-18 | 1986-07-18 | 情報処理装置の通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168021A JPH087740B2 (ja) | 1986-07-18 | 1986-07-18 | 情報処理装置の通信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6325757A JPS6325757A (ja) | 1988-02-03 |
| JPH087740B2 true JPH087740B2 (ja) | 1996-01-29 |
Family
ID=15860336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168021A Expired - Lifetime JPH087740B2 (ja) | 1986-07-18 | 1986-07-18 | 情報処理装置の通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087740B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2842376B1 (fr) * | 2002-07-10 | 2004-09-24 | Somfy | Procede de communication selective entre objets |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605368A (ja) * | 1983-06-22 | 1985-01-11 | Nippon Telegr & Teleph Corp <Ntt> | 通信制御処理装置 |
-
1986
- 1986-07-18 JP JP61168021A patent/JPH087740B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6325757A (ja) | 1988-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4428044A (en) | Peripheral unit controller | |
| US4047162A (en) | Interface circuit for communicating between two data highways | |
| US4271465A (en) | Information handling unit provided with a self-control type bus utilization unit | |
| US5410650A (en) | Message control system for data communication system | |
| JPH0449181A (ja) | エレベータの群管理制御装置 | |
| US4860200A (en) | Microprocessor interface device for coupling non-compatible protocol peripheral with processor | |
| CA1124354A (en) | System for selecting interfaces on a priority basis | |
| JPH087740B2 (ja) | 情報処理装置の通信制御方式 | |
| US4740910A (en) | Multiprocessor system | |
| JPS59124666A (ja) | エレベ−タの群管理制御方法 | |
| JP2003140704A (ja) | プロセス制御装置 | |
| JP2907233B2 (ja) | プログラマブルコントローラの上位リンクシステム | |
| JPH01137359A (ja) | プロセッサの制御方法 | |
| GB2146810A (en) | Achieving redundancy in a distributed process control system | |
| JPS6181371A (ja) | エレベ−タの群管理制御方法 | |
| JP2863127B2 (ja) | 通信装置 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPS5850410Y2 (ja) | 割込み優先順位制御装置 | |
| JPH0693226B2 (ja) | 割込報告側装置 | |
| JPH0540728A (ja) | バス制御方式 | |
| JPS617923A (ja) | 端末システムにおけるプリント方式 | |
| JPH03154956A (ja) | 機能ユニットの複合方式 | |
| JPS61101868A (ja) | 二重化プロセツサにおける相互割込みマスク制御方式 | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPH0255819B2 (ja) |