[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0850642A - Ic card - Google Patents

Ic card

Info

Publication number
JPH0850642A
JPH0850642A JP6185569A JP18556994A JPH0850642A JP H0850642 A JPH0850642 A JP H0850642A JP 6185569 A JP6185569 A JP 6185569A JP 18556994 A JP18556994 A JP 18556994A JP H0850642 A JPH0850642 A JP H0850642A
Authority
JP
Japan
Prior art keywords
data
area
input
password
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6185569A
Other languages
Japanese (ja)
Inventor
Kazuo Suzuki
和夫 鈴木
Naohiro Morita
尚宏 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rhythm Co Ltd
Original Assignee
Rhythm Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rhythm Watch Co Ltd filed Critical Rhythm Watch Co Ltd
Priority to JP6185569A priority Critical patent/JPH0850642A/en
Publication of JPH0850642A publication Critical patent/JPH0850642A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PURPOSE:To provide an IC card capable of making a card owner able to read and write data and surely managing the data by reading and writing the data only by a system provider. CONSTITUTION:This card is provided with an order code decoder 15 for outputting read signals or write signals to a memory 19 and also outputting comparison signals to a password comparison means 21, an address decoder 17, the memory 19 for which data are inputted and outputted through a gate circuit 29, a first area discrimination means 23 for detecting that the value of address signals outputted by the address decoder 17 is within a specified range and a third area discrimination means 25 for detecting that the address signal is in a different specified range. The password comparison means 21 detects the matching of the data from an input/output device 13 and a password and a control circuit 27 for turning the gate circuit 29 to a conductive state by signals from the first area discrimination means 23, the third area discrimination means 25 and the password comparison means 21 is provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、集積回路を内蔵した小
型のカードに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a small card containing an integrated circuit.

【0002】[0002]

【従来の技術】今日、従来の磁気カードに換えて集積回
路を内蔵するICカードと称されるカード型記憶装置が
多用されるようになってきた。このICカードは、例え
ば厚さが0.76mmにして、長さが85.5mm、幅54mmの大きさ
の合成樹脂板にして、CPUと称される中央演算処理装
置とEPROM等のメモリとをその内部の一部に有し、
カード表面に設けられた6個乃至8個の端子によりカー
ドリーダーなどの入出力用端末機に接続され、このカー
ドに内蔵したCPUとカードリーダーに設けられている
中央演算処理装置とのデータ交換により当該カードに内
蔵したメモリのデータを更新し、所定のデータをICカ
ードに記憶させておくものである。
2. Description of the Related Art Today, a card type memory device called an IC card having an integrated circuit built-in has been widely used instead of a conventional magnetic card. This IC card is, for example, a synthetic resin plate having a thickness of 0.76 mm, a length of 85.5 mm and a width of 54 mm, and a central processing unit called CPU and a memory such as an EPROM. Have a part of
Connected to an input / output terminal such as a card reader through 6 to 8 terminals provided on the surface of the card, and by exchanging data between the CPU incorporated in this card and the central processing unit provided in the card reader. The data in the memory built in the card is updated and predetermined data is stored in the IC card.

【0003】[0003]

【発明が解決しようとする課題】前述のように、CPU
を内蔵したICカードはデータの書き換えなどを制限す
るコードを設け、データの不用意な改竄を防止しつつカ
ード所有者に関するパーソナルデータを記憶させておく
ことができるも、製造価格が未だ高く、また、暗唱コー
ドを一般に複雑としてユーザーがデータの書き換えを自
由に行うことができないようにされたものが多く、記憶
されるデータはカード所有者のパーソナルデータである
にも拘わらず、通常はカード保有者がデータを書き込む
ことができず、ICカードの使用範囲が限られることと
なっていた。
As described above, the CPU
The IC card with a built-in card is provided with a code that restricts data rewriting, etc., and personal data regarding the card owner can be stored while preventing inadvertent tampering of the data, but the manufacturing price is still high, and In general, the recitation code is generally complicated so that the user cannot freely rewrite the data, and although the stored data is the cardholder's personal data, it is usually the cardholder. Was unable to write data, limiting the range of use of the IC card.

【0004】本発明は、システム提供者が必要とするデ
ータを記憶するとともに、カード保有者もデータを書き
込み及び読み出し可能とするICカードとしてICカー
ドの使用範囲を容易に広げることができるようにするも
のである。
The present invention makes it possible to store the data required by the system provider and easily expand the range of use of the IC card as an IC card in which the card holder can write and read the data. It is a thing.

【0005】[0005]

【課題を解決するための手段】本発明は、外部から直接
データの読み出し及び書き込みが不可能とされる第1領
域と、パスワードにより外部からデータの読み出し及び
書き込み可能とされる第2領域と、外部から自由にデー
タの読み出し及び書き込みを可能とする第3領域を有す
るメモリを内蔵させたICカードとする。
According to the present invention, there is provided a first area in which data cannot be directly read or written from the outside, and a second area in which data can be read or written from the outside by a password. The IC card has a built-in memory having a third area that allows data to be freely read and written from the outside.

【0006】このICカードは、入出力装置に接続され
るオーダコードデコーダ、アドレスデコーダ及びパスワ
ード比較手段と、ゲート回路を介して入出力装置に接続
されるメモリとを有し、オーダコードデコーダは入出力
装置を介して入力されたデータに基づいてリード信号ま
たはライト信号をメモリに出力するとともに、入出力装
置からのデータによってはパスワード比較手段にコンパ
レート信号を出力するものとし、又、アドレスデコーダ
は入出力装置から入力されたデータに基づいてメモリの
所定番地を指すアドレス信号を出力するものとし、さら
に、アドレスデコーダが出力するアドレス信号の値が特
定の範囲のときはコードエリアフラグを出力する第1領
域判別手段と、アドレスデコーダが出力するアドレス信
号の値が前記とは別の特定の範囲のときにユーザーズフ
ラグを出力する第3領域判別手段とを設け、前記パスワ
ード比較手段は入出力装置からのデータとメモリからの
データとが一致したときにパスワードフラグを出力させ
るものとし、ユーザーズフラグが入力されたとき、及
び、コードエリアフラグが入力されずにパスワードフラ
グが入力されたときに前記ゲート回路を導通状態とする
アクセス信号を出力する制御回路を設けることとする。
This IC card has an order code decoder, an address decoder and a password comparing means connected to an input / output device, and a memory connected to the input / output device through a gate circuit. The read signal or the write signal is output to the memory based on the data input through the output device, and the comparator signal is output to the password comparison means depending on the data from the input / output device. An address signal indicating a predetermined address of the memory is output based on the data input from the input / output device, and further, a code area flag is output when the value of the address signal output by the address decoder is in a specific range. 1 area discrimination means and the value of the address signal output from the address decoder And a third area discriminating means for outputting a user's flag in a specific range, and the password comparing means outputs a password flag when the data from the input / output device matches the data from the memory. A control circuit is provided which outputs an access signal for turning on the gate circuit when the user's flag is input and when the password flag is input without inputting the code area flag.

【0007】[0007]

【作用】本発明は、外部からの読み書きが不可能な第1
領域をメモリに設ける故、パスワードコードその他制御
コードを記憶させつつコード内容を解読させないように
することができ、パスワードにより読み書き可能な第2
領域を設ける故、特定の人だけがデータを書き込むこと
のできるICカードとすることができるとともに、読み
書き自由な第3領域も設けている故、カード保有者が自
由にリーダライタを用いてデータの書き込み及び読み出
しをすることができる。
The present invention has the first aspect in which reading / writing from the outside is impossible.
Since the area is provided in the memory, it is possible to store the password code and other control codes while preventing the code contents from being deciphered.
Since the area is provided, the IC card can be written by only a specific person, and the third area, which is free to read and write, is provided so that the cardholder can freely use the reader / writer to write the data. It can be written and read.

【0008】そして、オーダコードデコーダやパスワー
ド比較手段、第1領域判別手段や第3領域判別手段、更
に制御回路やゲート回路などを有するICカードは、オ
ーダコードデコーダによりメモリを読み出し状態または
書き込み状態とし、アドレスデコーダによりメモリ中の
所定番地にデータを書き込みまたは所定番地のデータを
読み出すようにすることができるとともに、メモリと入
出力装置との間にゲート回路を設けている故、ゲート回
路を閉じて入出力装置、すなわちカード外部からメモリ
へのデータ書き込み及び読み出しを禁止することがで
き、アドレスデコーダが出力するアドレス信号の値が特
定の範囲のときにコードエリアフラグを出力する第1領
域判別手段を設けている故、アドレスデコーダが第1領
域の番地を示すアドレス信号を出力したときには、この
第1領域判別手段によりアドレスデコーダが第1領域の
番地を示すアドレス信号を出力したことを検知すること
ができ、また、アドレス信号の値が別の特定範囲のとき
にユーザーズフラグを出力する第3領域判別手段を設け
ている故、アドレスデコーダが第3領域の番地を示すア
ドレス信号を出力したときには、この第3領域判別手段
によりアドレスデコーダが第3領域の番地を示すアドレ
ス信号を出力したことを検出できる。
An IC card having an order code decoder, a password comparing means, a first area determining means, a third area determining means, a control circuit, a gate circuit, etc., sets the memory in a read state or a write state by the order code decoder. The address decoder can write data to or read data from a predetermined address in the memory, and since the gate circuit is provided between the memory and the input / output device, the gate circuit must be closed. An input / output device, that is, a first area discriminating means capable of prohibiting the writing and reading of data from the outside of the card to the memory and outputting the code area flag when the value of the address signal output by the address decoder is within a specific range. Since the address decoder is provided, the address decoder indicates the address of the first area. When the address signal is output, the first area discrimination means can detect that the address decoder has output the address signal indicating the address of the first area, and when the value of the address signal is in another specific range. Since the third area discriminating means for outputting the user's flag is provided in, the address decoder outputs the address of the third area by the third area discriminating means when the address decoder outputs the address signal indicating the address of the third area. It can be detected that the address signal shown is output.

【0009】さらに、ユーザーズフラグが入力されたと
きにゲート回路を導通状態とするアクセス信号を出力す
る制御回路を設けている故、アドレスデコーダが第3領
域の番地を示すアドレス信号を出力したときはメモリと
入出力装置を接続してメモリへの書き込み及びメモリか
らの読み出しを可能とすることができ、この制御回路
は、コードエリアフラグが入力されずにパスワードフラ
グが入力されたときにアクセス信号を出力する故、第3
領域以外の番地を示すアドレス信号がアドレスデコーダ
から出力されたときは、パスワード比較手段からパスワ
ードフラグが出力されない限り外部からの読み書きを禁
止することができ、パスワードフラグが出力されていて
も、アドレス信号が第1領域の番地を指定しているとき
は、コードエリアフラグにより制御回路からのアクセス
信号の出力が停止され、外部からメモリへの読み書きを
禁止することができる。
Further, since the control circuit for outputting the access signal for turning on the gate circuit when the user's flag is input is provided, when the address decoder outputs the address signal indicating the address of the third area, The memory and the input / output device can be connected to enable writing to the memory and reading from the memory, and this control circuit outputs an access signal when the password flag is input without inputting the code area flag. Because it outputs, the third
When an address signal indicating an address other than the area is output from the address decoder, reading / writing from the outside can be prohibited unless the password flag is output from the password comparison means, and even if the password flag is output, the address signal is output. Specifies the address of the first area, the output of the access signal from the control circuit is stopped by the code area flag, and reading / writing from / to the memory from the outside can be prohibited.

【0010】[0010]

【実施例】本発明に係るICカードの実施例は、図1に
示す回路構成を有するものとしている。すなわち、カー
ド表面に設けた複数の接点の内、データ接点11に接続さ
れてデータ接点11からのデータが入力され、また、デー
タ接点11にデータを出力する入出力装置13と、この入出
力装置13に接続されるオーダコードデコーダ15及びアド
レスデコーダ17とパスワード比較手段21、さらに2個の
アンド回路を用いたゲート回路29を介して接続されるE
EPROM等のメモリ19を設け、オーダコードデコーダ
15のリード信号出力端子をメモリ19のリード端子に、オ
ーダコードデコーダ15のライト信号出力端子をメモリ19
のライト端子に接続し、オーダコードデコーダ15のコン
パレート信号端子をパスワード比較手段21の制御端子に
接続するものである。なお、パスワード比較手段21の第
2入力端子はメモリ19のデータ出力端子に接続し、パス
ワード比較手段21の出力端子は後述する制御回路27に接
続するものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An IC card according to an embodiment of the present invention has a circuit configuration shown in FIG. That is, of the plurality of contacts provided on the surface of the card, an input / output device 13 that is connected to the data contact 11 to input data from the data contact 11 and outputs data to the data contact 11, and this input / output device E connected via an order code decoder 15 and an address decoder 17 connected to 13 and a password comparison means 21, and a gate circuit 29 using two AND circuits.
A memory 19 such as an EPROM is provided, and an order code decoder is provided.
The read signal output terminal of 15 is the read terminal of the memory 19, and the write signal output terminal of the order code decoder 15 is the memory 19.
Of the order code decoder 15 is connected to the control terminal of the password comparison means 21. The second input terminal of the password comparison means 21 is connected to the data output terminal of the memory 19, and the output terminal of the password comparison means 21 is connected to the control circuit 27 described later.

【0011】そして、前記アドレスデコーダ17の出力端
子はメモリ19のアドレス端子に接続するとともに第1領
域判別手段23及び第3領域判別手段25にも接続するもの
であり、第1領域判別手段23の出力端子は制御回路27に
おけるアンド回路の否定入力端子に、第3領域判別手段
25の出力端子は制御回路27におけるオア回路の入力端子
に接続するものである。
The output terminal of the address decoder 17 is connected to the address terminal of the memory 19 and also to the first area discriminating means 23 and the third area discriminating means 25. The output terminal is the negative input terminal of the AND circuit in the control circuit 27, and the third area discrimination means
The output terminal of 25 is connected to the input terminal of the OR circuit in the control circuit 27.

【0012】この制御回路27は、1個の二入力型アンド
回路と二入力型オア回路とで構成するものであり、アン
ド回路の他の通常入力端子を前記パスワード比較手段21
の出力端子に、このアンド回路の出力端子をオア回路を
介してゲート回路29に接続するものであり、ゲート回路
29は、2個のアンド回路で構成し、両アンド回路の一入
力端子をともに前記制御回路27におけるオア回路の出力
端子に接続し、一方のアンド回路は入力端子をメモリ19
のデータ出力端子に、このアンド回路の出力端子を入出
力装置13の入力ポートに接続し、他方のアンド回路は入
力端子を入出力装置13の出力ポートに接続し、このアン
ド回路の出力端子をメモリ19のデータ入力端子に接続す
るものである。
This control circuit 27 is composed of one two-input type AND circuit and two-input type OR circuit, and the other normal input terminal of the AND circuit is the password comparing means 21.
The output terminal of the AND circuit is connected to the gate circuit 29 via the OR circuit.
29 is composed of two AND circuits, and one input terminal of both AND circuits is connected to the output terminal of the OR circuit in the control circuit 27, and one AND circuit has an input terminal of the memory 19
, The output terminal of this AND circuit is connected to the input port of the input / output device 13, the other AND circuit is connected to the output port of the input / output device 13, and the output terminal of this AND circuit is connected. It is connected to the data input terminal of the memory 19.

【0013】そして、オーダコードデコーダ15は、カー
ド表面に設けた接点からの信号により稼動状態となり、
入出力装置13の出力ポートから出力されるデータによ
り、メモリ19にリード信号またはライト信号を出力して
メモリ19を読み出し可能状態または書き込み可能状態と
するものであり、アドレスデコーダ17もカード表面に設
けられた接点からの信号により稼動して入出力装置13を
介して当該カードに入力されたデータに基づいてメモリ
19の所定番地を示すアドレス信号を出力するものであ
る。
Then, the order code decoder 15 is activated by a signal from a contact provided on the surface of the card,
According to the data output from the output port of the input / output device 13, a read signal or a write signal is output to the memory 19 to make the memory 19 readable or writable, and the address decoder 17 is also provided on the card surface. Memory based on the data input to the card via the input / output device 13 by operating with the signal from the contact
It outputs an address signal indicating 19 predetermined addresses.

【0014】なお、オーダコードデコーダ15は、入出力
装置13からのデータに基づいてリード信号またはライト
信号を出力する他、データの内容によってはコンパレー
ト信号をパスワード比較手段21に出力させるものとして
いる。このパスワード比較手段21は、入出力装置13から
のデータをレジスタに保持するとともに、メモリ19から
のデータをもレジスタに保持し、オーダコードデコーダ
15からのコンパレート信号が入力されると両レジスタの
データを比較して一致する場合にHレベルのパスワード
フラグを制御回路27に出力し、このパスワードフラグの
出力を持続させるものである。
The order code decoder 15 outputs a read signal or a write signal based on the data from the input / output device 13 and also outputs a comparator signal to the password comparison means 21 depending on the content of the data. . The password comparing means 21 holds the data from the input / output device 13 in the register, and also holds the data from the memory 19 in the register.
When the comparator signal from 15 is input, the data in both registers are compared, and if they match, an H-level password flag is output to the control circuit 27, and the output of this password flag is maintained.

【0015】又、アドレスデコーダ17に接続される第1
領域判別手段23は、アドレスデコーダ17が出力するアド
レス信号の値が特定番地の範囲であるときにHレベルの
コードエリアフラグを出力し、第3領域判別手段25はア
ドレス信号の値が第1領域判別手段23が判別する範囲と
異なる所定範囲の値のときにHレベルのユーザーズフラ
グを出力するものとしている。
Also, the first connected to the address decoder 17
The area discriminating means 23 outputs an H level code area flag when the value of the address signal output from the address decoder 17 is in the range of the specific address, and the third area discriminating means 25 outputs the address signal value in the first area. It is assumed that the H-level user's flag is output when the value is within a predetermined range different from the range determined by the determination means 23.

【0016】そして、このコードエリアフラグやユーザ
ーズフラグなどが入力される制御回路27は、第3領域判
別手段25からのユーザーズフラグをオア回路を介してゲ
ート回路29に送るようにしている故、アドレスデコーダ
17が第3領域内の番地を示すアドレス信号を出力してい
るときはゲート回路29を構成している2個のアンド回路
を開き、入出力装置13からのデータをメモリ19に書き込
み可能とするとともにメモリ19から読み出されたデータ
を入出力装置13に伝達することも可能とするものであ
る。
The control circuit 27 to which the code area flag and the user's flag are input sends the user's flag from the third area discriminating means 25 to the gate circuit 29 via the OR circuit. decoder
When 17 outputs the address signal indicating the address in the third area, the two AND circuits forming the gate circuit 29 are opened so that the data from the input / output device 13 can be written in the memory 19. At the same time, the data read from the memory 19 can be transmitted to the input / output device 13.

【0017】又、アドレスデコーダ17からのアドレス信
号が第3領域以外の番地を示す値のときは、第3領域判
別手段25はユーザーズフラグを出力しない故、制御回路
27はパスワード比較手段21からのパスワードフラグが入
力されない限りアクセス信号をゲート回路29に出力する
ことがなく、ゲート回路29はメモリ19と入出力装置13と
の間を遮断し、パスワードを用いなければ第3領域以外
の番地のメモリ19に外部からデータの書き込み及び外部
へのデータの読み出しを行うことができないことにな
る。
When the address signal from the address decoder 17 has a value indicating an address other than the third area, the third area discriminating means 25 does not output the user's flag.
27 does not output an access signal to the gate circuit 29 unless the password flag is input from the password comparison means 21, and the gate circuit 29 shuts off between the memory 19 and the input / output device 13 and must use a password. It is impossible to write data to the memory 19 or read data to the memory 19 at addresses other than the third area.

【0018】さらに、外部からパスワードデータを送
り、パスワード比較手段21がパスワードフラグを出力し
ている状態においても、アドレスデコーダ17からのアド
レス信号が第1領域の番地を示す値のときは、第1領域
判別手段23がコードエリアフラグを出力し、コードエリ
アフラグは制御回路27におけるアンド回路の否定入力端
子に入力されている故、このアンド回路の出力はLレベ
ルとなり、ゲート回路29を閉じて入出力装置13とメモリ
19との間のデータの伝達を遮断することになる。
Further, even when the password data is sent from the outside and the password comparing means 21 outputs the password flag, if the address signal from the address decoder 17 has a value indicating the address of the first area, the first Since the area discriminating means 23 outputs the code area flag and the code area flag is inputted to the negative input terminal of the AND circuit in the control circuit 27, the output of this AND circuit becomes L level and the gate circuit 29 is closed. Output device 13 and memory
The transmission of data to and from 19 will be blocked.

【0019】従って、このICカードでは、入出力装置
13を介して外部からデータの読み書きを自由に行える第
3領域とパスワードを入力しなければメモリ19の読み書
きを行うことのできない第3領域以外の領域と、第3領
域以外であっても、外部からデータの読み書きが一切不
可能とされる第1領域が形成されることになる。このよ
うに、外部からのデータアクセスが一切不可能とされる
第1領域を有する故、この第1領域をコード記憶エリア
としてパスワードコード及び適宜の制御コードを予め記
憶させたメモリ19とすればこのパスワードなどのコード
をICカード作成後に読み取りまたは改変することがで
きず、セキュリティの高いICカードとすることがで
き、パスワードを必要とする領域であって第1領域以外
のエリアを第2領域とし、システム管理者がカード保有
者に関するデータを記憶させるシステムデータエリアと
して利用すれば、カード保有者がシステム管理者の有す
るカードリーダに当該ICカードを挿入したときにデー
タを読み出し又は書き込むことのできる従来と同様のI
Cカードとして使用することができ、さらに第3領域は
自由に読み書きできるエリアである故、ユーザーズエリ
アとしてカード保有者が適宜のリーダライタを用いてデ
ータを書き込みまたは読み出しを可能とすることができ
ることになる。
Therefore, in this IC card, the input / output device
A third area where data can be freely read and written from outside via 13 and an area other than the third area where the memory 19 cannot be read and written unless a password is entered. Therefore, the first area in which reading and writing of data is impossible is formed. As described above, since there is a first area where data access from outside is not possible at all, if this first area is used as a code storage area and a memory 19 in which a password code and an appropriate control code are stored in advance, A code such as a password cannot be read or altered after the IC card is created, and a highly secure IC card can be provided. An area other than the first area that requires a password is the second area, If the system manager uses it as a system data area for storing data about the cardholder, the data can be read or written when the cardholder inserts the IC card into the card reader of the system manager. Similar I
Since it can be used as a C card, and the third area is an area in which reading and writing can be done freely, the cardholder can use the appropriate reader / writer to write or read data as a user's area. Become.

【0020】このように、本実施例に係るICカードは
ユーザーズエリアとしての第3領域を設けている故、従
来のICカードの如くシステム管理者の端末機でのみデ
ータの読み出し及び書き込みが可能なのみでなく、カー
ド保有者が自由にデータの読み出し及び書き込みをする
ことができるICカードとされるものである故、ICカ
ードの利用範囲を広げることができ、また、オーダコー
ドデコーダ15、アドレスデコーダ17、さらには第1領域
判別手段23や第3領域判別手段25、及び、パスワード比
較手段21や制御回路27などはロジック回路により形成す
ることが容易であり、メモリ19と回路素子のみで形成す
ることができるICカードであって、CPUを内蔵する
必要がなく、安価に量産することができるICカードと
することが可能なものである。
As described above, since the IC card according to this embodiment is provided with the third area as the user's area, the data can be read and written only by the terminal of the system administrator like the conventional IC card. Not only this, the card holder is an IC card that allows the card reader to freely read and write data, so the range of use of the IC card can be expanded, and the order code decoder 15 and address decoder can be used. 17, the first area discriminating means 23, the third area discriminating means 25, the password comparing means 21, the control circuit 27 and the like can be easily formed by a logic circuit, and are formed only by the memory 19 and circuit elements. Which can be mass-produced at low cost without requiring a built-in CPU A.

【0021】[0021]

【発明の効果】本発明は、外部から読み書き不可能なメ
モリの第1領域とパスワードにより読み書き可能とされ
るメモリの第2領域とを有するICカードであるから、
セキュリティーの高いICカードとしつつ、外部から自
由に読み書き可能とされる第3領域をも有するICカー
ドであるから、カード保有者が適宜のカードリーダーや
リーダライタによりデータを当該ICカードに書き込み
または読み出すことが可能となるICカードであって、
ICカードの利用範囲を広げ、付加価値を高めることが
できるものである。
The present invention is an IC card having a first area of the memory that cannot be externally read and written and a second area of the memory that can be read and written by a password.
Since the IC card is a highly secure IC card that also has a third area that can be freely read and written from the outside, the cardholder writes or reads data to or from the IC card with an appropriate card reader or reader / writer. It is an IC card that enables
The range of use of IC cards can be expanded and added value can be increased.

【0022】また、オーダコードデコーダやアドレスデ
コーダの他、第1領域判別手段及び第3領域判別手段と
パスワード比較手段や制御回路とゲート回路を有する構
造とされるICカードは、メモリの領域を第1領域や第
3領域に分けて外部から自由に読み書き可能な領域とパ
スワードを必要とする領域と、さらに外部から一切読み
書き不可能とする領域とに容易に分けることができ、且
つ、CPUを用いることなく回路を構成することがで
き、容易且つ安価にICカードを量産することが可能と
なる利点を有するものである。
Further, in addition to the order code decoder and the address decoder, the IC card having the structure including the first area discriminating means and the third area discriminating means, the password comparing means, the control circuit and the gate circuit has the memory area as the first area. It can be easily divided into an area that can be freely read / written externally, an area that requires a password, and an area that cannot be read / written externally at all, and a CPU can be used. This has the advantage that the circuit can be configured without the need for mass production of IC cards easily and inexpensively.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るICカードの回路構成例を示す
図。
FIG. 1 is a diagram showing a circuit configuration example of an IC card according to the present invention.

【符号の説明】[Explanation of symbols]

11 データ接点 13 入出力装置 15 オーダコードデコーダ 17 アドレスデコ
ーダ 19 メモリ 21 パスワード比
較手段 23 第1領域判別手段 25 第3領域判別
手段 27 制御回路 29 ゲート回路
11 data contact 13 input / output device 15 order code decoder 17 address decoder 19 memory 21 password comparison means 23 first area discrimination means 25 third area discrimination means 27 control circuit 29 gate circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 外部から直接にデータの読み出し及び書
き込みが不可能とされる第1領域と、パスワードにより
外部からデータの読み出し及び書き込み可能とされる第
2領域と、外部から自由に読み出し及び書き込みを可能
とする第3領域を有するメモリを内蔵させたことを特徴
とするICカード。
1. A first area in which data cannot be directly read or written from the outside, a second area in which data can be read or written from the outside by a password, and any data can be freely read or written from the outside. An IC card having a built-in memory having a third area for enabling the above.
【請求項2】 入出力装置に接続されるオーダコードデ
コーダ、及び、アドレスデコーダとパスワード比較手段
と、更にゲート回路を介して入出力装置に接続されるメ
モリとを有し、オーダコードデコーダは入出力装置を介
して入力されたデータに基づいてリード信号またはライ
ト信号をメモリに出力するとともに、入出力装置を介し
て入力されるデータによってはパスワード比較手段にコ
ンパレート信号を出力するデコーダとし、アドレスデコ
ーダは入出力装置から入力されたデータに基づいてメモ
リの所定番地を指すアドレス信号を出力するデコーダと
し、さらに、アドレスデコーダが出力するアドレス信号
の値が特定の範囲のときはコードエリアフラグを出力す
る第1領域判別手段と、アドレスデコーダが出力するア
ドレス信号の値が前記とは別の特定の範囲のときにユー
ザーズフラグを出力する第3領域判別手段とを有し、前
記パスワード比較手段は入出力装置からのデータとメモ
リからのデータが一致したときにパスワードフラグを出
力させるものとし、ユーザーズフラグが入力されたと
き、及び、コードエリアフラグが入力されずにパスワー
ドフラグが入力されたときに前記ゲート回路を導通状態
とするアクセス信号を出力する制御回路を有することを
特徴とするICカード。
2. An order code decoder connected to an input / output device, an address decoder and a password comparison means, and a memory connected to the input / output device via a gate circuit. A decoder that outputs a read signal or a write signal to the memory based on the data input via the output device and outputs a comparator signal to the password comparison means depending on the data input via the input / output device The decoder is a decoder that outputs an address signal that points to a predetermined address of the memory based on the data input from the input / output device, and further outputs a code area flag when the value of the address signal output by the address decoder is in a specific range. And the value of the address signal output by the address decoder is And a third area discriminating means for outputting a user's flag in a specific range different from the above, and the password comparing means sets the password flag when the data from the input / output device matches the data from the memory. And a control circuit for outputting an access signal for turning on the gate circuit when the user's flag is input and when the password flag is input without inputting the code area flag. The characteristic IC card.
JP6185569A 1994-08-08 1994-08-08 Ic card Pending JPH0850642A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6185569A JPH0850642A (en) 1994-08-08 1994-08-08 Ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6185569A JPH0850642A (en) 1994-08-08 1994-08-08 Ic card

Publications (1)

Publication Number Publication Date
JPH0850642A true JPH0850642A (en) 1996-02-20

Family

ID=16173107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6185569A Pending JPH0850642A (en) 1994-08-08 1994-08-08 Ic card

Country Status (1)

Country Link
JP (1) JPH0850642A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376036A (en) * 1986-09-19 1988-04-06 Matsushita Electric Ind Co Ltd Ic card
JPH0210451A (en) * 1988-06-28 1990-01-16 Nec Corp Semiconductor storage device
JPH02230444A (en) * 1989-03-03 1990-09-12 Mitsubishi Electric Corp Semiconductor integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376036A (en) * 1986-09-19 1988-04-06 Matsushita Electric Ind Co Ltd Ic card
JPH0210451A (en) * 1988-06-28 1990-01-16 Nec Corp Semiconductor storage device
JPH02230444A (en) * 1989-03-03 1990-09-12 Mitsubishi Electric Corp Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JP3025502B2 (en) Semiconductor memory device
KR940005784B1 (en) Security circuit
KR910002257B1 (en) Portable electronic device
US20040162932A1 (en) Memory device
JPS6256556B2 (en)
JPS601666B2 (en) mobile electronic card
KR910009097B1 (en) Ic card
TW532009B (en) Memory device and memory access limiting method
JP2000250816A (en) Authentification method for integrated circuit
JPH0850642A (en) Ic card
US7089427B1 (en) Security system method and apparatus for preventing application program unauthorized use
KR960004223B1 (en) Memory system
US6742073B1 (en) Bus controller technique to control N buses
JP2634603B2 (en) Card usage system
JP4053245B2 (en) Semiconductor memory device that can prevent unauthorized use
JP2002150246A (en) Portable electronic device
KR910012972A (en) Write malfunction prevention circuit, memory device and data processing device having same
JP2609645B2 (en) Portable electronic devices
JPH09326193A (en) Ic memory card
JP2003006051A (en) System for restricting access to electronic medium
JP2002109503A (en) Identification number communication apparatus
JPS63279341A (en) Memory integrated circuit
KR930007047B1 (en) Portable electronic apparatus
JPH0764866A (en) Storage capacity identifying method for memory card
JPS62127294A (en) Portable memory medium