[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0846070A - ダイヤモンド放熱子を備えた集積回路パッケージ - Google Patents

ダイヤモンド放熱子を備えた集積回路パッケージ

Info

Publication number
JPH0846070A
JPH0846070A JP7166397A JP16639795A JPH0846070A JP H0846070 A JPH0846070 A JP H0846070A JP 7166397 A JP7166397 A JP 7166397A JP 16639795 A JP16639795 A JP 16639795A JP H0846070 A JPH0846070 A JP H0846070A
Authority
JP
Japan
Prior art keywords
package
substrate
integrated circuit
diamond
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7166397A
Other languages
English (en)
Other versions
JP3160496B2 (ja
Inventor
Bela Nagy
ナギー ベラ
Arjun Partha
パーサ アルジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saint Gobain Ceramics and Plastics Inc
Original Assignee
Saint Gobain Norton Industrial Ceramics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Norton Industrial Ceramics Corp filed Critical Saint Gobain Norton Industrial Ceramics Corp
Publication of JPH0846070A publication Critical patent/JPH0846070A/ja
Application granted granted Critical
Publication of JP3160496B2 publication Critical patent/JP3160496B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 集積回路のチップを低い温度に維持しなが
ら、チップとリードフレームの間の電気接続を形成する
ことができる集積回路パッケージを提供する。 【構成】 ａ）熱伝導性で電気抵抗性の基材、ｂ）前記
基材に装着された集積回路、及びｃ）前記集積回路に電
気接続された複数の脚を含んでなり、前記基材が、前記
集積回路とリードフレームの複数の脚の両方に親密に熱
接触したプラスチック封入集積回路パッケージ。基材
は、少なくとも約６Ｗ／ｃｍ・Ｋの熱伝導率と少なくと
も約１０8 Ω・ｃｍの抵抗率、約１００〜約５００μｍ
の厚さを有する。この基材はダイヤモンド、窒化アルミ
ニウム、ベリリア、ダイヤモンドをコーティングした基
材、絶縁材クラッド金属等から選択された材料で作成さ
れ、好ましくはダイヤモンドである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路に熱伝導性の
優れた基材を組み込むことによって、ＩＣパッケージか
ら発生する熱の放散を高めた集積回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
ダイヤモンドは、より小形で高性能の情報機器の分野で
の用途が増してきており、最新コンピーターの情報処理
センターの集積回路（ＩＣ）に適用されている。これら
集積回路又はチップは、一般にセラミック、プラスチッ
ク、又は金属の標準的パッケージの中に収められ、シス
テムの中でチップと他の情報処理単位との間で情報を伝
達する。
【０００３】図１に示すパッケージ１のような、プラス
チックカプセルに封入された或るタイプのデュアルイン
ラインパッケージにおいて、その周辺に複数のチップ接
続用パッド３を有する集積回路チップ２が、ポリアミド
のような熱可塑性注型用化合物に埋設された２つのタイ
バー５に支持されたダイ基材４に固定される。内側端部
が（一般に）ニッケルメッキされたワイヤー接続用パッ
ドを備えた複数の金属製の脚又はリード線も熱可塑性化
合物６の中に埋設される。リード線７と基材４は、パッ
ケージ１の組立ての過程でリードフレームから離された
部品である。リードワイヤー９はパッド３とリード線７
の接続用パッド８に接続され、チップ２とリード線７を
接続し、他の回路部品への接続手段を提供する。
【０００４】使用中にチップの電気的効率により熱が発
生し、チップ２と、チップ２を支持するパッケージの他
の部品の両方の温度がかなり上昇する。公知のように、
そのような高い温度はシステムの性能を低下させること
がある。例えば、システムの重要なプロセスの多くは高
い温度で加速されることになる動的現象に頼るため、メ
タライゼーションや接合面での損傷が長期間の使用にお
いて発生する。したがって、チップによる発熱（「熱密
度」と称されることが多い）は、設計における重要な課
題となっており、妥当なコストの制約の中で情報システ
ムをさらに小型化することを制限することが懸念されて
いる。
【０００５】熱密度の問題に対する従来の取組は限られ
た解決しか達成されていない。例えば、図１に示す従来
の設計において、チップで発生した熱は、プラスチック
成形体、ダイパッド(die pad) 、チップを接続する接続
ワイヤー、リードフレームの脚を通って放散される。し
かしながら、これら熱伝導体の各々は極めて効率が悪
い。特にワイヤーは断面積が小さい（即ち、厚さ約０．
００２インチ（５１μｍ））ため熱伝達性が乏しい。ダ
イパッドは比較的断面積が大きい（（即ち、厚さ約０．
０１０インチ（２５４μｍ））が、ＩＣパッケージの各
々の端で途切れており、ＩＣ形成プロセスの後に外側へ
の金属の熱経路が存在しないため熱伝達の効率が悪い。
プラスチック成形体は熱伝導性が特に低い。熱散逸に関
する公知の改良法は、チップに熱伝導性が高くて表面積
の大きい材料（「ヒートスプレッダー(heat spreader)
」として知られる）を接続する。ヒートスプレッダー
はチップのホットスポットを拡散させることはできる
が、パッケージの全体から熱を除去するのには顕著な助
けをしない。従来の別な改良として、チップ又は取り付
けられたヒートスプレッダーに空気を吹き付け、それに
よってパッケージから熱を対流により除去する。この改
良法はパッケージからより多くの熱を除去することがで
きるが、コストが高く、パッケージを囲む領域の形状を
変える必要がある。
【０００６】したがって、本発明の目的は、チップを低
い温度に維持しながら、チップとリードフレームの間の
電気接続を形成することができるパッケージを提供する
ことである。
【０００７】
【課題を解決するための手段及び作用効果】本発明にし
たがうと、 ａ）熱伝導性で電気抵抗性の基材、 ｂ）前記基材に装着された集積回路、 ｃ）前記集積回路に電気接続された複数の脚、 を含む、プラスチックで封入された集積回路パッケージ
が提供され、ここで前記基材は、集積回路と複数のリー
ドフレームの脚の両方に親密に熱接触する。
【０００８】また、本発明にしたがうと、 ａ）集積回路、 ｂ）前記集積回路に電気接触した複数の脚を有するリー
ドフレーム、 ｃ）ダイヤモンド薄膜基材、 を含む集積回路パッケージが提供され、ここで前記ダイ
ヤモンド薄膜基材は、集積回路と複数のリードフレーム
の脚の両方に親密に熱接触する。
【０００９】熱伝導性で電気抵抗性の基材（例、ダイヤ
モンド薄膜）の上に通常のチップを装着し、基材とリー
ド線に親密な熱接触を提供すると、各々のリード線が熱
散逸の直接的導体として使用できることが見出されてい
る。これらのリード線は厚さが約０．０１０インチ
（０．２５４ｍｍ）であるため通常のワイヤーよりもは
るかに大きい断面を有し、したがってプラスチック封入
剤よりもはるかに熱伝導性が高く、このため本発明は、
電気的特性に悪影響を及ぼすことなくパッケージ全体か
らの熱を放散を大きくする。
【００１０】本発明の目的に関し、用語「親密な熱接触
(intimate thermal contact)」は、デバイスダイパッド
とリード線を接続する界面の熱伝導率が２Ｗ／ｃｍ・Ｋ
を超え、このため何らかの隙間によって生じる熱抵抗が
実質的に存在しないことを意味する。好ましくは、基材
はリード線とチップの両方に接触する。少なくとも約２
Ｗ／ｃｍ・Ｋ（２００Ｗ／ｍ・Ｋ）の熱伝導率と、１０
Ｖの直流で少なくとも約１０6(10E6) Ω・ｃｍの抵抗率
を有する任意の基材を、本発明の熱伝導性で電気抵抗性
の基材として使用することができる。これらの基材に
は、限定されるものではないが、ダイヤモンド、窒化ア
ルミニウム、ベリリア、ダイヤモンドコーティングした
基材、絶縁材被覆金属がある。好ましくは、基材の熱伝
導率は少なくとも約６Ｗ／ｃｍ・Ｋであり、より好まし
くは、少なくとも約１０Ｗ／ｃｍ・Ｋである。好ましく
は、基材の抵抗率は少なくとも約１０8 Ω・ｃｍであ
り、より好ましくは１０10Ω・ｃｍ以上である。基材の
厚さは約１００〜５００μｍであり、好ましくは約１５
０〜２００μｍである。
【００１１】最も好ましくは、基材はダイヤモンド薄膜
であり、ダイヤモンドは優れた熱伝導体であり、かつ優
れた電気絶縁体であるためである。このようなダイヤモ
ンド薄膜は、熱伝導率の高い任意のダイヤモンド薄膜で
よい（自立性又はコーティング）。いくつかの態様にお
いて、基材は、少なくとも約１０Ｗ／ｃｍ・Ｋの熱伝導
率と、少なくとも約１０10Ω・ｃｍの抵抗率を有するダ
イヤモンド薄膜である。典型的に、ダイヤモンド薄膜は
約１５０〜２００μｍの厚さを有する化学蒸着（ＣＶ
Ｄ）ダイヤモンドである。ダイヤモンド薄膜はこのよう
に薄いため、本発明のおけるその使用は、パッケージの
寸法に顕著な変化を与えずに従来のシステム設計の中に
組み込むことができるといった長所を提供する。
【００１２】
【実施例】本発明の１つの態様において、図２に示すよ
うに、ダイヤモンド基材20の上に装着されたダイパッド
12を有するチップ11を含むプラスチック封入パッケージ
が提供される。脚の接点接続用パッド14を有するリード
線又は脚13は、ワイヤー16によるチップ11との電気接触
の中に配置されているだけでなく、ダイヤモンド薄膜20
との親密な熱接触の中に配置される。パッケージ全体は
プラスチック成形体90の中に封入され、各々の脚の一方
を収める。ダイヤモンド薄膜は優れた電気絶縁材である
ため、その存在はチップ11と脚13の間の信号の伝達に影
響しない。また、ダイヤモンド薄膜は優れた熱伝導体で
もあるため、チップ11の中で発生した熱はダイヤモンド
薄膜を通って８本の脚13の各々に拡散され、次いでパッ
ケージから放散される。チップで発生した熱が薄いワイ
ヤーとプラスチック成形体のみを通って直接的に僅かに
放散する図１に示す従来の設計と異なり、本発明は、基
材からの熱が薄いワイヤーとプラスチック成形体を通っ
て放散するだけでなく、幅の広いリード線13の各々を通
って直接放散する。本発明は従来の設計よりも熱拡散に
ついてはるかに多い経路を提供するため、熱をはるかに
迅速に拡散させることができる。脚と封入剤の熱分析か
ら、銅のリード線は約２２８ＢＴＵ／（ｈ・ｆｔ・°
Ｆ）（３３９ｋｃａｌ／ｍ・ｈ・℃）の熱伝導率を有す
るが、ポリアミドは僅か約０．１９ＢＴＵ／（ｈ・ｆｔ
・°Ｆ）（０．２８ｋｃａｌ／ｍ・ｈ・℃）の熱伝導率
を有することが分かっている。脚の熱伝導率は封入剤の
それよりも約１０００倍高いため、本発明の長所はパッ
ケージの脚の数に基本的に比例して増加すると考えられ
る。
【００１３】２４本の脚を含む本発明の１つの態様にお
いて、有限要素分析法から、Ｔｊａ（即ち、デバイス接
続と周囲温度との温度差）は僅か約６０℃であることが
示された。これに対して、同様な通常のＩＣパッケージ
では、同じ電気入力で約４００℃であった。ダイヤモン
ド薄膜をチップに取り付ける方法は通常の任意の取り付
け手段でよく、例えばハンダ付け、締めつけ、接着剤、
銀充填エポキシドを用いる。同様に、ダイヤモンド薄膜
をパッケージの脚に取り付ける方法は通常の任意の取り
付け手段でよく、例えばハンダ付け、締めつけ、接着
剤、銀充填エポキシド、ろう付けを用いる。
【００１４】本発明を適用するチップとリードフレーム
の設計は、ダイヤモンド薄膜がチップとリードフレーム
の脚の両方に親密な熱接触をすることができるのであれ
ば任意の通常の設計を使用できる。通常のチップには集
積回路や、トランジスター、ダイオードのような個々の
活性デバイスがある。通常のパッケージの設計にはプラ
スチックとセラミックの両方を対象とするシングルイン
ラインパッケージ（ＳＩＰ）、デュアルインラインパッ
ケージ（ＤＩＰ）、ＬＣＣ、カッドフラットパック（Ｑ
ＦＰ）、プラスチックボールグリッドアレー（ＰＧＡ）
の設計がある。ダイヤモンド以外の熱伝導性で電気抵抗
性の基材をダイパッドに使用する場合、本発明のＩＣパ
ッケージはプラスチック封入する。
【００１５】本発明の熱伝導性で電気抵抗性の基材は高
い熱拡散を提供するため、本発明のＩＣパッケージはデ
バイス接続の限界温度を超えずに、標準パッケージより
も大きい電力に耐えることができる。特に、本発明は、
接続温度を１２５℃以下に維持しながら、５０℃で約５
０Ｗ／ｍ2 ・℃の対流効率における強制通風の電子素子
技術連合評議会（ＪＥＤＥＣ）の標準パッケージよりも
少なくとも約６００％以上で熱を放散できる改良された
ＩＣパッケージを提供する。１つの態様において、有限
要素分析法から、本発明の２４ピンＤＩＰは、接続温度
を１２５℃以下に維持しながら、５０℃で約５０Ｗ／ｍ
2 ・℃の対流効率の強制通風において、約１２ワットの
電力を放散することができた。これに対し、標準的なＪ
ＥＤＥＣ２４ピンＤＩＰは１．５ワットのみを放散する
ことができた。
【図面の簡単な説明】
【図１】従来のデュアルインライン集積回路パッケージ
（ＤＩＰ）の正面透視図である。
【図２】本発明の正面透視図である。
【符号の説明】
１１…チップ １２…ダイパッド １３…脚 １４…接点接続用パッド １６…ワイヤー ９０…プラスチック成形体

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 ａ）熱伝導性で電気抵抗性の基材、ｂ）
    前記基材に装着された集積回路、及びｃ）前記集積回路
    に電気接続された複数の脚を含んでなり、前記基材が、
    前記集積回路とリードフレームの複数の脚の両方に親密
    に熱接触したプラスチック封入集積回路パッケージ。
  2. 【請求項２】 基材が少なくとも６Ｗ／ｃｍ・Ｋの熱伝
    導率を有する請求項１に記載のパッケージ。
  3. 【請求項３】 基材が少なくとも１０Ｗ／ｃｍ・Ｋの熱
    伝導率を有する請求項２に記載のパッケージ。
  4. 【請求項４】 基材が少なくとも１８8 Ω・ｃｍの抵抗
    率を有する請求項３に記載のパッケージ。
  5. 【請求項５】 基材が少なくとも１０10Ω・ｃｍの抵抗
    率を有する請求項３に記載のパッケージ。
  6. 【請求項６】 基材が１００〜５００μｍの厚さを有す
    る請求項５に記載のパッケージ。
  7. 【請求項７】 基材がダイヤモンド、窒化アルミニウ
    ム、ベリリア、ダイヤモンドをコーティングした基材、
    絶縁材クラッド金属からなる群より選択された請求項６
    に記載のパッケージ。
  8. 【請求項８】 基材が１５０〜２００μｍの厚さを有す
    るダイヤモンドである請求項７に記載のパッケージ。
  9. 【請求項９】 パッケージがシングルインラインパッケ
    ージ、デュアルインラインパッケージ、ＬＣＣ、カッド
    フラットパック、プラスチックボールグリッドアレーの
    設計からなる群より選択された設計を有する請求項８に
    記載のパッケージ。
  10. 【請求項１０】 接続温度を１２５℃以下に維持しなが
    ら、５０℃で５０Ｗ／ｍ2 ・℃の対流効率の通風中で２
    ワットのエネルギーを放散することができる請求項９に
    記載のパッケージ。
  11. 【請求項１１】 ａ）集積回路、ｂ）前記集積回路に電
    気接続した複数の脚を有するリードフレーム、及びｃ）
    ダイヤモンド薄膜の基材を含んでなり、前記ダイヤモン
    ド薄膜の基材が、前記集積回路とリードフレームの複数
    の脚の両方に親密に熱接触した集積回路パッケージ。
  12. 【請求項１２】 基材が少なくとも６Ｗ／ｃｍ・Ｋの熱
    伝導率を有する請求項１１に記載のパッケージ。
  13. 【請求項１３】 基材が１００〜５００μｍの厚さを有
    する請求項１２に記載のパッケージ。
  14. 【請求項１４】 基材が１５０〜２００μｍの厚さを有
    する請求項１３に記載のパッケージ。
  15. 【請求項１５】 ダイヤモンドが１５０〜２００μｍの
    厚さを有する請求項１４に記載のパッケージ。
  16. 【請求項１６】 パッケージがシングルインラインパッ
    ケージ、デュアルインラインパッケージ、ＬＣＣ、カッ
    ドフラットパック、プラスチックボールグリッドアレー
    の設計からなる群より選択された設計を有する請求項１
    ５に記載のパッケージ。
  17. 【請求項１７】 パッケージがデュアルインラインパッ
    ケージの設計を有する請求項１６に記載のパッケージ。
  18. 【請求項１８】 接続温度を１２５℃以下に維持しなが
    ら、５０℃で５０Ｗ／ｍ2 ・℃の対流効率の通風中で２
    ワットのエネルギーを放散することができる請求項１７
    に記載のパッケージ。
  19. 【請求項１９】 パッケージがプラスチックの中に封入
    された請求項１８に記載のパッケージ。
  20. 【請求項２０】 パッケージがセラミックの中に封入さ
    れた請求項１８に記載のパッケージ。
JP16639795A 1994-07-01 1995-06-30 ダイヤモンド放熱子を備えた集積回路パッケージ Expired - Fee Related JP3160496B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/269,706 US6466446B1 (en) 1994-07-01 1994-07-01 Integrated circuit package with diamond heat sink
US269706 1994-07-01

Publications (2)

Publication Number Publication Date
JPH0846070A true JPH0846070A (ja) 1996-02-16
JP3160496B2 JP3160496B2 (ja) 2001-04-25

Family

ID=23028353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16639795A Expired - Fee Related JP3160496B2 (ja) 1994-07-01 1995-06-30 ダイヤモンド放熱子を備えた集積回路パッケージ

Country Status (6)

Country Link
US (2) US6466446B1 (ja)
EP (1) EP0690501A3 (ja)
JP (1) JP3160496B2 (ja)
KR (1) KR100405845B1 (ja)
CA (1) CA2152132A1 (ja)
SG (1) SG49556A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096432A1 (ja) 2010-02-04 2011-08-11 日本精機宝石工業株式会社 放熱性材料

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6008996A (en) 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
KR100243376B1 (ko) * 1997-04-28 2000-02-01 유무성 반도체 패키지 및 그 제조방법
US6144089A (en) * 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
CA2258388C (en) * 1998-01-20 2002-04-16 Philip M. Fabis Surface processing of thin film cvd diamond coatings for improved resistive properties and integrated circuit packages incorporating processed coatings
US6052289A (en) * 1998-08-26 2000-04-18 Micron Technology, Inc. Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
US6326687B1 (en) * 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
WO2001011661A2 (en) * 1999-08-10 2001-02-15 Emc Technology, Inc. Passive electrical components formed on carbon coated insulating substrates
AU1348901A (en) * 1999-10-28 2001-05-08 P1 Diamond, Inc. Improved diamond thermal management components
WO2002058143A2 (en) * 2001-01-22 2002-07-25 Morgan Chemical Products, Inc. Cvd diamond enhanced microprocessor cooling system
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
US6848172B2 (en) * 2001-12-21 2005-02-01 Intel Corporation Device and method for package warp compensation in an integrated heat spreader
US20030152773A1 (en) * 2002-02-14 2003-08-14 Chrysler Gregory M. Diamond integrated heat spreader and method of manufacturing same
WO2005038912A1 (en) 2002-10-11 2005-04-28 Chien-Min Sung Carbonaceous heat spreader and associated methods
US7173334B2 (en) * 2002-10-11 2007-02-06 Chien-Min Sung Diamond composite heat spreader and associated methods
US20060113546A1 (en) * 2002-10-11 2006-06-01 Chien-Min Sung Diamond composite heat spreaders having low thermal mismatch stress and associated methods
US20050189647A1 (en) * 2002-10-11 2005-09-01 Chien-Min Sung Carbonaceous composite heat spreader and associated methods
US6936497B2 (en) * 2002-12-24 2005-08-30 Intel Corporation Method of forming electronic dies wherein each die has a layer of solid diamond
US6924170B2 (en) * 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
US6987028B2 (en) * 2003-07-24 2006-01-17 Intel Corporation Method of fabricating a microelectronic die
JP4769729B2 (ja) * 2003-11-18 2011-09-07 ハリバートン エナジー サービシーズ，インコーポレーテッド 高温電子素子
US20060192273A1 (en) 2005-02-25 2006-08-31 Texas Instruments Incorporated Integrated circuit package and method of manufacture thereof
US20070232074A1 (en) * 2006-03-31 2007-10-04 Kramadhati Ravi Techniques for the synthesis of dense, high-quality diamond films using a dual seeding approach
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
TW200814264A (en) * 2006-09-07 2008-03-16 Univ Nat Central Heat sink structure for sub package substrate
US20080298021A1 (en) * 2007-05-31 2008-12-04 Ali Ihab A Notebook computer with hybrid diamond heat spreader
US7791188B2 (en) 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
US8018051B2 (en) * 2009-02-02 2011-09-13 Maxim Integrated Products, Inc. Thermally enhanced semiconductor package
US8778784B2 (en) 2010-09-21 2014-07-15 Ritedia Corporation Stress regulated semiconductor devices and associated methods
TWI464839B (zh) 2010-09-21 2014-12-11 Ritedia Corp 單層鑽石顆粒散熱器及其相關方法
US9006086B2 (en) 2010-09-21 2015-04-14 Chien-Min Sung Stress regulated semiconductor devices and associated methods
US9880295B2 (en) 2010-10-28 2018-01-30 Schlumberger Technology Corporation Integrated coupling of scintillation crystal with photomultiplier in a detector apparatus
US10584412B2 (en) 2016-03-08 2020-03-10 Ii-Vi Delaware, Inc. Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface
CN112811897A (zh) * 2021-01-11 2021-05-18 湖南省美程陶瓷科技有限公司 一种压力传感器陶瓷材料及制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
EP0164794B1 (en) 1984-06-14 1990-07-25 Advanced Micro Devices, Inc. Multi-layer heat sinking integrated circuit package
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
EP0273556A1 (en) 1986-12-22 1988-07-06 Trw Inc. Integrated-circuit chip packaging construction
US5264388A (en) 1988-05-16 1993-11-23 Sumitomo Electric Industries, Inc. Sintered body of aluminum nitride
US5008737A (en) 1988-10-11 1991-04-16 Amoco Corporation Diamond composite heat sink for use with semiconductor devices
JPH03227535A (ja) 1990-02-01 1991-10-08 Mitsubishi Electric Corp 半導体装置
US5146314A (en) * 1990-03-09 1992-09-08 The University Of Colorado Foundation, Inc. Apparatus for semiconductor circuit chip cooling using a diamond layer
DE4021871C2 (de) 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
IT1247649B (it) 1990-10-31 1994-12-28 Sgs Thomson Microelectronics Procedimento di incapsulamento in resina di un dispositivo a semiconduttore di potenza montato su dissipatore allontanando i reofori dal dissipatore mediante l'azione del controstampo in fase di chiusura dello stampo
JP3028660B2 (ja) 1991-10-21 2000-04-04 住友電気工業株式会社 ダイヤモンドヒートシンクの製造方法
US5172213A (en) 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
JPH05160304A (ja) 1991-12-06 1993-06-25 Toshiba Corp 半導体装置
JP2912076B2 (ja) 1992-03-05 1999-06-28 九州日本電気株式会社 半導体装置
JPH05347370A (ja) * 1992-06-15 1993-12-27 Seiko Epson Corp 放熱部材
US5365409A (en) 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5379187A (en) * 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
JPH06291217A (ja) 1993-03-30 1994-10-18 Hitachi Cable Ltd 熱放散型リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096432A1 (ja) 2010-02-04 2011-08-11 日本精機宝石工業株式会社 放熱性材料

Also Published As

Publication number Publication date
EP0690501A2 (en) 1996-01-03
US5696665A (en) 1997-12-09
SG49556A1 (en) 1998-06-15
JP3160496B2 (ja) 2001-04-25
KR960005973A (ko) 1996-02-23
US6466446B1 (en) 2002-10-15
CA2152132A1 (en) 1996-01-02
EP0690501A3 (en) 1997-03-26
KR100405845B1 (ko) 2004-03-18

Similar Documents

Publication Publication Date Title
JP3160496B2 (ja) ダイヤモンド放熱子を備えた集積回路パッケージ
JP3004578B2 (ja) 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US6724631B2 (en) Power converter package with enhanced thermal management
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US6075287A (en) Integrated, multi-chip, thermally conductive packaging device and methodology
US4807018A (en) Method and package for dissipating heat generated by an integrated circuit chip
JP2008060172A (ja) 半導体装置
JP2004047883A (ja) 電力半導体装置
US5978224A (en) Quad flat pack integrated circuit package
JP2000156439A (ja) パワー半導体モジュール
CN218957731U (zh) 用于集成电路的封装
JP3193142B2 (ja) 基 板
KR100716865B1 (ko) 반도체패키지
US7310224B2 (en) Electronic apparatus with thermal module
JPH02306654A (ja) 半導体装置およびこれを用いた電子装置
JPH06252299A (ja) 半導体装置及びこの半導体装置を実装した基板
JPS60136348A (ja) 半導体装置
JP2765242B2 (ja) 集積回路装置
JPS59155157A (ja) Ｉｃモジユ−ル
JPH07302865A (ja) 半導体ｉｃ等のチップパッケージの放熱方法および放熱装置
JPH1187576A (ja) 基 板
JPH10247703A (ja) ボールグリッドアレイパッケージ及びプリントボード
JPH05218296A (ja) ハイブリッドｉｃ
KR20030035375A (ko) 방열판이 구비된 볼 그리드 어레이 패키지와 그 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees