[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0846409A - Nonreversible circuit element - Google Patents

Nonreversible circuit element

Info

Publication number
JPH0846409A
JPH0846409A JP17554394A JP17554394A JPH0846409A JP H0846409 A JPH0846409 A JP H0846409A JP 17554394 A JP17554394 A JP 17554394A JP 17554394 A JP17554394 A JP 17554394A JP H0846409 A JPH0846409 A JP H0846409A
Authority
JP
Japan
Prior art keywords
terminal
electrode
ground
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17554394A
Other languages
Japanese (ja)
Other versions
JP3399099B2 (en
Inventor
Hiroshi Tokuji
博 徳寺
Takashi Kawanami
崇 川浪
Katsuyuki Ohira
勝幸 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP17554394A priority Critical patent/JP3399099B2/en
Publication of JPH0846409A publication Critical patent/JPH0846409A/en
Application granted granted Critical
Publication of JP3399099B2 publication Critical patent/JP3399099B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

PURPOSE:To provide a nonreversible circuit element capable of easily coping with a shape change and reducing loss without solder melting due to heat dissipation by using a printed circuit board for an I/O terminal plate. CONSTITUTION:For the I/O terminal plate 1, the printed circuit board whose both surfaces are copper-plated is etched, I/O terminal electrodes 1a and 1b and ground terminal electrodes 1c and 1d are formed on the surface of the I/O terminal plate 1 and the I/O terminal electrodes 1aa and 1bb and the ground terminal electrode 1cd are formed on the back surface respectively. Since the covered copper (terminal) of the I/O terminal plate 1 is as thin as 50mum, the heat of reflow is hardly transmitted to the inner part of an isolator and is dissipated around. Also, since the area of the ground terminal electrode 1cd on the back surface is widened, ground impedance is made small and the loss of the isolator is reduced. Since the printed circuit board is used for the I/O terminal plate 1, the shape change by various requirements is easily coped with at low price.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、I/O端子板をプリン
ト回路基板により形成したアイソレータ、サーキュレー
タ等の非可逆回路素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonreciprocal circuit device such as an isolator or a circulator having an I / O terminal board formed of a printed circuit board.

【0002】[0002]

【従来の技術】従来の非可逆回路素子のうち、アイソレ
ータの一般的構造を、図9に展開図にて示す。なお、こ
の展開図は、アイソレータの上下を逆にしている。同図
において、21はI/O端子板、22は下側ヨーク、2
3は単板コンデンサ、24はチップ抵抗、25は金属
板、26はフェライトアッセンブリ、27は樹脂ケー
ス、28はマグネット、そして29は上側ヨークであ
る。
2. Description of the Related Art Among conventional non-reciprocal circuit devices, a general structure of an isolator is shown in a developed view in FIG. In this development view, the isolator is turned upside down. In the figure, 21 is an I / O terminal board, 22 is a lower yoke, 2
3 is a single plate capacitor, 24 is a chip resistor, 25 is a metal plate, 26 is a ferrite assembly, 27 is a resin case, 28 is a magnet, and 29 is an upper yoke.

【0003】従来構造のアイソレータは、上記のような
展開部品よりなるが、その中で、I/O端子板21の詳
細を図10に示す。同図において、21a、21bは、
それぞれ金属製I/O端子で、これらの金属製I/O端
子21a、21bを金型によって樹脂21eにインサー
トして成形される。なお、これらの金属製I/O端子2
1a、21bは、それらの他端21aa、21bbが、
裏面(図において、以下同じ。)にまで連続して伸びて
いる。
The isolator having the conventional structure is composed of the above-mentioned expanded parts, and the details of the I / O terminal board 21 are shown in FIG. In the figure, 21a and 21b are
These are metal I / O terminals, and these metal I / O terminals 21a and 21b are inserted into the resin 21e by a mold and molded. In addition, these metal I / O terminals 2
1a and 21b have their other ends 21aa and 21bb
It extends continuously to the back surface (the same applies in the figure below).

【0004】また、21c、21dは金属製アース端子
であるが、これらの金属製アース端子21c、21d
は、図11に示すように、共通接続されて共通アース2
1cdとなって裏面に現れている。
Further, although 21c and 21d are metal ground terminals, these metal ground terminals 21c and 21d are used.
11 is commonly connected to a common ground 2 as shown in FIG.
It is 1 cd and appears on the back side.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記図
9、図10および図11に示すI/O端子板21は、以
下のような問題点を有している。 1.上記I/O端子板21の構造は、それが実装される
基板の配線パターンの形状によって、その金型の変更あ
るいは新規金型の作製が必要となり、費用が高価にな
る。
However, the I / O terminal board 21 shown in FIGS. 9, 10 and 11 has the following problems. 1. The structure of the I / O terminal plate 21 requires a change of the mold or a new mold depending on the shape of the wiring pattern of the board on which the I / O terminal plate 21 is mounted, which increases the cost.

【0006】2.上記金属製I/O端子21a、21b
およびアース端子21c、21dは、強度のある黄銅又
はりん青銅を使用している。しかし、アイソレータにお
いては、端子に高周波電流が流れるため、電気導電性の
悪い黄銅又はりん青銅では、損失が増加することにな
る。また、電気導電性の良好な銅は軟らかくて変形し易
いため、銅を金属端子として樹脂にインサートしにくい
という問題がある。
2. The metal I / O terminals 21a and 21b
For the ground terminals 21c and 21d, brass or phosphor bronze having high strength is used. However, in the isolator, a high-frequency current flows through the terminals, and therefore brass or phosphor bronze, which has poor electric conductivity, causes an increase in loss. Further, since copper having good electric conductivity is soft and easily deformed, there is a problem that it is difficult to insert copper into a resin as a metal terminal.

【0007】3.金属製I/O端子21a、21bは強
度を必要とするため、その端子の厚みを0.1〜0.1
5mmにする必要がある。そうすると、厚い金属製I/
O端子21a、21bは熱をよく伝えるため、アイソレ
ータを回路基板に半田実装するとき、下から熱が加わる
と、図9に示すようなアイソレータの構造では、金属製
I/O端子21a、21bおよび金属製アース端子21
c、21dからアイソレータ全体に熱が伝わり、アイソ
レータ内部の半田が溶ける恐れがあり、信頼性に欠ける
ことになる。したがって、本発明は、I/O端子板にプ
リント回路基板を用いることにより、形状変更に容易に
対応でき、また、電気導電性が良好で、かつ、薄い銅張
りプリント回路基板を用いることにより、損失が低減で
き、かつ、熱が周囲に逃げてアイソレータ本体まで伝わ
らず、そのため、半田溶解の危惧のない非可逆回路素子
を提供することを目的とする。更に他の目的は、プリン
ト回路基板により形成されたI/O端子板のI/0端子
電極およびアース端子電極を、プリント回路基板に形成
された面電極もしくは側面電極またはこれらの組み合わ
せにより形成した非可逆回路素子を提供することを目的
とする。
3. Since the metal I / O terminals 21a and 21b require strength, the thickness of the terminals is set to 0.1 to 0.1.
It needs to be 5 mm. Then thick metal I /
Since the O terminals 21a and 21b transmit heat well, when heat is applied from below when the isolator is solder-mounted on the circuit board, in the structure of the isolator as shown in FIG. 9, the metal I / O terminals 21a and 21b and Metal ground terminal 21
Heat is transferred from the c and 21d to the entire isolator, and the solder inside the isolator may melt, resulting in lack of reliability. Therefore, according to the present invention, by using a printed circuit board for the I / O terminal board, it is possible to easily cope with a shape change, and by using a thin copper-clad printed circuit board having good electrical conductivity, It is an object of the present invention to provide a non-reciprocal circuit device that can reduce loss and that heat does not escape to the surroundings and is not transmitted to the isolator body, so that there is no fear of solder melting. Still another object is to form the I / O terminal electrode and the ground terminal electrode of the I / O terminal board formed of the printed circuit board by the surface electrode or the side surface electrode formed on the printed circuit board or a combination thereof. An object is to provide a reversible circuit element.

【0008】[0008]

【課題を解決するための手段】本発明の課題に対する解
決手段は、プリント回路基板により形成されたI/O端
子板のI/0端子電極およびアース端子電極が、前記I
/O端子板の実装面に形成された面電極、前記I/O端
子板の側面に形成された側面電極のうち、少なくとも一
つによって構成されている非可逆回路素子である。
The solution to the problem of the present invention is that the I / O terminal electrode and the ground terminal electrode of the I / O terminal plate formed by the printed circuit board are
A non-reciprocal circuit device including at least one of a surface electrode formed on the mounting surface of the / O terminal plate and a side electrode formed on the side surface of the I / O terminal plate.

【0009】[0009]

【作用】本発明は、I/O端子板にプリント回路基板を
用いることにより、諸要求の形状変更に低価格で迅速に
対応できる。また、電気導電性の良好なプリント回路基
板を用いることにより、アイソレータの損失が低減でき
る。また、薄い銅張りプリント基板を用いることによ
り、半田リフローによる熱が周囲に逃げて、アイソレー
タ本体まで伝わらず、内部半田が溶けることがない。ま
た、プリント回路基板に形成された面電極もしくは側面
電極またはこれらの両方によりI/O端子電極、アース
端子電極を構成するので、端子電極構造がコンパクトで
簡易構造となる。
According to the present invention, by using the printed circuit board for the I / O terminal board, it is possible to quickly and quickly meet the required shape changes at a low cost. Further, the loss of the isolator can be reduced by using the printed circuit board having good electric conductivity. Further, by using a thin copper-clad printed circuit board, heat due to solder reflow escapes to the surroundings and is not transmitted to the isolator body, so that the internal solder does not melt. Further, since the I / O terminal electrode and the ground terminal electrode are constituted by the surface electrode or the side surface electrode formed on the printed circuit board or both of them, the terminal electrode structure becomes compact and simple.

【0010】[0010]

【実施例】以下に、本発明の実施例について図面を参照
して説明する。図1は本発明の一実施例に係るアイソレ
ータの部品を展開図で示すものである。なお、この展開
図は、アイソレータの上下を逆にしている。同図におい
て、1はI/O端子板、2は下側ヨーク、3は単板コン
デンサ、4はチップ抵抗、5は金属板、6はフェライト
アッセンブリ、7は樹脂ケース、8はマグネット、そし
て9は上側ヨークである。本実施例は、これらの展開部
品の中で、I/O端子板1について手段を施したしたも
のである。このI/O端子板1の詳細を図2に示す。同
図AはI/O端子板1の平面図、同図Bは同じく裏面図
である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an exploded view showing components of an isolator according to an embodiment of the present invention. In this development view, the isolator is turned upside down. In the figure, 1 is an I / O terminal plate, 2 is a lower yoke, 3 is a single plate capacitor, 4 is a chip resistor, 5 is a metal plate, 6 is a ferrite assembly, 7 is a resin case, 8 is a magnet, and 9 Is the upper yoke. In the present embodiment, among these developed parts, the means is applied to the I / O terminal board 1. Details of the I / O terminal board 1 are shown in FIG. 1A is a plan view of the I / O terminal board 1, and FIG. 1B is a rear view of the same.

【0011】図2に示すように、I/O端子板1は、両
面銅張りプリント回路基板をエッチングして、I/O端
子板1の表面(図において、以下同じ。)に、I/O端
子電極1a、1b、アース端子電極1c、1dを、そし
てその裏面に、I/O端子電極1aa、1bb、アース
端子電極1cdを、それぞれ形成したものである。な
お、表面のI/O端子電極1a、1bと裏面のI/O端
子電極1aa、1bb、並びに、表面のアース端子電極
1c、1dと裏面のアース端子電極1cdとは、それぞ
れI/O端子板1の側面において接続されている。
As shown in FIG. 2, the I / O terminal board 1 is formed by etching a double-sided copper-clad printed circuit board to form an I / O on the surface of the I / O terminal board 1 (the same applies in the drawings). The terminal electrodes 1a and 1b, the ground terminal electrodes 1c and 1d, and the I / O terminal electrodes 1aa and 1bb and the ground terminal electrode 1cd are formed on the back surfaces thereof, respectively. The front surface I / O terminal electrodes 1a and 1b and the rear surface I / O terminal electrodes 1aa and 1bb, and the front surface ground terminal electrodes 1c and 1d and the rear surface ground terminal electrode 1cd are respectively I / O terminal plates. 1 side surface is connected.

【0012】本実施例において、実装基板電極との半田
接続は、I/O端子電極1a、1b、アース端子電極1
c、1dの面電極、もしくはそれらの切り欠き側面電極
またはこれらの両方により行われる。
In this embodiment, the solder connection with the mounting substrate electrode is performed by the I / O terminal electrodes 1a and 1b and the ground terminal electrode 1.
c, 1d surface electrodes, or notched side surface electrodes thereof, or both of them.

【0013】本実施例で使用したI/O端子板1の被覆
銅(端子)の厚みは、50μmと薄いので、リフローの
熱はアイソレータ内部へ伝わりにくく、周囲へ放散す
る。また、裏面のアース端子電極1cdの面積を広くし
ているので、アースインピーダンス(共通インピーダン
ス)が小さくなり、アイソレータの損失が低減する。
Since the thickness of the coated copper (terminal) of the I / O terminal board 1 used in this embodiment is as thin as 50 μm, the heat of reflow is difficult to be transferred to the inside of the isolator and is dissipated to the surroundings. Further, since the area of the ground terminal electrode 1cd on the back surface is widened, the ground impedance (common impedance) is reduced and the loss of the isolator is reduced.

【0014】図3は図1におけるI/O端子板1の他の
変形実施例であるI/O端子板31を示すもので、同図
AはI/O端子板31の平面図、同図Bは同じく裏面図
である。図3Bは図2Bと同様であるが、図3Aが図2
Aとは多少相違する。即ち、図3Aにおいては、I/O
端子板31の表面において、アース端子電極1c、1d
が相互に接続されて広いアースパターン1cd´を構成
していることである。そして、この広いアースパターン
1cd´は、レジスト(斜線部)により覆われて絶縁さ
れている。このように、アース端子電極を広くすること
によりアースが強化され損失の低減が一層図られる。な
お、図2記載の実施例に相当する部分には同一番号を付
してその説明を省略する。
FIG. 3 shows an I / O terminal board 31 which is another modification of the I / O terminal board 1 in FIG. 1, and FIG. 3A is a plan view of the I / O terminal board 31. B is also a back view. 3B is similar to FIG. 2B, but FIG.
A little different from A. That is, in FIG. 3A, I / O
On the surface of the terminal plate 31, the ground terminal electrodes 1c, 1d
Are connected to each other to form a wide earth pattern 1cd '. The wide ground pattern 1cd 'is covered and insulated by the resist (hatched portion). In this way, by widening the ground terminal electrode, the ground is strengthened and the loss is further reduced. The parts corresponding to those in the embodiment shown in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted.

【0015】図4は図1におけるI/O端子板1の他の
変形実施例であるI/O端子板41を示すもので、同図
AはI/O端子板41の平面図、同図Bは同じく裏面図
である。このI/O端子板41の表面のI/O端子電極
1a、1bの間に、アース端子電極1eを別に設け、裏
面のアース端子電極1cdとその側面において接続した
ものである。この追加したアース端子電極1eの面電極
および切り欠き側面電極により、回路基板への実装固着
力を向上させることができる。その他は図2記載の実施
例と同様なので同一番号を付して、その説明を省略す
る。
FIG. 4 shows an I / O terminal board 41 which is another modification of the I / O terminal board 1 in FIG. 1. FIG. 4A is a plan view of the I / O terminal board 41. B is also a back view. A ground terminal electrode 1e is separately provided between the I / O terminal electrodes 1a and 1b on the front surface of the I / O terminal plate 41, and is connected to the ground terminal electrode 1cd on the back surface at its side surface. The additional surface electrode and notched side surface electrode of the ground terminal electrode 1e can improve the mounting and fixing force to the circuit board. Others are the same as those in the embodiment shown in FIG.

【0016】図5は図1におけるI/O端子板1の他の
変形実施例であるI/O端子板51を示すもので、同図
AはI/O端子板51の平面図、同図Bは同じく裏面図
である。このI/O端子板51の表面のアース端子電極
1c、1dの端子電極面積を広くして、実装される基板
とのハンダ付け強度の向上および損失の低減を図るもの
である。その他は、図2記載の実施例と同様なので同一
番号を付して、その説明を省略する。
FIG. 5 shows an I / O terminal board 51 which is another modification of the I / O terminal board 1 in FIG. 1, and FIG. 5A is a plan view of the I / O terminal board 51. B is also a back view. The area of the ground terminal electrodes 1c and 1d on the surface of the I / O terminal plate 51 is increased to improve the soldering strength with the board to be mounted and reduce the loss. Others are the same as those of the embodiment shown in FIG. 2, so the same reference numerals are given and the description thereof is omitted.

【0017】図6は図1におけるI/O端子板1の他の
変形実施例であるI/O端子板61を示すもので、同図
AはI/O端子板61の平面図、同図Bは同じく裏面図
である。このI/O端子板61のI/O端子電極1a、
1b、アース端子電極1c、1dの設けられている辺
を、別の相対辺に変えたものである。このように、端子
電極配置の変更にも容易に対応できることになる。その
他は、図2記載の実施例とほぼ同様なので、相当部分に
は同一番号を付して、その説明を省略する。
FIG. 6 shows an I / O terminal board 61 which is another modification of the I / O terminal board 1 in FIG. 1, and FIG. 6A is a plan view of the I / O terminal board 61. B is also a back view. The I / O terminal electrode 1a of the I / O terminal plate 61,
The side provided with 1b and the ground terminal electrodes 1c and 1d is changed to another relative side. In this way, it is possible to easily cope with a change in the terminal electrode arrangement. Others are almost the same as those of the embodiment shown in FIG. 2, and therefore, corresponding portions are given the same numbers and their explanations are omitted.

【0018】図7は本発明の他の実施例に係るサーキュ
レータの部品を展開図で示すものである。なお、この展
開図は、サーキュレータの上下を逆にしている。同図に
おいて、11はI/O端子板、12は下側ヨーク、13
は単板コンデンサ、14は金属板、15はフェライトア
ッセンブリ、16は樹脂ケース、17はマグネット、そ
して18は上側ヨークである。
FIG. 7 is an exploded view showing parts of a circulator according to another embodiment of the present invention. In this developed view, the circulator is turned upside down. In the figure, 11 is an I / O terminal board, 12 is a lower yoke, and 13
Is a single plate capacitor, 14 is a metal plate, 15 is a ferrite assembly, 16 is a resin case, 17 is a magnet, and 18 is an upper yoke.

【0019】本実施例におけるI/O端子板11の詳細
を図8に示す。同図AはI/O端子板11の平面図、同
図Bはその裏面図、同図CはAのX−X断面図である。
図8に示すように、I/O端子板11は、両面銅張り3
層プリント回路基板をエッチングして、I/O端子板1
1の表面に、I/O端子電極11a、11b、11c、
アース端子電極11d、11eを設け、その裏面にI/
O端子電極11aa、11bb、11ca、11cb、
アース端子電極11deを、それぞれ設けたものであ
る。そして、表面のI/O端子電極11a、11b、1
1cと裏面のI/O端子電極11aa、11bb、11
ca(11cb)とを、I/O端子板11の側面でそれ
ぞれ接続し、表面のアース端子電極11d、11eと裏
面のアース端子電極11deとをそれぞれ接続したもの
である。なお、表面のI/O端子電極11cは裏面にお
いて、2つのI/O端子電極11ca、11cbに共通
接続されているが、その接続の態様が図8Cに示され
る。即ち、I/O端子板11の中間電極層11fとスル
ーホール11gを経由してなされることになる。そし
て、I/O端子電極11cは、その面電極でのみ実装基
板電極に接続されることになる。
Details of the I / O terminal board 11 in this embodiment are shown in FIG. 1A is a plan view of the I / O terminal board 11, FIG. 1B is a rear view thereof, and FIG.
As shown in FIG. 8, the I / O terminal board 11 has double-sided copper-clad 3
I / O terminal board 1 by etching layer printed circuit board
I / O terminal electrodes 11a, 11b, 11c,
Ground terminal electrodes 11d and 11e are provided, and I /
O terminal electrodes 11aa, 11bb, 11ca, 11cb,
The ground terminal electrodes 11de are provided respectively. Then, the I / O terminal electrodes 11a, 11b, 1 on the front surface
1c and back side I / O terminal electrodes 11aa, 11bb, 11
ca (11cb) are connected to the side surfaces of the I / O terminal board 11, respectively, and the ground terminal electrodes 11d and 11e on the front surface and the ground terminal electrode 11de on the back surface are connected to each other. The front I / O terminal electrode 11c is commonly connected to the two I / O terminal electrodes 11ca and 11cb on the back surface, and the manner of connection is shown in FIG. 8C. That is, it is done via the intermediate electrode layer 11f and the through hole 11g of the I / O terminal board 11. Then, the I / O terminal electrode 11c is connected to the mounting substrate electrode only at the surface electrode.

【0020】上記実施例において、アイソレータとサー
キュレータについて、それらのI/O端子板をプリント
回路基板により構成する場合を示した。このプリント回
路基板の材質としては、例えば、高周波用樹脂、ガラス
エポキシ、フッ素樹脂、フッ素樹脂ガラス、ポリイミ
ド、ガラス熱硬化性PPO、誘電体含有樹脂系のもの、
などがあげられる。本発明は、上記実施例で示すよう
に、I/O端子板にプリント回路基板を使用しているの
で、多様な形状変更にも高価で時間のかかる金型なくし
て、迅速に対応できることになる。
In the above embodiment, the case where the I / O terminal boards of the isolator and the circulator are made of a printed circuit board is shown. Examples of the material of this printed circuit board include high-frequency resin, glass epoxy, fluororesin, fluororesin glass, polyimide, glass thermosetting PPO, and dielectric-containing resin-based material.
And so on. Since the present invention uses the printed circuit board for the I / O terminal board as shown in the above embodiment, it is possible to quickly deal with various shape changes without using an expensive and time-consuming mold. .

【0021】[0021]

【発明の効果】本発明は、I/O端子板にプリント回路
基板を用いているので、諸要求の形状変更に低価格で容
易に対応できる。また、電気導電性の良好なプリント回
路基板を用いることにより、アイソレータの損失が低減
できる。また、薄い銅張りプリント基板を用いることに
より、半田リフローによる熱が周囲に逃げて、アイソレ
ータ本体まで伝わらず、半田が溶けることがない。
According to the present invention, since the printed circuit board is used for the I / O terminal board, it is possible to easily meet the demanded shape changes at a low cost. Further, the loss of the isolator can be reduced by using the printed circuit board having good electric conductivity. Further, by using a thin copper-clad printed circuit board, heat due to solder reflow escapes to the surroundings and is not transmitted to the isolator body, so that the solder does not melt.

【0022】また、プリント回路基板に形成された面電
極もしくは側面電極またはこれらの両方によりI/O端
子電極、アース端子電極を構成するので、端子電極構造
がコンパクトで簡易構造となる。
Further, since the I / O terminal electrode and the ground terminal electrode are constituted by the surface electrode or the side surface electrode formed on the printed circuit board or both of them, the terminal electrode structure becomes compact and simple.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例に係るアイソレータの展開
斜視図
FIG. 1 is an exploded perspective view of an isolator according to an embodiment of the present invention.

【図2】 図1に示すI/O端子板の詳細を示すもの
で、Aは平面図、Bは裏面図
2 shows the details of the I / O terminal board shown in FIG. 1, where A is a plan view and B is a rear view.

【図3】 図1に示すI/O端子板の変形実施例を示す
もので、Aは平面図、Bは裏面図
3 shows a modified embodiment of the I / O terminal board shown in FIG. 1, where A is a plan view and B is a rear view.

【図4】 図1に示すI/O端子板の他の変形実施例を
示すもので、Aは平面図、Bは裏面図
4 shows another modified embodiment of the I / O terminal board shown in FIG. 1, where A is a plan view and B is a rear view.

【図5】 図1に示すI/O端子板の他の変形実施例を
示すもので、Aは平面図、Bは裏面図
5 shows another modified embodiment of the I / O terminal board shown in FIG. 1, where A is a plan view and B is a rear view.

【図6】 図1に示すI/O端子板の他の変形実施例を
示すもので、Aは平面図、Bは裏面図
6 shows another modified embodiment of the I / O terminal board shown in FIG. 1, where A is a plan view and B is a rear view.

【図7】 本発明の他の実施例に係るサーキュレータの
展開斜視図
FIG. 7 is an exploded perspective view of a circulator according to another embodiment of the present invention.

【図8】 図7に示すI/O端子板の詳細を示すもの
で、Aは平面図、Bは裏面図、CはAのX−X断面図
8 shows the details of the I / O terminal board shown in FIG. 7, where A is a plan view, B is a rear view, and C is a cross-sectional view taken along line XX of A.

【図9】 従来例のアイソレータの展開斜視図FIG. 9 is an exploded perspective view of a conventional isolator.

【図10】 図9に示すI/O端子板の詳細を示す斜視
FIG. 10 is a perspective view showing the details of the I / O terminal board shown in FIG.

【図11】 図10のY−Y断面図11 is a sectional view taken along line YY of FIG.

【符号の説明】[Explanation of symbols]

1、11 I/O端子板 2、12 下側ヨーク 3、13 単板コンデンサ 4 チップ抵抗 5、14 金属板 6、15 フェライトアッセンブリ 7、16 樹脂ケース 8、17 マグネット 9、18 上側ヨーク 1a、1b、1aa、1bb I/O端子
電極 1c、1d、1cd、1e アース端子
電極 11a、11b、11c I/O端子
電極 11aa、11bb、11ca、11cb I/O端子
電極 11d、11e、11de アース端子
電極
1, 11 I / O terminal plate 2, 12 Lower yoke 3, 13 Single plate capacitor 4 Chip resistor 5, 14 Metal plate 6, 15 Ferrite assembly 7, 16 Resin case 8, 17 Magnet 9, 18 Upper yoke 1a, 1b 1aa, 1bb I / O terminal electrode 1c, 1d, 1cd, 1e Ground terminal electrode 11a, 11b, 11c I / O terminal electrode 11aa, 11bb, 11ca, 11cb I / O terminal electrode 11d, 11e, 11de Ground terminal electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 プリント回路基板により形成されたI/
O端子板のI/0端子電極およびアース端子電極が、前
記I/O端子板の実装面に形成された面電極、前記I/
O端子板の側面に形成された側面電極のうち、少なくと
も一つによって構成されている非可逆回路素子。
1. An I / formed by a printed circuit board.
The I / 0 terminal electrode and the ground terminal electrode of the O terminal plate are the surface electrodes formed on the mounting surface of the I / O terminal plate;
A nonreciprocal circuit device including at least one of side electrodes formed on a side surface of an O terminal plate.
JP17554394A 1994-07-27 1994-07-27 Non-reciprocal circuit device Expired - Fee Related JP3399099B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17554394A JP3399099B2 (en) 1994-07-27 1994-07-27 Non-reciprocal circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17554394A JP3399099B2 (en) 1994-07-27 1994-07-27 Non-reciprocal circuit device

Publications (2)

Publication Number Publication Date
JPH0846409A true JPH0846409A (en) 1996-02-16
JP3399099B2 JP3399099B2 (en) 2003-04-21

Family

ID=15997922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17554394A Expired - Fee Related JP3399099B2 (en) 1994-07-27 1994-07-27 Non-reciprocal circuit device

Country Status (1)

Country Link
JP (1) JP3399099B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017906A (en) * 2001-06-28 2003-01-17 Murata Mfg Co Ltd Irreversible circuit device and communication unit
US6971166B2 (en) 1999-07-02 2005-12-06 Murata Manufacturing Co., Ltd. Method of manufacturing a nonreciprocal device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897178B2 (en) 2004-09-29 2007-03-22 Tdk株式会社 Non-reciprocal circuit element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6971166B2 (en) 1999-07-02 2005-12-06 Murata Manufacturing Co., Ltd. Method of manufacturing a nonreciprocal device
JP2003017906A (en) * 2001-06-28 2003-01-17 Murata Mfg Co Ltd Irreversible circuit device and communication unit

Also Published As

Publication number Publication date
JP3399099B2 (en) 2003-04-21

Similar Documents

Publication Publication Date Title
KR960019670A (en) Semiconductor chip package and manufacturing method thereof
JPH076928A (en) Installation structure of capacitor on printed circuit board
US20030174469A1 (en) Electronics assembly with improved heatsink configuration
DK1393605T3 (en) Circuit board with at least one electronic component
US7593235B2 (en) Thermal conduit
JP4138628B2 (en) Power board heat dissipation structure
JPH06302928A (en) Circuit board device
JP3399099B2 (en) Non-reciprocal circuit device
US5739743A (en) Asymmetric resistor terminal
JP2002171087A (en) Electronic equipment
JPS60257191A (en) Printed circuit board
JP2001168487A (en) Jumper element
JPH10215048A (en) Printed wiring board and mounting structure of printed wiring board
JPH10163585A (en) Printed wiring board
JPH11340589A (en) Flexible circuit board
JPH0465193A (en) High density mounting heat dissipating board
JPH0794838A (en) Large current circuit board
JPS63296290A (en) Electronic device
JPH0555421A (en) Hybrid integrated circuit device
JPH04159799A (en) Hybrid integrated circuit
JPH04162790A (en) Structure for mounting discrete parts on board
JPH0774448A (en) Printing wiring board
JPH07283580A (en) Printed wiring board
JPH05335709A (en) Printed wiring substrate
JPH0344995A (en) Printed wiring board

Legal Events

Date Code Title Description
FPAY Renewal fee payment

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090221

FPAY Renewal fee payment

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20100221

FPAY Renewal fee payment

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20120221

LAPS Cancellation because of no payment of annual fees